CN104979070A - 层叠型电子元器件 - Google Patents

层叠型电子元器件 Download PDF

Info

Publication number
CN104979070A
CN104979070A CN201410440650.8A CN201410440650A CN104979070A CN 104979070 A CN104979070 A CN 104979070A CN 201410440650 A CN201410440650 A CN 201410440650A CN 104979070 A CN104979070 A CN 104979070A
Authority
CN
China
Prior art keywords
inside coil
ceramic body
laminated electronic
coil patterns
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410440650.8A
Other languages
English (en)
Inventor
林凤燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104979070A publication Critical patent/CN104979070A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Abstract

一种层叠型电子元器件,包括:包括多个绝缘层的陶瓷体;内部线圈部分,其中置于多个绝缘层上的多个第一内部线圈图样和多个第二内部线圈图样相互连接;与所述第一和第二内部线圈图样的第一导线部分连接的第一外部电极,和与所述第一和第二内部线圈图样的第二导线部分连接的第二外部电极,其中所述第一和第二内部线圈图样置于相邻的绝缘层上并相互并联连接,过孔电极被放置成使得多个所述过孔电极配置构成单个连接端子。

Description

层叠型电子元器件
相关申请的交叉引用
本申请要求于2014年4月11日向韩国知识产权局提交的韩国专利申请10-2014-0043584的权益,该申请的内容结合于此作为参考。
背景技术
本公开的内容涉及一种层叠型(multilayer)电子元器件。
在层叠型电感器中,如果增加内部线圈部分匝数以获得高电感,直流(DC)电阻也会增加,从而会降低质量因子Q。
因此,为了降低层叠型电感器中的直流电阻,采用了一种并联结构,在该结构中,与外部电极连接的内部线圈图样的各层相互之间并联连接,具有普通形状的内部线圈图样在两层上反复形成。
但是,如果采用了上述的并联结构,无可避免地会增加各层之间的过孔连接(via connections)。
因此,随着具有并联结构的层叠型电感器中过孔连接的增加,由于过孔连接部分电阻的增加,会导致质量因子Q降低。如果过孔连接很微弱,就会导致开路缺陷。
[相关现有技术]
(专利文献1)日本专利特许公开号2001-358016
发明内容
根据本公开的一个方面,可提供一种层叠型电子元器件,该元器件具有能够改进相互连接强度并改善质量因子Q的并联结构。
根据本公开的一个方面,所述层叠型电子元器件可包括:包括多个绝缘层的陶瓷体;内部线圈部分,其中置于多个绝缘层上的多个第一内部线圈图样和多个第二内部线圈图样通过贯穿所述绝缘层的过孔电极(via electrodes)相互连接;以及置于陶瓷体的至少一个表面上并与第一和第二内部线圈图样的第一导线部分连接的第一外部电极,和置于所述陶瓷体的至少一个表面上并与第一和第二内部线圈图样的第二导线部分连接的第二外部电极,其中通过将置于相邻绝缘层上的多个双内部线圈图样进行堆叠并使其形状相互对应来形成内部线圈部分,置于相邻绝缘层上的相应的内部线圈图样通过连接端子相互连接,所述连接端子包括多个贯穿绝缘层的过孔电极。
附图说明
从以下描述中可以更详细地理解本公开的上述以及其他方面、特征和其他有益效果,这些描述可以结合附图进行理解,其中:
图1是示出了根据本公开的一个示例实施方式的层叠型电子元器件的示意图,从而能够显示出层叠型电子元器件的内部线圈部分;
图2是图1沿I-I’线的截面图;
图3是根据本公开的一个示例实施方式的层叠型电子元器件的陶瓷体的分解立体图;
图4A和图4B是根据本公开的一个示例实施方式的层叠型电子元器件的无损检测(NDT)分析图;
图5是根据本公开的另一示例实施方式的层叠型电子元器件的示意图,从而能够显示出层叠型电子元器件的内部线圈部分;以及
图6是根据本公开的另一示例实施方式的层叠型电子元器件的陶瓷体的分解立体图。
具体实施方式
下面将结合附图来具体描述本公开的示例实施方式。
但是本公开可以通过多种不同的形式来加以实施,不应被理解为仅限于此处所描述的具体实施方式。此外,这些实施方式用以表明本公开是充分全面的,并能够将本公开的范围充分地传递给本领域技术人员。
在附图中,出于清楚展示的目的,元素的形状和尺寸可能被加以放大,并且将使用相同的附图标记来表示相同或类似元素。
层叠型电子元器件
下文中,将以示例的方式来对根据本公开的一个示例实施方式的层叠型电子元器件、尤其是层叠型电感器进行描述。但是,本公开不仅限于此。
图1是显示根据本公开的一个示例实施方式的层叠型电子元器件的示意图,从而能够显示出层叠型电子元器件的内部线圈部分。
参照图1,根据本公开的一个示例实施方式的层叠型电子元器件可包括陶瓷体100、置于陶瓷体100上并具有并联结构的内部线圈部分20、分别置于陶瓷体100长度方向上的两端表面的第一和第二外部电极41和42。
陶瓷体100可以处于其中多个绝缘层被烧结的状态,同时相邻的绝缘层可相互结合,从而不借助扫描电子显微镜(SEM)难以清楚辨别其之间的边界。
陶瓷体100可为六面体形。六面体的方向可被定义,以便明确地描述本公开的示例实施方式。图1中所示的L、W和T分别指的是长度方向、宽度方向和厚度方向。
绝缘层可包含现有技术中已知的铁酸盐物质,如Mn-Zn基铁酸盐、Ni-Zn基铁酸盐、Ni-Zn-Cu基铁酸盐、Mn-Mg基铁酸盐、Ba基铁酸盐、Li基铁酸盐等。
置于陶瓷体100上并具有并联结构的内部线圈部分20可通过由贯穿绝缘层的连接端子31相互连接置于多个绝缘层上的多个内部线圈图样21和22来形成。
内部线圈图样21和22可通过印刷包含导电金属的导电胶来形成。用于导电金属的材料没有特定限制,只要该材料能够具有出色的导电性能。例如,该导电金属可以是银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)或铂(Pt)或其混合物。
图2是图1沿I-I’线的截面图。
参照图2,置于相邻绝缘层上的第一内部线圈图样21和第二内部线圈图样22可配置构成单一的双内部线圈图样d,多个双内部线圈图样d可被堆叠从而形成内部线圈部分20。
多个第一内部线圈图样21中的至少一个第一内部线圈图样21可具有暴露至陶瓷体100一端表面的第一导线部分21a,而多个第二内部线圈图样22中的至少一个第二内部线圈图样22可具有暴露至陶瓷体100一端表面的第一导线部分22a。
第一和第二内部线圈图样21和22的第一导线部分21a和22a可以被并联连接到第一外部电极41上。
此外,多个第一内部线圈图样21中的至少一个第一内部线圈图样21可具有暴露至陶瓷体100另一端表面的第二导线部分21b,而多个第二内部线圈图样22中的至少一个第二内部线圈图样22可具有暴露至陶瓷体100另一端表面的第二导线部分22b。
第一和第二内部线圈图样21和22的第二导线部分21b和22b可以被并联连接到第二外部电极42上。
第一和第二外部电极41和42可以由具有出色导电性能的金属形成,例如镍(Ni)、铜(Cu)、锡(Sn)、或银(Ag)或其合金。
置于相邻绝缘层上的内部线圈图样之间可通过至少一个连接端子31相互连接,以形成具有线圈结构的内部线圈部分20。
连接端子31可包括多个过孔电极31a和31b。
尽管图2示出了包括两个过孔电极31a和31b的连接端子31,本公开并不仅限于此。例如,连接端子31可包括两个或三个过孔电极。
置于相邻绝缘层上的内部线圈图样21和22可通过包括多个过孔电极31a和31b的连接端子31相互连接。从而,即便在多个过孔电极中一部分所形成的过孔连接很微弱的情况下,如果过孔连接仅仅由单个连接端子上的单个过孔电极形成,能够避免开路缺陷。
图3是根据本公开的一个示例实施方式的层叠型电子元器件的陶瓷体的分解立体图。
参照图3,多个双内部线圈图样d中的每一个包括基于配置构成内部线圈部分20的内部线圈图样中最上方的内部线圈图样分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样21和22,所述多个双内部线圈图样d可被堆叠。
配置构成单个双内部线圈图样d的第一和第二内部线圈图样21和22可具有相互对应的形状,即具有共同的形状。
所述共同性状可以指的是内部线圈图样的匝数(如1/2匝或3/4匝)和匝线方向都相同,且相互形状也完全相符。
配置构成置于多个双内部线圈图样d中最上方部分的双内部线圈图样d的第一和第二内部线圈图样21和22可分别具有第一导线部分21a和22a,所述第一导线部分21a和22a可与第一外部电极41连接,从而第一和第二内部线圈图样21和22可相互并联。
此外,配置构成置于多个双内部线圈图样d中最下方部分的双内部线圈图样d的第一和第二内部线圈图样21和22可分别具有第二导线部分21b和22b,所述第二导线部分21b和22b可与第二外部电极42连接,从而第一和第二内部线圈图样21和22可相互并联。
与第一和第二外部电极41和42不连接且分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样21和22可通过多个连接端子31相互并联连接。
也就是说,多个双内部线圈图样d可进行堆叠,配置构成双内部线圈图样d的第一和第二内部线圈图样21和22可相互并联连接,从而形成具有并联结构的内部线圈部分20。
置于相邻绝缘层10上的内部线圈图样之间可通过连接端子31相互连接,所述连接端子31可包括多个过孔电极31a和31b。
过孔电极31a和31b可通过在绝缘层10上某些部分形成孔洞并以导电金属填充这些孔洞来形成,所述导电金属如银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)或铂(Pt)或其混合物。
由于单个连接端子31包括两个或两个以上的过孔电极,即便在由多个过孔电极的一部分所形成的过孔连接比较微弱的情况下,如果过孔连接仅仅由单个连接端子上的单个过孔电极形成,能够避免开路缺陷。
此外,所述层叠型电子元器件所具有的结构可以是内部线圈图样相互间还被并联连接,其中单个双内部线圈图样d中的内部线圈图样相互并联连接。因此能够提高电感,降低电阻,从而提升质量因子Q。
内部线圈部分20所放置的位置距离陶瓷体100的沿其厚度方向的上表面ST比距离陶瓷体100的沿其厚度方向的下表面SB更近。
因此,电感和质量因子Q都能得到提高。
图4A和图4B是根据本公开的一个示例实施方式的层叠型电子元器件的无损检测(NDT)分析图。
图4A是根据本公开的一个示例实施方式的层叠型电子元器件的俯视图。图4A中可确定包括两个过孔电极(以较底色更深的颜色表示)的连接端子。
连接端子的存在可改善相互连接的强度,同时也会提高质量因子Q。
图4B是根据本公开的一个示例实施方式的层叠型电子元器件在长度-厚度方向上的视图。图4B中可确定双内部线圈图样d和具有两个过孔电极的连接端子的结构。
此外,内部线圈部分形成在陶瓷体的沿其厚度方向的上表面的临近处。因此,可避免因涡电流的存在而导致的电感或质量因子Q的降低。
图5是根据本公开的另一示例实施方式的层叠型电子元器件的示意图,从而能够显示出层叠型电子元器件的内部线圈部分。
参照图5,贯穿置于陶瓷体100中的内部线圈部分20中心的内部线圈部分20的中轴可与陶瓷体100的沿其厚度方向的上表面ST或下表面SB平行。
也就是说,形成内部线圈部分20的第一和第二内部线圈图样21和22可被放置成与陶瓷体100的沿其厚度方向的上表面ST或下表面SB垂直。
第一和第二内部线圈图样21和22的第一导线部分21a和22a与第二导线部分21b和22b可暴露至陶瓷体100的沿其厚度方向的下表面SB
第一和第二外部电极41和42可被置于陶瓷体100的沿其厚度方向的下表面SB上,而第一导线部分21a和22a可与第一外部电极41连接,第二导线部分21b和22b可与第二外部电极42连接,从而第一和第二内部线圈图样21和22可相互并联连接。
图6是根据本公开的另一示例实施方式的层叠型电子元器件的陶瓷体的分解立体图
参见图6,多个双内部线圈图样d中的每一个均包括基于配置构成内部线圈部分20的内部线圈图样中最上方的内部线圈图样分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样21和22,所述多个双内部线圈图样d可被堆叠。
配置构成单个双内部线圈图样d的第一和第二内部线圈图样21和22可具有相互对应的形状,即共同的形状。所述共同性状可以指的是内部线圈图样的匝数(如1/2匝或3/4匝)和匝线方向都相同,且相互形状也完全相符。
配置构成处于多个双内部线圈图样d中一个最外端部分的双内部线圈图样d的第一和第二内部线圈图样21和22可分别具有第一导线部分21a和22a,配置构成处于多个双内部线圈图样d中剩余最外端部分的双内部线圈图样d的第一和第二内部线圈图样21和22可分别具有第二导线部分21b和22b。
第一导线部分21a和21b可与第一外部电极41连接,而第二导线部分21b和22b可与第二外部电极42连接,从而第一和第二内部线圈图样21和22相互之间能够并联连接。
与第一和第二外部电极41和42不连接且分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样21和22可通过多个连接端子31相互并联连接。
也就是说,多个双内部线圈图样d可进行堆叠,配置构成双内部线圈图样d的第一和第二内部线圈图样21和22可相互并联连接,从而形成具有并联结构的内部线圈部分20。
置于相邻绝缘层10上的内部线圈图样可通过连接端子31相互连接,所述连接端子31可包括多个过孔电极31a和31b。
由于单个连接端子31包括两个或两个以上的过孔电极,即便在由多个过孔电极的一部分所形成的相互连接比较微弱的情况下,如果相互连接仅仅由单个连接端子上的单个过孔电极形成,能够避免开路缺陷。
此外,所述层叠型电子元器件所具有的结构可以是内部线圈图样相互之间还被并联连接,其中单个双内部线圈图样d中的内部线圈图样相互并联连接。因此能够提高电感,降低电阻,从而提升质量因子Q。
如上所述,在根据本公开的示例实施方式的层叠型电子元器件中,过孔电极的强度会得到改善,质量因子Q也会得到提高。
尽管示例实施方式在上文进行了描述,但对于本领域技术人员来说显而易见的是,在不偏离所附权利要求所限定的本公开的精神和范围的情况下,可作出各种更改和变化。

Claims (19)

1.一种层叠型电子元器件,包括:
陶瓷体,包括多个绝缘层;
内部线圈部分,其中置于所述多个绝缘层上的多个第一内部线圈图样和多个第二内部线圈图样通过贯穿所述绝缘层的过孔电极相互连接;以及
第一外部电极和第二外部电极,所述第一外部电极置于所述陶瓷体的至少一个表面上并与所述第一和第二内部线圈图样的第一导线部分连接,所述第二外部电极置于所述陶瓷体的至少一个表面上并与所述第一和第二内部线圈图样的第二导线部分连接,
其中所述第一和第二内部线圈图样置于彼此相邻的绝缘层上,
所述第一和第二内部线圈图样相互并联连接;以及
所述过孔电极被放置成使得多个所述过孔电极配置构成单个连接端子。
2.根据权利要求1所述的层叠型电子元器件,其中所述内部线圈部分包括基于所述内部线圈部分中最上方的内部线圈图样分别置于第n-1和第n(n表示2的倍数)个位置上的所述第一和第二内部线圈图样。
3.根据权利要求2所述的层叠型电子元器件,其中分别置于第n-1和第n个位置上的所述第一和第二内部线圈图样具有相互对应的形状。
4.根据权利要求1所述的层叠型电子元器件,其中所述连接端子包括两个或三个过孔电极。
5.根据权利要求1所述的层叠型电子元器件,其中不与所述第一和第二外部电极连接的所述第一和第二内部线圈图样通过多个连接端子相互并联连接。
6.根据权利要求1所述的层叠型电子元器件,其中所述内部线圈部分所放置的位置距离所述陶瓷体的沿其厚度方向的上表面比距离所述陶瓷体的沿其厚度方向的下表面更近。
7.根据权利要求1所述的层叠型电子元器件,其中所述第一和第二内部线圈图样被放置成与所述陶瓷体的沿其厚度方向的上表面或下表面垂直。
8.根据权利要求7所述的层叠型电子元器件,其中所述第一和第二内部线圈图样的所述第一和第二导线部分暴露至所述陶瓷体的沿其厚度方向的下表面,且所述第一和第二外部电极被置于所述陶瓷体的沿其厚度方向的下表面。
9.一种层叠型电子元器件,包括:
陶瓷体,包括多个绝缘层;
内部线圈部分,被置于所述陶瓷体中;以及
第一外部电极和第二外部电极,所述第一外部电极置于所述陶瓷体的至少一个表面上并与所述内部线圈部分的第一导线部分连接,所述第二外部电极置于所述陶瓷体的至少一个表面上并与所述内部线圈部分的第二导线部分连接,
其中通过将置于彼此相邻的所述绝缘层上的多个双内部线圈图样进行堆叠并使其形状相互对应来形成所述内部线圈部分,以及
置于相邻绝缘层上的相应的内部线圈图样通过连接端子相互连接,所述连接端子包括多个贯穿所述绝缘层的过孔电极。
10.根据权利要求9所述的层叠型电子元器件,其中所述双内部线圈图样包括基于所述内部线圈部分中最上方的内部线圈图样分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样。
11.根据权利要求10所述的层叠型电子元器件,其中所述第一和第二内部线圈图样的每一个都具有与所述第一外部电极连接的所述第一导线部分,同时所述第一和第二内部线圈图样的每一个具有与所述第二外部电极连接的所述第二导线部分。
12.根据权利要求10所述的层叠型电子元器件,其中在所述第一和第二内部线圈图样中,不与所述第一和第二外部电极连接且分别置于第n-1和第n(n表示2的倍数)个位置上的所述第一和第二内部线圈图样通过多个连接端子相互并联连接。
13.根据权利要求9所述的层叠型电子元器件,其中所述连接端子包括两个或三个过孔电极。
14.根据权利要求9所述的层叠型电子元器件,其中所述内部线圈部分的中轴被放置成与所述陶瓷体的沿其厚度方向的上表面或下表面平行。
15.根据权利要求14所述的层叠型电子元器件,其中所述内部线圈部分的所述第一和第二导线部分暴露至所述陶瓷体的沿其厚度方向的下表面,而所述第一和第二外部电极被置于所述陶瓷体的沿其厚度方向的下表面。
16.一种层叠型电子元器件,包括:
陶瓷体,包括多个绝缘层;
多个内部线圈图样,置于所述多个绝缘层之上;以及
连接端子,连接所述内部线圈图样中的被置于相邻绝缘层上的所述内部线圈图样,以形成内部线圈部分,
其中基于所述多个内部线圈图样中最上方的内部线圈图样而被分别置于第n-1和第n(n表示2的倍数)个位置上的第一和第二内部线圈图样具有相互对应的形状并相互并联连接,以及
所述连接端子包括贯穿所述绝缘层的多个过孔电极。
17.根据权利要求16所述的层叠型电子元器件,该层叠型电子元器件进一步包括被置于所述陶瓷体的至少一个表面上并与所述第一和第二内部线圈图样的第一导线部分连接的第一外部电极,以及被置于所述陶瓷体的至少一个表面上并与所述第一和第二内部线圈图样的第二导线部分连接的第二外部电极。
18.根据权利要求16所述的层叠型电子元器件,其中所述第一和第二内部线圈图样被放置成与所述陶瓷体的沿其厚度方向的上表面或下表面垂直。
19.根据权利要求18所述的层叠型电子元器件,其中所述第一和第二内部线圈图样的所述第一和第二导线部分暴露至所述陶瓷体的沿其厚度方向的下表面,以及
与所述第一和第二内部线圈图样的第一导线部分连接的第一外部电极和与所述第一和第二内部线圈图样的第二导线部分连接的第二外部电极被置于所述陶瓷体的沿其厚度方向的下表面。
CN201410440650.8A 2014-04-11 2014-09-01 层叠型电子元器件 Pending CN104979070A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140043584A KR102083991B1 (ko) 2014-04-11 2014-04-11 적층형 전자부품
KR10-2014-0043584 2014-04-11

Publications (1)

Publication Number Publication Date
CN104979070A true CN104979070A (zh) 2015-10-14

Family

ID=54265641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410440650.8A Pending CN104979070A (zh) 2014-04-11 2014-09-01 层叠型电子元器件

Country Status (3)

Country Link
US (1) US9583254B2 (zh)
KR (1) KR102083991B1 (zh)
CN (1) CN104979070A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908611A (zh) * 2016-01-20 2021-06-04 株式会社村田制作所 线圈部件
CN113936894A (zh) * 2020-06-29 2022-01-14 瑞昱半导体股份有限公司 电感装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102120898B1 (ko) * 2014-06-19 2020-06-09 삼성전기주식회사 칩형 코일 부품
JP6477608B2 (ja) * 2016-06-16 2019-03-06 株式会社村田製作所 電子部品
JP6519561B2 (ja) * 2016-09-23 2019-05-29 株式会社村田製作所 インダクタ部品およびその製造方法
JP7032214B2 (ja) * 2018-04-02 2022-03-08 株式会社村田製作所 積層型コイル部品
JP6968680B2 (ja) * 2017-12-14 2021-11-17 株式会社村田製作所 積層型インダクタ部品
KR102483611B1 (ko) 2018-02-05 2023-01-02 삼성전기주식회사 인덕터
KR102538911B1 (ko) * 2018-02-08 2023-06-01 삼성전기주식회사 인덕터
JP6954217B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
JP6954216B2 (ja) 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251108A (en) * 1991-01-30 1993-10-05 Murata Manufacturing Co., Ltd. Laminated electronic device with staggered holes in the conductors
US6107907A (en) * 1995-05-22 2000-08-22 Steward, Inc. High current ferrite electromagnetic interference supressor and associated method
US6160461A (en) * 1997-05-19 2000-12-12 Murata Manufacturing Co., Ltd. Multilayer noise filter including integral damping resistor
US6223422B1 (en) * 1997-02-24 2001-05-01 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer-type chip inductors
JP2001358016A (ja) * 2001-05-02 2001-12-26 Taiyo Yuden Co Ltd 積層チップインダクタ
US20080254968A1 (en) * 2007-03-30 2008-10-16 Tdk Corporation Dielectric ceramic composition, complex electronic device and multilayer ceramic capacitor
CN101765893A (zh) * 2007-07-30 2010-06-30 株式会社村田制作所 片状线圈元器件
KR20120055253A (ko) * 2010-11-23 2012-05-31 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158220B1 (ko) 2010-11-09 2012-06-19 삼성전기주식회사 적층형 인덕터

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251108A (en) * 1991-01-30 1993-10-05 Murata Manufacturing Co., Ltd. Laminated electronic device with staggered holes in the conductors
US6107907A (en) * 1995-05-22 2000-08-22 Steward, Inc. High current ferrite electromagnetic interference supressor and associated method
US6223422B1 (en) * 1997-02-24 2001-05-01 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer-type chip inductors
US6160461A (en) * 1997-05-19 2000-12-12 Murata Manufacturing Co., Ltd. Multilayer noise filter including integral damping resistor
JP2001358016A (ja) * 2001-05-02 2001-12-26 Taiyo Yuden Co Ltd 積層チップインダクタ
US20080254968A1 (en) * 2007-03-30 2008-10-16 Tdk Corporation Dielectric ceramic composition, complex electronic device and multilayer ceramic capacitor
CN101765893A (zh) * 2007-07-30 2010-06-30 株式会社村田制作所 片状线圈元器件
KR20120055253A (ko) * 2010-11-23 2012-05-31 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908611A (zh) * 2016-01-20 2021-06-04 株式会社村田制作所 线圈部件
CN112908611B (zh) * 2016-01-20 2023-05-09 株式会社村田制作所 线圈部件
CN113936894A (zh) * 2020-06-29 2022-01-14 瑞昱半导体股份有限公司 电感装置

Also Published As

Publication number Publication date
KR20150117888A (ko) 2015-10-21
KR102083991B1 (ko) 2020-03-03
US9583254B2 (en) 2017-02-28
US20150294779A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
CN104979070A (zh) 层叠型电子元器件
JP5598492B2 (ja) 積層コイル部品
KR102105389B1 (ko) 적층 전자부품
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
JP6111670B2 (ja) 積層コモンモードフィルタ
KR102004787B1 (ko) 적층형 전자부품 및 그 제조방법
US9875840B2 (en) Chip coil component
US20150287514A1 (en) Chip coil component and board for mounting the same
KR102016483B1 (ko) 인덕터
JP2012253332A (ja) チップ型コイル部品
US20150187486A1 (en) Multilayer electronic component and manufacturing method thereof
JP2019075535A (ja) インダクタ
KR20160019265A (ko) 칩형 코일 부품 및 그 제조방법
JP2015198244A (ja) 積層アレイ電子部品及びその製造方法
KR20150089279A (ko) 칩형 코일 부품
JP2009231307A (ja) コモンモードノイズフィルタ
JP6248461B2 (ja) 積層型コモンモードフィルタ
JP2011176165A (ja) コモンモードノイズフィルタ
CN204390866U (zh) 电子部件以及使用其的电子设备
JP2018032841A (ja) 積層電子部品及びその製造方法
JP6186591B2 (ja) コモンモードノイズフィルタ
KR101548858B1 (ko) 칩형 코일 부품 및 그 실장 기판
JP2016157897A (ja) コモンモードノイズフィルタ
JP2019062071A (ja) コイル部品およびその製造方法
JP6547124B2 (ja) コモンモードノイズフィルタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151014