JP2826386B2 - 積層インダクタ素子およびその製造法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層インダクタ素子を
縦横に複数個並べた形の成形体である積層インダクタ素
子の集合体を裁断して得た積層インダクタ素子およびそ
の製造法に関する。

【０００２】

【従来の技術】積層インダクタ素子は、積層技術を応用
して重畳された磁性体セラミックの中に、内部電極とし
て１本の連続コイルがらせん状に周回して存在している
ものであって、上記コイルの始端と終端とをそれぞれ別
の外部電極端子に接続することによってチップ状のイン
ダクタとされる。

【０００３】従来、このような積層インダクタ素子は、
一般に次のような方法で製造されていた。

【０００４】まず、フェライト磁性体の内部に、積層状
に配置された帯状薄層導体の環ないし枠状に周回するコ
イルパターンによって、らせん状に形成された独立のコ
イルが複数個内設されている積層インダクタ素子の集合
体を作成する（図６）。一般に、この積層インダクタ素
子の集合体は、長尺なベースフィルム上に磁性体セラミ
ックのスラリーを塗工して得られたグリーンシート上
に、内部コイル用導体パターンを縦横に複数個印刷し、
これを所定枚数積層した後、各層のコイルパターンをス
ルーホールで適当に連結することによりらせん状に形成
されたコイルが内設された状態とする、といった方法で
作製される。

【０００５】また、上記積層インダクタ素子の集合体
は、スクリーン印刷等の方法で磁性体のスラリーと導体
スラリーとを交互に塗布し、順次積層していくスラリー
ビルト法によって作製されることもある。

【０００６】次に、上記作製した積層インダクタ素子の
集合体を所定の位置で裁断することにより、個々の積層
インダクタ素子が製造される（図７）。さらに、得られ
た素子における内部コイルの始端部および終端部がそれ
ぞれ露出している側面に、外部電極を形成することによ
って積層チップインダクタが製造される。

【０００７】上記方法により、同一の材質を用いて、イ
ンダクタンス値の異なる積層チップインダクタを製造す
る場合、内部コイル用導体パターンの印刷工程において
コイル幅を変化させたり、積層工程において積層数すな
わちコイルのターン数を変化させることにより行われて
いた。

【０００８】

【発明が解決しようとする課題】しかしながら、上述従
来の方法によると、積層インダクタ素子の内部コイルの
ターン数やコイル幅は、積層インダクタ素子の集合体作
製時におけるコイルパターンの印刷や積層の段階で決定
されてしまう。そのため、インダクタンス値の異なる積
層チップインダクタを得るためには、コイルパターンの
印刷工程や積層工程を変更し、インダクタンス値ごとの
積層インダクタ素子の集合体を作製しなければならない
ので、製造工程が複雑になり、生産性が著しく低下して
いた。また、インダクタンス値が決定されないと積層イ
ンダクタ素子の集合体を作製することができないので、
受注から製品納入までの期間が長くなってしまうという
問題があった。

【０００９】したがって、本発明は、インダクタンス値
の異なる積層チップインダクタを製造する際、積層イン
ダクタ素子集合体作製時における印刷工程または積層工
程を特に変更することなく、かつ、１種類で多様なイン
ダクタンス値のインダクタ製造に対応することができる
積層インダクタ素子の製造法を提供することを目的とし
ている。

【００１０】

【課題を解決するための手段】本発明者は、上記目的を
達成すべく研究の結果、積層インダクタ素子の集合体の
製造工程において、通常の電極引出部であるコイル始端
部および終端部とは別に、コイルパターンの少なくとも
１ターン分を他のパターンより電極引出方向にはみ出す
ように大きく周回させて形成しておき、および／または
周回コイルパターンの一部から他の位置の周回コイルパ
ターンより電極引出方向にはみ出して突出した分岐導体
部形成しておき、その裁断位置をずらすことによってこ
れら特別の周回パターンまたは分岐導体部が新たな電極
引出部となり得るようにすれば、前記課題が解消できる
ことを見い出し本発明に到達した。

【００１１】すなわち本発明は、第１に、フェライト磁
性体の内部に、積層状に配置された帯状薄層導体の周回
コイルパターンによってらせん状に形成されたコイルが
設けられている積層インダクタ素子であって、上記コイ
ルにおける外部電極端子と接続するためのコイル始端部
またはコイル終端部のある位置以外の位置の周回コイル
パターンの少なくとも一部が、他の位置の周回コイルパ
ターンより電極引出方向にはみ出して大きく周回してい
る帯状周回コイルパターンを有し、かつ／または周回コ
イルパターンの一部から他の位置の周回コイルパターン
より電極引出方向にはみだして突出した分岐導体部を有
していることを特徴とする積層インダクタ素子；およ
び、フェライト磁性体の内部に、積層状に配置された帯
状薄層導体の周回コイルパターンによってらせん状に形
成された互いに独立のコイルが所定の配列で複数個内設
されている積層インダクタ素子の集合体を形成し、この
集合体を任意の位置で裁断することによって素子を得る
積層インダクタ素子の製造法であって、上記集合体を製
造する際、外部電極端子と接続するためのコイル始端部
またはコイル終端部のある位置以外の位置の周回コイル
パターンの少なくとも一部が、他の位置の周回コイルパ
ターンより電極引出方向にはみ出して大きく周回するよ
うに、かつ／または上記位置の周回コイルパターンの少
なくとも一部から電極引出方向へ分岐導体部が突出する
ように形成し、形成した集合体を、コイル始端部、コイ
ル終端部、および上記大きく周回させた周回コイルパタ
ーンおよび／または分岐導体部のうち、いずれか２つが
相対する側面に露出する位置で裁断することにより、異
なるインダクタンス値の積層インダクタ素子を得ること
を特徴とする積層インダクタ素子の製造法を提供するも
のである。

【００１２】なお、前記積層インダクタ素子の集合体
は、スクリーン印刷等の方法で磁性体のスラリーと導体
スラリーとを交互に塗布し、順次積層していくスラリー
ビルト法、または、内部導体コイルパターンを形成した
グリーンシートを積層し、スルーホールで適当に連結す
る方法などにより作製される。

【００１３】本発明の積層インダクタ素子を製造する際
に作製する積層インダクタ素子の集合体における、他の
コイルパターンより電極引出方向にはみ出すように大き
く周回させるコイルパターン、および／または周回コイ
ルの一部から電極引出方向へ分岐導体部を突出させるコ
イルパターンを形成する位置は、コイル始端部とコイル
終端部とに挟まれる位置関係にあれば特に制限はない。
なお、上記大きく周回させるコイルパターンおよび突出
させる分岐導体部は、コイル始端部または終端部以上に
はみ出さないこと、および２か所以上に上記パターンを
設ける場合、それぞれのパターンが電極引出方向へはみ
出す長さが異なっているようにすることはいうまでもな
い。

【００１４】次に、本発明の積層インダクタ素子を製造
する際に作製する積層インダクタ素子の集合体をさらに
詳細に説明するため、図を用いて以下に説明する。

【００１５】図１は、１ターンだけ電極引出方向にはみ
出すように大きく周回させた本発明の積層インダクタ素
子の集合体の一例であって、同図（ａ）または（ｂ）に
示される裁断位置３（カットＡ）または４（カットＢ）
で裁断して得られる素子の透視斜視図を、それぞれ図２
または図３に示した。

【００１６】図４および図５は、１ターンだけ電極引出
方向にはみだして分岐導体部を突出させた本発明の積層
インダクタ素子の透視斜視図であって、同一の積層イン
ダクタ素子の集合体を異なる位置で裁断することによ
り、ターン数が異なる積層インダクタ素子が得られたこ
とを示したものである。

【００１７】図８ないし図１０は、いずれも電極引出方
向にはみ出して大きく周回しているコイルパターンが２
カ所ある本発明の積層インダクタ素子の集合体の例を示
した断面図である。図８は、隣接する２ターンのコイル
パターンを、同一方向にはみ出して周回させた場合であ
る。図９は、間に通常のコイルパターンを１ターン挟ん
で、同一方向にはみ出して周回させた場合である。図１
０は、間に通常のコイルパターンを１ターン挟み、それ
ぞれ逆方向にはみ出して周回させた場合である。なお、
各図において異なるインダクタンス値を得るための裁断
位置３（カットＡ）、４（カットＢ）または５（カット
Ｃ）を、各図（ａ）、（ｂ）または（ｃ）に示した。

【００１８】

【作用】上記図８ないし図１０における各図（ａ）、
（ｂ）または（ｃ）に示される位置で積層インダクタ素
子の集合体を裁断すると、コイルのターン数は、図８の
場合には５ターン、４ターン、または３ターンに、図９
の場合には５ターン、４ターン、または２ターンに、図
１０の場合には５ターン、４ターンまたは３ターンにそ
れぞれ変化するため、これに対応してインダクタンス値
を変えることができる。

【００１９】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。

【００２０】

【実施例】本発明の積層インダクタ素子の集合体の一例
を下記の要領で作製し、該集合体を裁断して得た積層イ
ンダクタ素子から製造した積層チップインダクタについ
て説明する。

【００２１】（１）Ｆｅ₂ Ｏ₃ ：48モル％、ＺｎＯ：24
モル％、ＮｉＯ：18モル％およびＣｕＯ：10モル％の比
率で計量したフェライト磁性体用の原材料を、ボールミ
ルにて１５時間湿式混合を行う。

【００２２】（２）得られた混合物を乾燥、粉砕後、70
0 〜 800℃にて１時間仮焼する。

【００２３】（３）上記仮焼体をボールミルにて15時間
湿式粉砕後、乾燥、粉砕する。

【００２４】（４）得られた材料粉末に対して、バイン
ダー10〜15重量％、トルエン20重量％、エタノール20重
量％およびブタノール40重量％を添加し、ボールミルに
て15時間混合する。

【００２５】（５）得られたスラリーをドクターブレー
ド法を用いて膜厚50〜80μｍの長尺なフェライトシート
とする。

【００２６】（６）次いで適当な大きさに切断したフェ
ライトシート片の必要な場所にスルーホールを設けた
後、Ａｇペーストをスクリーン印刷法によって塗布し、
内部導体コイル用パターンを形成する。この時、コイル
パターンの一部を電極引出方向にはみ出して大きく周回
させたパターンを形成し、幾つかのインダクタンス値に
対応できるようにする。

【００２７】（７）得られたパターン印刷済みのシート
を所定枚数積層し、さらに該パターンが印刷されていな
いシートを印刷済みシートの上下に重ね、0.5t／cm² の
圧力で圧着し、積層インダクタ素子の集合体を得る。

【００２８】（８）積層インダクタ素子の集合体を裁断
して個々のチップ素子に分離する際、通常の電極引出部
であるコイル始端部および終端部で裁断するか、上記電
極引出方向にはみ出して大きく周回させたパターン部分
を裁断するかによってターン数を変化させたチップ素子
を得る。図11は、電極引出方向にはみ出して大きく周回
させたパターンの数およびそのパターンの挿入位置を変
えた積層チップインダクタ素子の集合体の１チップ分を
表した断面図であって、その裁断位置の違いによって同
じ集合体から異なるターン数を得ることができる様子を
示した図である。

【００２９】（９）裁断した積層インダクタ素子は、50
0 ℃にて１時間脱バインダー処理を行った後、850 〜 9
00℃で１時間焼成する。

【００３０】（１０）得られた焼成体にＡｇペーストを
浸漬法により塗布して外部電極とし、150 ℃にて15分間
乾燥後、600 ℃にて10分間焼付けを行って積層チップイ
ンダクタを得る。

【００３１】（１１）この様にして得られた積層チップ
インダクタについて、インダクタンス値の測定を行った
結果を図11に併記した。図11からもわかるように本発明
の製造法によると、積層インダクタ素子の集合体に内設
したコイルパターンが同一であっても、その裁断位置を
変えることによってコイルのターン数を減じ、それに対
応したインダクタンス値の積層インダクタ素子を得るこ
とができる。

【００３２】

【発明の効果】本発明の出現により、インダクタンス値
の変更に伴い、内部コイル形成時におけるコイルパター
ンの印刷および積層工程を大幅に変えることなく積層チ
ップインダクタの製造が行えるため、製造工程の単純
化、すなわち多量生産による能率向上が計られる。ま
た、本発明によると、インダクタンス値が決まる以前に
積層インダクタ素子の集合体を作製しておくことができ
るため、受注から製品納入までの期間の大幅な短縮が可
能になった。

【図面の簡単な説明】

【図１】本発明の積層インダクタ素子の集合体を示す断
面図であって、同図（ａ）および（ｂ）は、同一の積層
インダクタ素子の集合体において、異なるインダクタン
ス値の積層インダクタ素子を得るための裁断位置を示し
た図である。

【図２】図１の積層インダクタ素子の集合体を図１
（ａ）で示す裁断位置で裁断した積層インダクタ素子の
透視斜視図である。

【図３】図１の積層インダクタ素子の集合体を図１
（ｂ）で示す裁断位置で裁断した積層インダクタ素子の
透視斜視図である。

【図４】本発明の分岐導体部を有する積層インダクタ素
子の一例を示す透視斜視図である。

【図５】図４のものと同じものを図４の場合と異なる位
置で裁断して得られた積層インダクタ素子を示す透視斜
視図である。

【図６】従来の積層インダクタ素子の集合体を示す断面
図である。

【図７】図６の積層インダクタ素子の集合体を、同図で
示す裁断位置で裁断した積層インダクタ素子の透視斜視
図である。

【図８】本発明の積層インダクタ素子の集合体の一例を
示す断面図であって、同図（ａ）、（ｂ）および（ｃ）
は、同一の積層インダクタ素子の集合体において、異な
るインダクタンス値の積層インダクタ素子を得るための
裁断位置を示した図である。

【図９】本発明の積層インダクタ素子の集合体の別の一
例を示す断面図であって、同図（ａ）、（ｂ）および
（ｃ）は、同一の積層インダクタ素子の集合体におい
て、異なるインダクタンス値の積層インダクタ素子を得
るための裁断位置を示した図である。

【図１０】本発明の積層インダクタ素子の集合体のさら
に別の一例を示す断面図であって、同図（ａ）、（ｂ）
および（ｃ）は、同一の積層インダクタ素子の集合体に
おいて、異なるインダクタンス値の積層インダクタ素子
を得るための裁断位置を示した図である。

【図１１】本発明の実施例に用いられた積層インダクタ
素子の集合体の断面図であって、コイルパターンと裁断
位置（カットＡ、ＢおよびＣ）との組み合わせにより得
られる積層チップインダクタのターン数およびインダク
タンス値を併記した図である。

【符号の説明】

１‥‥積層インダクタ素子の集合体 ２‥‥導体コイル ３‥‥裁断位置（カットＡ） ４‥‥裁断位置（カットＢ） ５‥‥裁断位置（カットＣ） ６‥‥積層インダクタ素子 ７‥‥電極引出部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 フェライト磁性体の内部に、積層状に配
   置された帯状薄層導体の周回コイルパターンによってら
   せん状に形成されたコイルが設けられている積層インダ
   クタ素子であって、上記コイルにおける外部電極端子と
   接続するためのコイル始端部またはコイル終端部のある
   位置以外の位置の周回コイルパターンの少なくとも一部
   が、他の位置の周回コイルパターンより電極引出方向に
   はみだして大きく周回している帯状周回コイルパターン
   を有し、かつ／または周回コイルパターンの一部から他
   の位置の周回コイルパターンより電極引出方向にはみだ
   して突出した分岐導体部を有していることを特徴とする
   積層インダクタ素子。
2. 【請求項２】 フェライト磁性体の内部に、積層状に配
   置された帯状薄層導体の周回コイルパターンによってら
   せん状に形成された互いに独立のコイルが所定の配列で
   複数個内設されている積層インダクタ素子の集合体を形
   成し、この集合体を任意の位置で裁断することによって
   素子を得る積層インダクタ素子の製造法であって、上記
   集合体を製造する際、外部電極端子と接続するためのコ
   イル始端部またはコイル終端部のある位置以外の位置の
   周回コイルパターンの少なくとも一部が、他の位置の周
   回コイルパターンより電極引出方向にはみ出して大きく
   周回するように、かつ／または上記位置の周回コイルパ
   ターンの少なくとも一部から電極引出方向へ分岐導体部
   が突出するように形成し、形成した集合体を、コイル始
   端部、コイル終端部、および上記大きく周回させた周回
   コイルパターンおよび／または分岐導体部のうち、いず
   れか２つが相対する側面に露出する位置で裁断すること
   により、異なるインダクタンス値の積層インダクタ素子
   を得ることを特徴とする積層インダクタ素子の製造法。