JP2010232515A - 配線基板および電子モジュール - Google Patents

配線基板および電子モジュール Download PDF

Info

Publication number
JP2010232515A
JP2010232515A JP2009079904A JP2009079904A JP2010232515A JP 2010232515 A JP2010232515 A JP 2010232515A JP 2009079904 A JP2009079904 A JP 2009079904A JP 2009079904 A JP2009079904 A JP 2009079904A JP 2010232515 A JP2010232515 A JP 2010232515A
Authority
JP
Japan
Prior art keywords
glass ceramic
ceramic layer
thermal expansion
wiring board
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009079904A
Other languages
English (en)
Other versions
JP5188438B2 (ja
Inventor
Masahiko Miyauchi
正彦 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009079904A priority Critical patent/JP5188438B2/ja
Publication of JP2010232515A publication Critical patent/JP2010232515A/ja
Application granted granted Critical
Publication of JP5188438B2 publication Critical patent/JP5188438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】複数の層のうち熱膨張率の小さい方の層と導体パターンとの熱膨張率の差によって生じる応力を低減させること。
【解決手段】配線基板１は、第１ガラスセラミック層１１と、第１ガラスセラミック層１１に積層された第２ガラスセラミック層１２と、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成された導体パターン１３と、導体パターン１３を覆っている第３ガラスセラミック層１４とを含んでいる。第２ガラスセラミック層１２は、第１ガラスセラミック層１１より小さい熱膨張率を有している。第３ガラスセラミック層１４は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間において導体パターン１３の形成領域を含む部分的領域に形成されており、導体パターン１３の熱膨張率と第２ガラスセラミック層１２の熱膨張率との間の範囲に含まれる熱膨張率を有している。
【選択図】図１

Description

本発明は、異なる材料からなる複数の層を含む配線基板および電子モジュールに関するものである。
例えば、電子モジュールの分野において、異なる材料からなる複数の層を含む配線基板がある。例示的な複数の層は、複数のガラスセラミック層である。配線基板は、複数の層の間に形成された導体パターンを有している。
特表２００５−５０４６５６号公報
上記配線基板は、異なる材料からなる複数の層を有していることにより、複数の層において熱膨張率の差が生じる。複数の層の間に導体パターンが形成されている場合には、特に、複数の層のうち熱膨張率の小さい方の層と導体パターンとの熱膨張率の差によって応力が生じる可能性があり、例えば配線基板にクラックが生じる可能性があった。
本発明の一つの態様によれば、配線基板は、第１ガラスセラミック層と、第１ガラスセラミック層に積層された第２ガラスセラミック層と、第１ガラスセラミック層と第２ガラスセラミック層との間に形成された導体パターンと、導体パターンを覆っている第３ガラスセラミック層とを含んでいる。第２ガラスセラミック層は、第１ガラスセラミック層より小さい熱膨張率を有している。第３ガラスセラミック層は、第１ガラスセラミック層と第２ガラスセラミック層との間において導体パターンの形成領域を含む部分的領域に形成されており、導体パターンの熱膨張率と第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有している。
本発明の他の態様によれば、電子モジュールは、配線基板と、配線基板に実装された電子モジュールとを含んでいる。
本発明の一つの態様によれば、配線基板は、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。
本発明の他の態様によれば、電子モジュールは、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。
本発明の一つの実施形態における電子モジュールの模式的な断面図を示している。 図１における第３ガラスセラミック層１４の形成領域を示している。 配線基板１の例示的な製造方法を示している。 図３に示された工程３０２を模式的に示している。
以下、本発明の例示的な実施形態について図面を参照して説明する。
図１に示されているように、本発明の一つの実施形態における電子モジュールは、配線基板１と、配線基板１に実装された電子部品２とを含んでいる。
配線基板１は、複数の第１ガラスセラミック層１１と、複数の第１ガラスセラミック層１１を挟んでいる複数の第２ガラスセラミック層１２と、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成された複数の導体パターン１３とを含んでいる。図１において拡大して示されているように、配線基板１は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に設けられた第３ガラスセラミック層１４をさらに含んでいる。
複数の第１ガラスセラミック層１１は、互いに積層されている。複数の第２ガラスセラミック層１２は、配線基板１において最上層および最下層に設けられている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１に積層されている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１とは異なる熱膨張率を有している。第２ガラスセラミック層１２の例示的な熱膨張率は、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる。第１ガラスセラミック層１１の例示的な熱膨張率は、８．９から９．３ｐｐｍ／ｋまでの範囲に含まれる。第２ガラスセラミック層１２は、第１ガラスセラミック層１１より小さい熱膨張率を有している。
例示的な第１ガラスセラミック層１１は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１２．５：１２．５：４５
例示的な第２ガラスセラミック層１２は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１５：１５：４０
導体パターン１３は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成されている。導体パターン１３の下面は、第１ガラスセラミック層１１に接している。導体パターン１３の例示的な材料は、銀（Ａｇ）である。導体パターン１３の他の例示的な材料は、銅（Ｃｕ）である。
第３ガラスセラミック層１４は、導体パターン１３を覆っている。“覆っている”とは、第３ガラスセラミック層１４が、導体パターン１３の少なくとも上面に対応して設けられていることをいう。本実施形態において、第３ガラスセラミック層１４は、導体パターン１３の上面および側面を囲んでおり、導体パターン１３の上面および側面に接している。
第３ガラスセラミック層１４は、第１ガラスセラミック層１１の熱膨張率と第２ガラスセラミック層１２の熱膨張率との間の範囲に含まれる熱膨張係率を有している。第３ガラスセラミック層１４の例示的な熱膨張率は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる。
例示的な第３ガラスセラミック層１４は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３６：６：６：５２
本実施形態における配線基板１は、第３ガラスセラミック層１４を含んでいることにより、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。
図２に示されているように、第３ガラスセラミック層１４は、導体パターン１３の形成領域１３０を含む部分的領域に形成されている。“部分的領域”とは、第１ガラスセラミック層１１と第２ガラスセラミック層１２とが対向している領域の一部分であることをいう。図２において、第３ガラスセラミック層１４の形成領域が符号１４０によって示されている。図２において、第３ガラスセラミック層１４の構造を示すことを目的に、第２ガラスセラミック層１２は省略されている。
本実施形態の配線基板において、第３ガラスセラミック層１４が部分的領域に設けられていることにより、配線基板は、焼成の際における自己拘束の効果を十分に得られる。さらに詳細には、第２ガラスセラミック層１２が第１ガラスセラミック層１１に接していることにより、第２ガラスセラミック層１２の第１ガラスセラミック層１１に対する拘束に関する効果は十分に得られる。
本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、電子部品２の実装などにおける過熱処理の際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。
以下、配線基板１の例示的な製造方法について説明する。図３に示されているように、製造方法は、工程３０２および３０４を含んでいる。工程３０２は、ガラスセラミック予備積層体を準備することである。工程３０４は、ガラスセラミック予備積層体を焼成することである。
図４に示されているように、工程３０２は、第１ガラスセラミック層１１用の第１ガラスセラミックシート４１１を準備することを含んでいる。
工程３０２は、第１ガラスセラミックシートに導体パターン１３用の導体ペースト４１３を印刷することを含んでいる。
工程３０２は、導体ペースト４１３を覆うように、第１ガラスセラミックシート４１１に第３ガラスセラミック層１４用の第３ガラスセラミックペースト４１４を印刷することを含んでいる。第３ガラスセラミックペースと４１４は、第１ガラスセラミックシート４１１の上面において部分的に設けられる。
工程３０２は、第３ガラスセラミックペースト４１４を覆うように、第１ガラスセラミックシート４１１に第２ガラスセラミック層１２用の第２ガラスセラミックペースト４１２を印刷することを含んでいる。
工程３０２は、ガラスセラミック予備成形体４１５と複数の第１ガラスセラミックシートとを積層することを含んでいる。
本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、工程３０４の後に配線基板が冷却される際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。

Claims (3)

  1. 第１ガラスセラミック層と、
    前記第１ガラスセラミック層より小さい熱膨張率を有しており、前記第１ガラスセラミック層に積層された第２ガラスセラミック層と、
    前記第１ガラスセラミック層と前記第２ガラスセラミック層との間に形成された導体パターンと、
    前記導体パターンの熱膨張率と前記第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有しており、前記導体パターンを覆っているとともに、前記第１ガラスセラミック層と前記第２ガラスセラミック層との間において前記導体パターンの形成領域を含む部分的領域に形成された第３ガラスセラミック層と、
    を備えた配線基板。
  2. 前記第１ガラスセラミック層が、８．９から９．３ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有しており、
    前記第２ガラスセラミック層が、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有しており、
    前記第３ガラスセラミック層は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有していることを特徴とする請求項１記載の配線基板。
  3. 請求項１または請求項２に記載の配線基板と、
    前記配線基板に実装された電子部品と、
    を備えた電子モジュール。
JP2009079904A 2009-03-27 2009-03-27 配線基板および電子モジュール Expired - Fee Related JP5188438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009079904A JP5188438B2 (ja) 2009-03-27 2009-03-27 配線基板および電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079904A JP5188438B2 (ja) 2009-03-27 2009-03-27 配線基板および電子モジュール

Publications (2)

Publication Number Publication Date
JP2010232515A true JP2010232515A (ja) 2010-10-14
JP5188438B2 JP5188438B2 (ja) 2013-04-24

Family

ID=43048045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079904A Expired - Fee Related JP5188438B2 (ja) 2009-03-27 2009-03-27 配線基板および電子モジュール

Country Status (1)

Country Link
JP (1) JP5188438B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065745A (ja) * 2011-09-20 2013-04-11 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05213679A (ja) * 1991-10-18 1993-08-24 Internatl Business Mach Corp <Ibm> 金属／セラミック基板における金属・セラミック間の界面領域およびその形成方法
JPH0696953A (ja) * 1991-01-22 1994-04-08 Taiyo Yuden Co Ltd 積層インダクタ素子とその製造方法
JPH0883715A (ja) * 1994-09-09 1996-03-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH09172258A (ja) * 1995-12-19 1997-06-30 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板およびその製造方法
JP2006120779A (ja) * 2004-10-20 2006-05-11 Kyocera Corp 多層基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696953A (ja) * 1991-01-22 1994-04-08 Taiyo Yuden Co Ltd 積層インダクタ素子とその製造方法
JPH05213679A (ja) * 1991-10-18 1993-08-24 Internatl Business Mach Corp <Ibm> 金属／セラミック基板における金属・セラミック間の界面領域およびその形成方法
JPH0883715A (ja) * 1994-09-09 1996-03-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH09172258A (ja) * 1995-12-19 1997-06-30 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板およびその製造方法
JP2006120779A (ja) * 2004-10-20 2006-05-11 Kyocera Corp 多層基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065745A (ja) * 2011-09-20 2013-04-11 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法

Also Published As

Publication number Publication date
JP5188438B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
JP4270395B2 (ja) 積層セラミック電子部品
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
JP2012129419A5 (ja)
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP2008112790A (ja) 半導体パッケージおよびその製造方法
KR20160053715A (ko) 인쇄회로기판 및 그 제조방법
JP4821855B2 (ja) 多層セラミック基板およびその製造方法
JP2007317711A (ja) 積層基板及びその製造方法
JP2003246680A (ja) 多層セラミック基板の製造方法
JP5188438B2 (ja) 配線基板および電子モジュール
JP2008085212A (ja) 低温焼成セラミック回路基板
JP2015053463A (ja) 印刷回路基板
JP2007208193A (ja) セラミック基板
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP5527048B2 (ja) セラミック多層基板
JP2004296860A (ja) 積層コイル及びその製造方法
JPH0575263A (ja) 多層セラミツクス基板の製造方法
JP2011009288A (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2007059443A (ja) 複数個取り用配線基板
JP5516608B2 (ja) セラミック積層基板の製造方法
WO2023095402A1 (ja) 電子部品内蔵基板
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2009267162A (ja) プリント配線板
JP2007095727A (ja) セラミック基板およびこれを用いた電子デバイス
JP2010056498A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees