JPH0883715A - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法

Info

Publication number
JPH0883715A
JPH0883715A JP21593994A JP21593994A JPH0883715A JP H0883715 A JPH0883715 A JP H0883715A JP 21593994 A JP21593994 A JP 21593994A JP 21593994 A JP21593994 A JP 21593994A JP H0883715 A JPH0883715 A JP H0883715A
Authority
JP
Japan
Prior art keywords
layer
ceramic
internal conductor
resin
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21593994A
Other languages
English (en)
Other versions
JP3503206B2 (ja
Inventor
Hiroyuki Takeuchi
宏幸 竹内
Masaharu Ikeda
正治 池田
Hisashi Katsurada
寿 桂田
Motoi Nishii
基 西井
Yoshihiro Nishinaga
良博 西永
Hisashi Wada
久志 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP21593994A priority Critical patent/JP3503206B2/ja
Publication of JPH0883715A publication Critical patent/JPH0883715A/ja
Application granted granted Critical
Publication of JP3503206B2 publication Critical patent/JP3503206B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 セラミック層と内部導体層との界面に形成さ
れている空洞層に樹脂や金属等を充填したり、セラミッ
ク層と内部導体層との界面に応力緩和材を介在させるこ
とで、長期信頼性のある、積層セラミック電子部品およ
びその製造方法を提供することにある。 【構成】 積層型インダクタ1は、フェライト等の磁性
体からなるセラミック層2と、Ag、Ag−Pd等から
なる内部導体層3が交互に積層され、焼成一体化されて
いる。内部導体層3は、セラミック層2を構成する磁性
体シートに設けられたスルーホール(図示せず)を介し
て電気的に接続されコイル状に形成され、その内部導体
層3を囲むように樹脂、低融点金属、あるいは応力緩和
材4が形成されている。内部導体層3の両端は積層イン
ダクタ1の本体の外側面に導出され、この外側面に形成
した外部電極(図示せず)と電気的に接続されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、積層セラミック電子
部品およびその製造方法に関する。
【0002】
【従来の技術】積層セラミック電子部品は、セラミック
層と内部導体層とを交互に積層し、一体化し、これを焼
成して構成されるもので、代表的なものとして、積層型
インダクタ、積層型バリスタ、積層型サーミスタ等が知
られている。
【0003】積層セラミック電子部品の一例として積層
型インダクタがあり、図5は積層型インダクタの断面図
を示している。図5に示すように、積層型インダクタ1
は、磁性体からなるセラミック層2と、このセラミック
層2の間に介在する内部導体層3から構成されている。
セラミック層2は、Ni−Zn等のフェライトからな
り、内部導体層3は、AgあるいはAg−Pd等からな
る。
【0004】このような積層型インダクタ1を製造する
には、内部導体パターンが形成された複数枚の未焼成の
磁性体シートと内部導体パターンの形成されていないダ
ミーの未焼成の磁性体シートを共に積層し、加圧圧着し
た後、焼成一体化して積層型インダクタ1を得る。積層
型インダクタ1の内部導体層3は、磁性体シートに設け
られたスルーホール(図示せず)を介して電気的に接続
され、積層体中でコイルを構成するように形成され、積
層体の外部端面に形成された外部電極(図示せず)と電
気的に接続されている。
【0005】
【発明が解決しようとする課題】ところで、従来の積層
型インダクタ1では、焼成過程において最高温度付近で
セラミック層2と内部導体層3が焼結一体化するが、最
高温度から室温への冷却時、セラミック層2と内部導体
層3との熱膨張率差から応力が発生し、発生した応力歪
により、磁気特性を低下させるという問題があった。
【0006】その解決策として、図6に示すように、セ
ラミック層2と内部導体層3との界面の全部あるいは一
部に空洞層5を設け、セラミック層2と内部導体層3と
の間に発生する応力を緩和させる方法がある。
【0007】しかし、セラミック層2と内部導体層3と
の間に空洞層5を設けることにより、この空洞層5に、
外部電極形成時の錫や半田などのメッキ液や半田付け時
のフラックスあるいは水分等が浸入する。これらメッキ
液等の浸入により、内部導体層3が時間とともに腐食さ
れ、インダクタンスL値やQ値が変化し、最悪の場合、
内部導体層3が断線にまで至るという重大な問題があっ
た。
【0008】また、積層型インダクタ1使用時の急熱急
冷により、浸入した液が気化、凝固し、セラミック層2
と浸入した液の熱膨張率差から積層型インダクタ1に割
れが発生するという別の重大な問題もあった。このよう
な問題は積層型インダクタに限らず、積層型バリスタ、
積層型サーミスタなどにも見られる現象である。
【0009】この発明の目的は、従来の問題点を解決
し、セラミック層と内部導体層との間に形成されている
空洞層を樹脂や金属で充填することにより、メッキ液や
半田付け時のフラックス等の浸入を防止し、湿気などの
外部雰囲気による特性劣化のない長期信頼性のある、積
層セラミック電子部品およびその製造方法を提供するこ
とにある。
【0010】また、セラミック層と内部導体層との界面
に応力緩和材を形成することで、温度変化時に発生する
応力を緩和し、インダクタンスL値やQ値が良好で、長
期信頼性のある、積層セラミック電子部品およびその製
造方法を提供することでもある。
【0011】
【課題を解決するための手段】請求項1に係る発明は、
セラミック層と内部導体層とが積層された積層体からな
り、セラミック層と内部導体層との界面に応力緩和材が
介在している積層セラミック電子部品である。
【0012】請求項2に係る発明は、応力緩和材の熱膨
張率がセラミック層と内部導体層の各熱膨張率の間にあ
る積層セラミック電子部品である。
【0013】請求項3に係る発明は、応力緩和材が、樹
脂である積層セラミック電子部品である。
【0014】請求項4に係る発明は、樹脂が、フェノー
ル樹脂、エポキシ樹脂、シリコン樹脂、尿素樹脂、ポリ
メタクリレート系の樹脂、あるいはそれらの混合物であ
る積層セラミック電子部品である。
【0015】請求項5に係る発明は、応力緩和材が、低
融点金属である積層セラミック電子部品である。
【0016】請求項6に係る発明は、低融点金属が、ガ
リウム、インジウム、リチウム、錫、ビスマス、鉛、亜
鉛、あるいはそれらの合金である積層セラミック電子部
品である。
【0017】請求項7に係る発明は、応力緩和材が、
金、コバルト、銅、鉄、ニッケル、酸化カルシウム、酸
化鉄、酸化マグネシウム、酸化ニッケル、あるいはそれ
らの複合物である積層セラミック電子部品である。
【0018】請求項8に係る発明は、応力緩和材が、セ
ラミック層と内部導体層の界面に形成された空洞層に充
填されたものである積層セラミック電子部品である。
【0019】請求項9に係る発明は、セラミック層が磁
性体、バリスタ、サーミスタのいずれかよりなる積層セ
ラミック電子部品である。
【0020】請求項10に係る発明は、セラミック層は
磁性体であり、内部導体はコイル状である積層セラミッ
ク電子部品である。
【0021】請求項11に係る発明は、セラミックグリ
ーンシート層と内部導体用材料層とを交互に積層して積
層体とし、積層体を焼成してセラミック層と内部導体層
とが積層され、セラミック層と内部導体層との界面に空
洞層を形成した積層焼結体とし、得られた積層焼結体を
樹脂または金属の溶融槽に浸漬して、樹脂または金属の
溶融槽を加圧して、空洞層内部に樹脂または金属を充填
させる積層セラミック電子部品の製造方法である。
【0022】請求項12に係る発明は、セラミックグリ
ーンシート層と内部導体用材料層とを交互に積層して積
層体とし、セラミックグリーンシート層の間に応力緩和
材を介在させて積層体を形成し、積層体を焼成してセラ
ミック層と内部導体層とが積層され、セラミック層と内
部導体層との界面に内部導体層の周囲を囲むように応力
緩和材を形成する積層セラミック電子部品の製造方法で
ある。
【0023】請求項13に係る発明は、応力緩和材の熱
膨張率がセラミック層と内部導体層の各熱膨張率の間に
ある積層セラミック電子部品の製造方法である。
【0024】請求項14に係る発明は、応力緩和材が樹
脂であり、樹脂としてはフェノール樹脂、エポキシ樹
脂、シリコン樹脂、尿素樹脂、ポリメタクリレート系の
樹脂、あるいはそれらの混合物を用いた積層セラミック
電子部品の製造方法である。
【0025】請求項15に係る発明は、応力緩和材が低
融点金属であり、前記低融点金属としては、ガリウム、
インジウム、リチウム、錫、ビスマス、鉛、亜鉛、ある
いはそれらの合金または複合物を用いた積層セラミック
電子部品の製造方法である。
【0026】請求項16に係る発明は、応力緩和材が
金、コバルト、銅、鉄、ニッケル、酸化カルシウム、酸
化鉄、酸化マグネシウム、酸化ニッケル、あるいはそれ
らの複合物を用いた積層セラミック電子部品の製造方法
である。
【0027】請求項17に係る発明は、応力緩和材がセ
ラミック層と内部導体層の界面に形成された空洞層に充
填された積層セラミック電子部品の製造方法である。
【0028】請求項18に係る発明は、セラミックグリ
ーンシート層が磁性体セラミックグリーンシート、バリ
スタセラミックグリーンシート、サーミスタセラミック
グリーンシートのいずれかよりなる積層セラミック電子
部品の製造方法である。
【0029】請求項19に係る発明は、セラミック層が
磁性体であり、内部導体がコイル状に形成された積層セ
ラミック電子部品の製造方法である。
【0030】
【作用】空洞層を樹脂あるいは低融点金属で充填するこ
とにより、メッキ液や半田用フラックスの浸入を防止す
ることができるため、それらの残液と内部導体との反応
が起こらず、長時間使用しても内部導体層が腐食されな
い。また、応力緩和材を介在させることで、空洞層を形
成したときと同じように内部に発生する応力を緩和でき
るとともに、応力緩和材により、内部へのメッキ液や半
田用フラックスの浸入を防止する。
【0031】
【実施例】以下、この発明に係る積層型インダクタの実
施例を図面に基づいて説明する。上記の従来技術に相当
する部分に付いては、同一符号を付して説明する。
【0032】図1は、この発明の第1の実施例による積
層型インダクタの断面図である。図1に示すように、積
層型インダクタ1は、フェライト等の磁性体からなるセ
ラミック層2と、Ag、Ag−Pd等からなる内部導体
層3が交互に積層され、焼成一体化されている。内部導
体層3は、セラミック層2を構成する磁性体シートに設
けられたスルーホール(図示せず)を介して電気的に接
続されコイル状に形成されている。4は応力緩和材を示
し、後で説明する方法で樹脂または金属を、内部導体層
3を囲むように形成したものである。内部導体層3の両
端は積層インダクタ1の本体の外側面に導出され、この
外側面に形成した外部電極(図示せず)と電気的に接続
されている。
【0033】図1に示した積層型インダクタ1を製造す
るには、図2に示すように、内部導体パターン3b〜3
eが形成された複数枚の磁性体からなるセラミックシー
ト2b〜2eの上下に、内部導体パターンのないダミー
の磁性体からなるセラミックシート2a、2fを積層
し、圧着し、焼成して焼結体を得る。磁性体からなるセ
ラミックシート2a〜2fはNi−Zn−Cuフェライ
トをスラリー状にしてシートを形成したものであり、内
部導体パターン3b〜3eはAgペーストを印刷により
形成したものである。このとき、図示していないが内部
導体パターン3b〜3eはその周囲がカーボン、樹脂な
どの焼成消失物質で被覆されている。
【0034】積層順は磁性体からなるセラミックシート
2aが最上層、磁性体からなるセラミックシート2fが
最下層になるよう矢印の方向に積層する。あるいは磁性
体からなるセラミックシート2fが最上層、磁性体から
なるセラミックシート2aが最下層になるよう矢印の逆
方向に積層しても良い。図2では磁性体からなるセラミ
ックシート2a〜2fの6枚のシートを用いて説明して
いるが、積層枚数は任意である。
【0035】そして、積層した積層体を焼成することに
より、磁性体からなるセラミックシート2a〜2f、内
部導体パターン3b〜3eはそれぞれセラミック層2と
内部導体層3になるとともに、焼成消失物質が飛散して
これらの界面に図6に示した空洞層5が形成される その後、得られた積層焼結体の端面に外部電極(図示せ
ず)としてAgペーストを塗布、焼き付けて形成する。
このとき、内部導体層3と外部電極とは電気的に接続さ
れる。また、外部電極は多孔質状に形成されており、あ
らかじめ形成されているセラミック層2と内部導体層3
の界面の空洞層に樹脂または低融点金属がこの多孔質状
の外部電極を介して充填されることになる。
【0036】次に、樹脂または低融点金属を溶融した槽
の中に前記積層焼結体を浸漬し、槽全体を加圧して、磁
性体層と内部導体層の界面の空洞層に樹脂や低融点金属
を充填する。さらに外部電極上にNi及びSnのメッキ
を行い、図1のような6.5ターンのコイルを有する積
層型インダクタ1を得る。なお、積層焼結体を槽内に収
容し、槽内を減圧し、積層焼結体を槽内の溶融液に浸漬
してから槽の液面を加圧しても良い。
【0037】次に、この発明の第2の実施例の積層型イ
ンダクタについて説明する。第2の実施例の積層型イン
ダクタは、図1に示した第1の実施例の積層型インダク
タの完成状態と同じ構造となるため、図1をもって構造
の説明は省略する。
【0038】図1に示した積層型インダクタ1を製造す
るには、図3に示すように、内部導体パターン3h〜3
kと、この内部導体パターン3h〜3kを挟むように、
応力緩和材形成パターン41h〜41kおよび応力緩和
材形成パターン4h〜4kが形成された複数枚の磁性体
からなるセラミックシート2h〜2kの上下に、内部導
体パターンのないダミーの磁性体からなるセラミックシ
ート2g、2lを積層し、圧着により接合一体化させた
後、焼成して焼結体を得る。
【0039】磁性体からなるセラミックシート2g〜2
lはNi−Zn−Cuフェライトをスラリー状にしてシ
ートを形成したものであり、内部導体パターン3h〜3
kはAgペーストを、応力緩和材形成パターン4h〜4
k、41h〜41kはCuペーストを印刷により形成し
たものである。応力緩和材形成パターン4h〜4k内に
は積層焼結後、閉じられた導体となる内部導体パターン
3h〜3kが形成されている。
【0040】積層順は磁性体からなるセラミックシート
2gが最上層、磁性体からなるセラミックシート2lが
最下層になるよう矢印の方向に積層する。あるいは磁性
体からなるセラミックシート2lが最上層、磁性体から
なるセラミックシート2gが最下層になるよう矢印の逆
方向に積層しても良い。図3では磁性体からなるセラミ
ックシート2g〜2lの6枚のシートを用いて説明して
いるが、積層枚数は任意である。
【0041】図4は応力緩和材と内部導体層を設ける工
程の一部を示す平面図であり、磁性体シート2jの上
に、印刷で応力緩和材形成パターン41jを形成し(図
4(a)参照)、その応力緩和材形成パターン41jの
上に、応力緩和材形成パターン41jよりやや内側に内
部導体パターン3jを形成し(図4(b)参照)、さら
にその上に応力緩和材形成パターン4jを応力緩和材形
成パターン41jと内部導体パターン3jの端部が表面
に出るようにして残りの部分は応力緩和材形成パターン
41jと同じ大きさに印刷により形成する(図4(c)
参照)。
【0042】上記第1の実施例、第2の実施例で得られ
た積層型インダクタ1を、下記に示す方法でその特性値
を測定した。積層型インダクタ1の特性の測定方法は、
まず基板に取り付けた直後の積層型インダクタ1のイン
ダクタンスL、Q、直流抵抗Rdcを測定し、その後4
0℃、90〜95%RHの耐湿槽に1000時間投入
し、耐湿槽から取り出した後、再度インダクタンスL、
Q、直流抵抗Rdcの測定を行った。このときの基板付
け条件は、まず基板に接着剤で積層型インダクタ1を付
け、ハロゲン系のフラックスを塗布し、250℃の半田
に浸漬し、水で洗浄を行う。
【0043】従来例1として、図5に示すようにセラミ
ック層2と内部導体層3からなる積層型インダクタ1
を、また、従来例2として、図6に示すようにセラミッ
ク層2と内部導体層3との間に空洞層5を形成した積層
型インダクタ1を作製して、実施例と同じように特性値
を測定した。
【0044】第1の実施例と従来例2の積層型インダク
タ1のL、Q、Rdc値を比較すると、初期L、Q値は
ほぼ変わらないが、耐湿試験後、従来例2ではL、Q値
が低下しRdc値が増大するのに対し、第1の実施例の
L、Q、Rdc値はほとんど変化しない。
【0045】第2の実施例および従来例1と従来例2の
積層型インダクタ1の特性結果を比較すると、応力緩和
材を介在させている第2の実施例の初期L、Q値は、応
力緩和材を介在させていない従来例1の初期L、Q値と
比較して、約10%〜20%の特性向上がある。また空
洞を介在させた従来例2と第2の実施例と比較すると、
初期L、Q値はほぼ変わらないが、耐湿試験により従来
例2ではL、Q値が低下し、Rdc値が大幅にアップす
る。これに対し、第2の実施例のL、Q、Rdc値は耐
湿試験によってもほとんど変化しない。
【0046】この原因は、まず従来例1では、セラミッ
ク層と導体パターンとの熱膨張率差により応力歪みが発
生しており、また磁性体は磁歪により特性が変化して、
L、Q値が低下している。また従来例2では、セラミッ
ク層と導体パターンとの間に空洞が形成されているため
応力は緩和されており、初期のL、Q値は向上する。し
かし、導体パターンの周りに空洞があるため、その空洞
に、強酸のメッキ液あるいは、半田付け時のフラックス
や水分等が浸入し、耐湿試験の間に導体パターンが徐々
に腐食したため特性劣化が発生する。耐湿負荷試験は一
種の加速試験であり、従来例2では通常の使用状態であ
っても時間がかかるが次第に劣化していく。
【0047】また、従来例2の半田付け後の積層型イン
ダクタ1を内部研磨したところ一部の積層型インダクタ
1でセラミック層2に内部導体層3付近からクラックが
発生しているものが発見された。第2の実施例の積層型
インダクタ1では、従来例2のようなクラックは全く見
られない。この原因は、従来例2では、セラミック層2
と内部導体層3の間の空洞に水分が浸入し、半田付け時
急熱されその水分が気化するときセラミック層2の中で
大きな力がかかりクラックが発生したと考えられる。
【0048】なお、積層型インダクタ1は上記の方法に
限らず、下記に示す材料や工法であってもよい。
【0049】上記の磁性体としては、Ni−Zn−Cu
フェライトの他、Niフェライト、Ni−Znフェライ
ト、Ni−Cuフェライト、Mn−Znフェライト等の
スピネル型フェライト磁性体であっても良い。また、セ
ラミック層2の形成方法は印刷法、グリーンシート法に
より形成しても良い。
【0050】この磁性体シート表面に形成する内部導体
パターンの材料としては、AgまたはAg−Pd等の銀
合金でもよい。また、形成方法は印刷、塗布、蒸着、ス
パッタリング等により形成しても良い。
【0051】表1は応力緩和材であるAu、Co、C
u、Fe、Niの金属およびCaO、FeO、Fe
23、MgO、NiOの酸化物の線膨張係数を測定した
結果である。
【0052】
【表1】
【0053】応力緩和材には、熱膨張率がフェライトの
熱膨張率10×10-6-1程度と、Ag、Ag−Pdの
熱膨張率20×10-6-1の間である物質が選ばれ、例
えばAu、Co、Cu、Fe、Ni等の金属およびCa
O、FeO、Fe23、MgO、NiO等の酸化物、あ
るいはそれらの合金、混合物、化合物、複合物であって
も良い。
【0054】外部電極材料としては、上記のAgの他、
Ag−Pd、Ni、Cu等の金属、あるいはそれらの合
金等であっても良く、また印刷、蒸着、スパッタリング
等で形成しても良い。また、焼成前の積層体の端面に外
部電極を形成し、同時焼成してもかまわない。
【0055】積層型インダクタ1の形状は特に指定はな
い。また、コイルのターン数についても指定はなく、磁
性体層2の間の内部導体パターンの数により任意に選ぶ
ことができる。
【0056】樹脂あるいは低融点金属の充填方法とし
て、減圧下の槽に積層焼結体を浸漬して、槽全体を常圧
に戻す時に樹脂、低融点金属等が充填される減圧処理法
でもよい。
【0057】空洞層に注入する樹脂としては、熱硬化性
樹脂や空気中では液状で空気を遮断すると硬化する嫌気
性樹脂あるいは温度を上昇させると液状になり常温に戻
すと硬化するワックス等が用いられる。
【0058】熱硬化性樹脂としては、例えば、フェノー
ル樹脂、エポキシ樹脂、シリコーン樹脂、尿素樹脂、あ
るいはそれらの混合物、複合物等であっても良い。ま
た、嫌気性樹脂としては、例えば、ポリメタクリレート
系の樹脂等であっても良い。
【0059】また、金属としては、比較的低温で液化す
る低融点金属が用いられる。低融点金属としては、ガリ
ウム、インジウム、リチウム、錫、ビスマス、鉛、亜鉛
等の金属、あるいはそれらの合金等であっても良い。
【0060】上記した実施例では、積層型インダクタに
ついて説明したが、この発明によれば積層型バリスタ、
積層型サーミスタにも適用することができる。
【0061】
【発明の効果】この発明に係る積層セラミック電子部品
およびその製造方法によれば、セラミック層と内部導体
層の界面の空洞層に樹脂や金属等を充填することによ
り、メッキ液や半田用フラックスや水分等と内部導体層
との反応による腐食が抑えられる。
【0062】また、従来例では内部導体層の周りに空洞
があるため振動や熱衝撃等により導体パターンも振動、
収縮し断線する可能性があるのに対し、内部導体層が樹
脂あるいは低融点金属によって補強され機械的信頼性も
向上する。
【0063】さらに、セラミック層と内部導体層の間に
応力緩和材を介在させることにより、空洞層を設けたと
きと同じように焼成後のセラミック層と内部導体層の膨
張率の差による応力を緩和できる。
【0064】さらにまた、セラミック層と内部導体層の
間に応力緩和材を介在させることにより、空洞層が存在
することでおこるメッキ液や半田用フラックスの浸入と
それらによる内部導体層との反応が防げ、長時間使用し
ても内部導体層が腐食されず特性の劣化がみられない。
【0065】これらのことより、各種環境条件下で長時
間使用しても、特性劣化が見られない積層セラミック電
子部品が得られ、信頼性が向上する。
【図面の簡単な説明】
【図1】この発明の第1の実施例と第2の実施例の積層
型インダクタの断面図である。
【図2】この発明の第1の実施例の積層型インダクタ
で、積層、焼成前の状態を示す平面図である。
【図3】この発明の第2の実施例の積層型インダクタ
で、積層、焼成前の状態を示す平面図である。
【図4】この発明の第2の実施例の積層型インダクタの
一部を示す工程図である。
【図5】従来例1の積層型インダクタの断面図である。
【図6】従来例2の積層型インダクタの断面図である。
【符号の説明】
1 積層型インダクタ 2 セラミック層 2a〜2l セラミックシート 3 内部導体層 3b〜3e 内部導体パターン 3h〜3k 内部導体パターン 4 応力緩和材 4h〜4k 応力緩和材形成パターン 41h〜41k 応力緩和材形成パターン
フロントページの続き (72)発明者 西井 基 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 西永 良博 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 和田 久志 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 セラミック層と内部導体層とが積層され
    た積層体からなり、前記セラミック層と前記内部導体層
    との界面に応力緩和材が介在していることを特徴とする
    積層セラミック電子部品。
  2. 【請求項2】 前記応力緩和材の熱膨張率が前記セラミ
    ック層と前記内部導体層の各熱膨張率の間にあることを
    特徴とする請求項1に記載の積層セラミック電子部品。
  3. 【請求項3】 前記応力緩和材は、樹脂であることを特
    徴とする請求項1あるいは請求項2のいずれかに記載の
    積層セラミック電子部品。
  4. 【請求項4】 前記樹脂は、フェノール樹脂、エポキシ
    樹脂、シリコン樹脂、尿素樹脂、ポリメタクリレート系
    の樹脂、あるいはそれらの複合物であることを特徴とす
    る請求項3に記載の積層セラミック電子部品。
  5. 【請求項5】 前記応力緩和材は、低融点金属であるこ
    とを特徴とする請求項1あるいは請求項2のいずれかに
    記載の積層セラミック電子部品。
  6. 【請求項6】 前記低融点金属は、ガリウム、インジウ
    ム、リチウム、錫、ビスマス、鉛、亜鉛、あるいはそれ
    らの合金であることを特徴とする請求項5に記載の積層
    セラミック電子部品。
  7. 【請求項7】 前記応力緩和材は、金、コバルト、銅、
    鉄、ニッケル、酸化カルシウム、酸化鉄、酸化マグネシ
    ウム、酸化ニッケル、あるいはそれらの複合物であるこ
    とを特徴とする請求項1あるいは請求項2のいずれかに
    記載の積層セラミック電子部品。
  8. 【請求項8】 前記応力緩和材は、前記セラミック層と
    前記内部導体層の界面に形成された空洞層に充填された
    ものであることを特徴とする請求項1、請求項2、請求
    項3あるいは請求項4のいずれかに記載の積層セラミッ
    ク電子部品。
  9. 【請求項9】 前記セラミック層は磁性体、バリスタ、
    サーミスタのいずれかよりなる請求項1に記載の積層セ
    ラミック電子部品。
  10. 【請求項10】 前記セラミック層は磁性体であり、内
    部導体はコイル状であることを特徴とする請求項1に記
    載の積層セラミック電子部品。
  11. 【請求項11】 セラミックグリーンシート層と内部導
    体用材料層とを交互に積層して積層体とし、前記積層体
    を焼成して前記セラミック層と前記内部導体層とが積層
    され、前記セラミック層と前記内部導体層との界面に空
    洞層を形成した積層焼結体とし、 得られた積層焼結体を樹脂または金属の溶融槽に浸漬し
    て、前記樹脂または金属の溶融槽を加圧して、前記空洞
    層内部に前記樹脂または金属を充填させることを特徴と
    する積層セラミック電子部品の製造方法。
  12. 【請求項12】 セラミックグリーンシート層と内部導
    体用材料層とを交互に積層して積層体とし、 セラミックグリーンシート層の間に応力緩和材を介在さ
    せて積層体を形成し、前記積層体を焼成して前記セラミ
    ック層と前記内部導体層とが積層され、前記セラミック
    層と前記内部導体層との界面に前記内部導体層の周囲を
    囲むように応力緩和材を形成することを特徴とする積層
    セラミック電子部品の製造方法。
  13. 【請求項13】 前記応力緩和材の熱膨張率が前記セラ
    ミック層と前記内部導体層の各熱膨張率の間にあること
    を特徴とする請求項9あるいは請求項10のいずれかに
    記載の積層セラミック電子部品の製造方法。
  14. 【請求項14】 前記応力緩和材は樹脂であり、前記樹
    脂としてはフェノール樹脂、エポキシ樹脂、シリコン樹
    脂、尿素樹脂、ポリメタクリレート系の樹脂、あるいは
    それらの混合物を用いたことを特徴とする請求項9ある
    いは請求項11のいずれかに記載の積層セラミック電子
    部品の製造方法。
  15. 【請求項15】 前記応力緩和材は低融点金属であり、
    前記低融点金属としては、ガリウム、インジウム、リチ
    ウム、錫、ビスマス、鉛、亜鉛、あるいはそれらの合金
    を用いたことを特徴とする請求項9あるいは請求項11
    のいずれかに記載の積層セラミック電子部品の製造方
    法。
  16. 【請求項16】 前記応力緩和材は、金、コバルト、
    銅、鉄、ニッケル、酸化カルシウム、酸化鉄、酸化マグ
    ネシウム、酸化ニッケル、あるいはそれらの複合物を用
    いたことを特徴とする請求項9、請求項10、あるいは
    請求項11のいずれかに記載の積層セラミック電子部品
    の製造方法。
  17. 【請求項17】 前記応力緩和材は、前記セラミック層
    と前記内部導体層の界面に形成された空洞層に充填され
    たことを特徴とする請求項9、請求項11、請求項12
    あるいは請求項13のいずれかに記載の積層セラミック
    電子部品の製造方法。
  18. 【請求項18】 前記セラミックグリーンシート層は磁
    性体セラミックグリーンシート、バリスタセラミックグ
    リーンシート、サーミスタセラミックグリーンシートの
    いずれかよりなる請求項9あるいは請求項10のいずれ
    かに記載の積層セラミック電子部品の製造方法。
  19. 【請求項19】 前記セラミック層は磁性体であり、内
    部導体はコイル状に形成されたことを特徴とする請求項
    9あるいは請求項10のいずれかに記載の積層セラミッ
    ク電子部品の製造方法。
JP21593994A 1994-09-09 1994-09-09 積層セラミック電子部品およびその製造方法 Expired - Lifetime JP3503206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21593994A JP3503206B2 (ja) 1994-09-09 1994-09-09 積層セラミック電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21593994A JP3503206B2 (ja) 1994-09-09 1994-09-09 積層セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0883715A true JPH0883715A (ja) 1996-03-26
JP3503206B2 JP3503206B2 (ja) 2004-03-02

Family

ID=16680769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21593994A Expired - Lifetime JP3503206B2 (ja) 1994-09-09 1994-09-09 積層セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP3503206B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048271A (ko) * 1997-12-09 1999-07-05 이형도 칩인덕터 및 그 제조방법
WO2002073641A1 (fr) * 2001-03-08 2002-09-19 Matsushita Electric Industrial Co., Ltd. Partie d'inductance et procede de production associe
JP2007027354A (ja) * 2005-07-15 2007-02-01 Toko Inc 積層型電子部品及びその製造方法
JP2008226960A (ja) * 2007-03-09 2008-09-25 Toko Inc 電子部品の製造方法
JP2009241472A (ja) * 2008-03-31 2009-10-22 Ngk Insulators Ltd セラミック成形体、セラミック部品、セラミック成形体の製造方法及びセラミック部品の製造方法
WO2009133766A1 (ja) * 2008-04-28 2009-11-05 株式会社村田製作所 積層コイル部品およびその製造方法
JP2009295828A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 電子部品
WO2010026825A1 (ja) * 2008-09-04 2010-03-11 株式会社村田製作所 積層コイル部品およびその製造方法
JP2010118587A (ja) * 2008-11-14 2010-05-27 Toko Inc 電子部品及びその製造方法
JP2010232515A (ja) * 2009-03-27 2010-10-14 Kyocera Corp 配線基板および電子モジュール
WO2011013437A1 (ja) * 2009-07-31 2011-02-03 株式会社村田製作所 積層コイル部品
US8004383B2 (en) 2007-09-14 2011-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JP2011191471A (ja) * 2010-03-15 2011-09-29 Konica Minolta Business Technologies Inc 定着装置および画像形成装置
WO2011148787A1 (ja) * 2010-05-28 2011-12-01 株式会社村田製作所 積層型インダクタおよびその製造方法
KR20150006678A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 적층형 인덕터 및 이의 제조방법
JP2017059749A (ja) * 2015-09-18 2017-03-23 Tdk株式会社 積層コイル部品
JP2019062026A (ja) * 2017-09-25 2019-04-18 Tdk株式会社 積層コイル部品
US10553347B2 (en) 2014-02-24 2020-02-04 Murata Manufacturing Co., Ltd. Module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325949B (en) 2004-02-09 2010-06-11 Sanyo Electric Co Refrigerant system

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048271A (ko) * 1997-12-09 1999-07-05 이형도 칩인덕터 및 그 제조방법
WO2002073641A1 (fr) * 2001-03-08 2002-09-19 Matsushita Electric Industrial Co., Ltd. Partie d'inductance et procede de production associe
US6992556B2 (en) 2001-03-08 2006-01-31 Matsushita Electric Industrial Co., Ltd. Inductor part, and method of producing the same
JP2007027354A (ja) * 2005-07-15 2007-02-01 Toko Inc 積層型電子部品及びその製造方法
JP2008226960A (ja) * 2007-03-09 2008-09-25 Toko Inc 電子部品の製造方法
US8004383B2 (en) 2007-09-14 2011-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
USRE45645E1 (en) 2007-09-14 2015-08-04 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
USRE46353E1 (en) 2007-09-14 2017-03-28 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JP2009241472A (ja) * 2008-03-31 2009-10-22 Ngk Insulators Ltd セラミック成形体、セラミック部品、セラミック成形体の製造方法及びセラミック部品の製造方法
JP5229317B2 (ja) * 2008-04-28 2013-07-03 株式会社村田製作所 積層コイル部品およびその製造方法
WO2009133766A1 (ja) * 2008-04-28 2009-11-05 株式会社村田製作所 積層コイル部品およびその製造方法
US8330568B2 (en) 2008-04-28 2012-12-11 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JPWO2009133766A1 (ja) * 2008-04-28 2011-09-01 株式会社村田製作所 積層コイル部品およびその製造方法
JP2009295828A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 電子部品
WO2010026825A1 (ja) * 2008-09-04 2010-03-11 株式会社村田製作所 積層コイル部品およびその製造方法
JP5229323B2 (ja) * 2008-09-04 2013-07-03 株式会社村田製作所 積層コイル部品およびその製造方法
JP2010118587A (ja) * 2008-11-14 2010-05-27 Toko Inc 電子部品及びその製造方法
JP2010232515A (ja) * 2009-03-27 2010-10-14 Kyocera Corp 配線基板および電子モジュール
WO2011013437A1 (ja) * 2009-07-31 2011-02-03 株式会社村田製作所 積層コイル部品
US8410886B2 (en) 2009-07-31 2013-04-02 Murata Manufacturing Co., Ltd. Multilayer coil component
JP5382123B2 (ja) * 2009-07-31 2014-01-08 株式会社村田製作所 積層コイル部品
US9147525B2 (en) 2009-07-31 2015-09-29 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer coil component
KR101530453B1 (ko) * 2009-07-31 2015-06-22 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품
JP2011191471A (ja) * 2010-03-15 2011-09-29 Konica Minolta Business Technologies Inc 定着装置および画像形成装置
WO2011148787A1 (ja) * 2010-05-28 2011-12-01 株式会社村田製作所 積層型インダクタおよびその製造方法
KR20150006678A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 적층형 인덕터 및 이의 제조방법
US10553347B2 (en) 2014-02-24 2020-02-04 Murata Manufacturing Co., Ltd. Module
JP2017059749A (ja) * 2015-09-18 2017-03-23 Tdk株式会社 積層コイル部品
JP2019062026A (ja) * 2017-09-25 2019-04-18 Tdk株式会社 積層コイル部品

Also Published As

Publication number Publication date
JP3503206B2 (ja) 2004-03-02

Similar Documents

Publication Publication Date Title
JP3503206B2 (ja) 積層セラミック電子部品およびその製造方法
KR101101793B1 (ko) 적층형 세라믹 전자 부품
JP3332069B2 (ja) インダクタ及びその製造方法
JP5115691B2 (ja) コイル装置、及びコイル装置の製造方法
JPH0864421A (ja) 積層セラミック電子部品およびその製造方法
KR101490772B1 (ko) 자성 재료 및 코일 부품
JP6798093B2 (ja) 電子部品
JP4703459B2 (ja) コイル内蔵基板
CN109712788B (zh) 电感器
JP2010123865A (ja) セラミック電子部品および部品内蔵基板
KR20130064352A (ko) 적층형 인덕터 및 그 제조방법
TWI510524B (zh) Inductance element
WO2003025976A2 (en) Embedded inductor for semiconductor device circuit
KR20140061036A (ko) 칩 부품 및 이의 제조방법
JP5682548B2 (ja) 積層型インダクタ素子およびその製造方法
US20220102062A1 (en) Electronic component and method of manufacturing the same
JP2008226960A (ja) 電子部品の製造方法
JP2004200373A (ja) 電子部品および製造方法
JPH11273979A (ja) インダクタンス素子の製造方法およびインダクタンス素子
TWI719285B (zh) 線圈零件
JPH10116706A (ja) チップ型サーミスタ及びその製造方法
JP2006278602A (ja) ガラスセラミック基板
JP2013120919A (ja) コイル封入圧粉コア及び前記コイル封入圧粉コアを有するデバイス、ならびに、前記コイル封入圧粉コアの製造方法、及び、前記デバイスの製造方法
JP4715000B2 (ja) チップ型電子部品の製造方法
JP3428882B2 (ja) 積層インダクタの製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

EXPY Cancellation because of completion of term