JPH11273979A

JPH11273979A - インダクタンス素子の製造方法およびインダクタンス素子

Info

Publication number: JPH11273979A
Application number: JP9075098A
Authority: JP
Inventors: Kunio Tanida; 邦雄谷田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】低コストで、許容電流も大きく、しかも大き
なインダクタンス、Ｑ、あるいは結合係数といった良好
な電気的特性を有し、外部回路に対する磁気的影響も少
なく、高信頼性のインダクタンス素子およびその製造方
法を提供する。【解決手段】少なくとも磁性層を積層した積層体中に
コイル状の導電体部分を有するインダクタンス素子の製
造方法であって、磁性体シートと、導電体ペーストを同
時焼成するに際し、前記導電体ペーストに含有されてい
る導電材料の融点以上かつ沸点以下の温度で焼成するイ
ンダクタンス素子の製造方法とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型のインダク
タンス素子の製造方法、およびインダクタンス素子に関
する。

【０００２】

【従来の技術】インダクタ、インピーダ、あるいはトラ
ンス等のインダクタンス素子の形成方法には巻線法によ
るものと、積層法によるもとの２つに大別できる。巻線
法は古くからあるインダクタンス素子の形成方法であ
り、現在でも広く用いられている。磁性体、非磁性体、
あるいはこれらの複合体をコアとして形成し、このコア
に絶縁被覆された銅線等の導電線を巻き付けてインダク
タンス素子とする。近年では特開平６−３２５９４１号
公報等により、コアの形成と巻き線を同時に行う方法も
開発されているが、これも巻線法に分類することができ
る。巻線法では導電率が高い材料を導電線に選んだり、
導電線の長さや断面積、またコアの形状や大きさを選ぶ
ことにより、比較的大きなインダクタンスや許容電流を
得ることができる。さらに、コアの形状を変えたり、コ
アとヨーク、あるいはケース等を用いることにより、閉
磁路、開磁路あるいは半磁路のいずれの磁路構造を有す
るインダクタンス素子を得ることもできるといった長所
もある。

【０００３】しかしながら、巻線法によるインダクタン
ス素子では、特に複数本の導電線をコアに巻き付けるこ
とが必要な場合などにおいては、小型化に限界があり、
作業性が悪く、また製造コストが高くなる等の問題を有
していた。また、巻線を施したコアに入出力端子を接続
し、多くの場合には外部環境からインダクタンス素子を
保護し、あるいは表面実装技術に対処するためのモール
ディングや、ケーシングを施すのであるが、前述のよう
な問題を有するためにコンデンサや抵抗体に比べ表面実
装部品化が遅れている。

【０００４】さらには、コアの形成方法が加圧成形、押
し出し成形、あるいは切断・研削加工によるため、イン
ダクタンス素子内部の磁路の形成や制御に限界があり、
自己インダクタンス、相互インダクタンス、品質係数
Ｑ、あるいは許容電流容量といった特性を制御・設計す
ることに限界があった。また、インダクタンス素子内部
の構造が複雑で、特に導電線と端子の接続部分における
導通不良が生じたりして、信頼性の面で弱点を有してい
た。

【０００５】積層法はペースト状の磁性体と、導電体を
共にスクリーン印刷等の方法によって順次積層して行
く、あるいはシート状の磁性体にペースト状の導電体を
積層した後に積層する厚膜技術を用いる方法、および真
空蒸着、スパッタリング、あるいはＣＶＤ等の成膜とフ
ォトリソグラフィー技術等を用いたパターニングを繰り
返すことによって積層を行う薄膜技術を用いた方法等に
大別できる。

【０００６】厚膜技術による積層法は、小型で低コスト
のインダクタンス素子を得るために用いられる方法であ
り、薄膜技術による積層法は、小型で精密なインダクタ
ンス素子を得るために用いられることが多い。厚膜技術
を用いた方法では、積層後にインダクタンス素子を焼成
したり、磁性体に混合した樹脂などを固化させることに
より、また、薄膜技術を用いた場合には表面に保護層を
形成することにより、耐環境性に優れた信頼性の高い、
一体型で表面実装技術に対応したインダクタンス素子を
得ることができる。

【０００７】また、インダクタンス素子を形成するに当
たって、予め作成されたマスクやスクリーンを用いてパ
ターンを繰り返し積層することが多いため、マスクやス
クリーン等の交換によるパターンの変更により、インダ
クタンス値等の変更を容易に行うことができるといった
長所も兼ね備えている。比較的大きな電流を流す用途で
は、導電体の断面積を多く取り易いことから薄膜技術よ
りも厚膜技術を用いた積層型インダクタンス素子を用い
ることが多い。

【０００８】このような長所を持つ積層型インダクタン
ス素子ではあるが、現状では導電材料の選択と、それに
伴う工程や磁性体材料の種類やそれらの組み合わせにも
限りがあり、大きなインダクタンスや許容電流を有する
インダクタンス素子を得ることが困難であり、その用途
が主に小信号系の用途に限定されている。

【０００９】比較的大きな電流を流すことができる厚膜
技術を用いた積層法では、銀粉等を導電材料としたペー
スト状の導体ペーストをスクリーン印刷等によって形成
する。印刷された導体ペーストの形状を保持し、同時に
導電体の断面形状を全ての箇所の導電体に渡ってなるべ
く矩形に保つことが必要であるため、形成される導体の
断面は必然的に扁平となり、十分に大きな導体断面積を
取りにくく、その結果として許容電流は低くなる傾向に
ある。さらに、厚膜技術を用いた積層法で一般に用いら
れている焼結タイプの導電体は、導電性を担う銀などの
金属のバルク抵抗率に対して、数倍かそれ以上の抵抗率
を有しており、このことによっても許容電流容量が小さ
くなる。このような導電体に許容電流を超えた大きな電
流を流すと、発熱を引き起こし、磁性体すなわちインダ
クタの特性を劣化させ、ひいては回路を破壊する恐れが
あった。このため、積層法を応用して形成されたインダ
クタ素子は、微少な電流しか流れない小信号系用途に限
定されているのが実状であった。

【００１０】特開平７−３２０９３６号公報では、スリ
ットを設けた磁性体シートに、導電体を埋め込み印刷す
ることによって導体の断面積を増やす方法が開示されて
いるが、この方法では、整った断面のスリットを形成す
ることと、深さ方向にも切れ目のない導体を印刷するこ
とが困難であることと、あるいは導体間隔を狭めること
が困難である等の問題を有していた。

【００１１】さらに、現在市販されている、特公昭５７
−３９５２１号公報に開示されているような積層方向と
コイルの軸方向が平行であり、かつ実装面に垂直な構造
のインダクタンス素子においては、磁束がインダクタン
ス素子の外部に漏洩してしまい、半磁路構造となる。こ
れは、インダクタンスの値とコイルのターン数の２乗の
値との間に比例関係が成り立たないことからも確認され
る。素子外部に漏洩した磁束が、外部の回路と干渉して
ノイズを発生させたり、外部の導体において、漏洩磁束
が渦電流損を引き起こして、実効のインダクタンスを低
下させたり、トランスでは結合係数が小さくなる等の問
題を引き起すことが知られている。

【００１２】また、特公平４−１６９２７号公報におい
て見られるように、２つのループを埋設した積層型イン
ダクタも開示されているが、２つのループ間を繋ぐ部分
の磁性体の体積を十分に大きく取らなければ実質的に閉
磁路構造にはならず、結果として漏れ磁束をインダクタ
の外に発生させてしまう半磁路構造となってしまうとい
う問題を有していた。

【００１３】さらに、特開昭５７−７１１１１号公報、
特開平９−１２９４４７号公報に開示されているような
積層方向とコイルの軸方向が垂直または平行であり、か
つ実装面に平行な構造のインダクタ素子においても、１
つのソレノイド状コイルを用いたインダクタンス素子で
は同様にして半磁路構造となり、漏れ磁束を生じやすい
という欠点を有している。

【００１４】このように、従来の巻線法と積層法を用い
たインダンクタ素子では、小型・高性能化・高信頼性化
・低コスト化がより強く求められている電子機器へ対応
することが困難であった。また、特に比較的大きな電流
を流す用途においては、小型化、表面実装部品化、低コ
スト化を満足しうるものが得られていない。

【００１５】

【発明が解決しようとする課題】本発明の目的は、低コ
ストで、許容電流も大きく、しかも大きなインダクタン
ス、Ｑ、あるいは結合係数といった良好な電気的特性を
有し、外部回路に対する磁気的影響も少なく、高信頼性
のインダクタンス素子およびその製造方法を提供するこ
とである。

【００１６】

【課題を解決するための手段】上記目的は、以下の構成
により達成される。（１）少なくとも磁性層を積層した積層体中にコイル
状の導電体部分を有するインダクタンス素子の製造方法
であって、磁性体シートと、導電体ペーストを同時焼成
するに際し、前記導電体ペーストに含有されている導電
材料の融点以上かつ沸点以下の温度で焼成するインダク
タンス素子の製造方法。（２）前記導電材料は、銀または銀を主成分とする合
金である上記（１）のインダクタンス素子の製造方法。（３）前記磁性体シートは、前記導電材料または焼成
により導電材料となる物質を含有する上記（１）または
（２）のインダクタンス素子の製造方法。（４）前記導電体部分によって形成されるコイル部
が、積層面に対して垂直方向に形成された導電体部分
と、その上下に積層面に対して平行な方向に形成された
導電体部分とで形成されるコイル部分を少なくとも一対
有し、かつこのコイル部分が前記積層体中で閉磁路を構
成する上記（１）〜（３）のいずれかのインダクタンス
素子の製造方法。（５）前記導電体部分によって形成されるコイル部の
中心線が積層体中において閉じており、かつこのコイル
部が前記積層体中で閉磁路を構成する上記（１）〜
（４）のいずれかのインダクタンス素子の製造方法。（６）上記（１）〜（５）のいずれかのインダクタン
ス素子の製造方法により得られたインダクタンス素子。

【００１７】

【発明の実施の形態】本発明のインダクタンス素子の製
造方法は、少なくとも磁性層を積層した積層体中にコイ
ル状の導電体部分を有するインダクタンス素子の製造法
であって、前記導電体部分に含有されている導電材料の
融点以上かつ沸点以下の温度で焼成する工程を有する。

【００１８】この場合、本発明では、焼結終了温度が内
部導体の融点以上沸点以下の温度である磁性体セラミッ
ク材料を用い、内部導体の融点以上の温度で焼成してい
る。すなわち、本発明に用いる磁性体セラミック材料
は、いわゆる高温焼成用のものであり、焼成に伴ない内
部導体が溶融するとともに、セラミック材料が焼結体を
形成するところに本発明の特徴がある。従って、本発明
では、内部導体の融点以上の温度であって、かつセラミ
ック材料の焼結終了温度以上の温度で焼成する。

【００１９】本発明にいう「焼結終了温度」とは、理論
的にセラミック材料が焼結体を形成する温度をいう。

【００２０】本発明における焼結終了温度は、上記のよ
うに、内部導体の融点以上の温度であり、好ましくは内
部導体の融点＋１０℃以上、さらに好ましくは内部導体
の融点＋３０℃以上、特に好ましくは内部導体の融点＋
５０℃以上の温度である。また、あまりに蒸気圧が高く
なるほどの高温となると内部導体が蒸発してしまうの
で、焼結終了温度の上限は、上記のように内部導体の沸
点以下とする。通常、焼結終了温度は９７０℃〜１９０
０℃、好ましくは１０００〜１４００℃程度である。な
お、上記における内部導体の融点、沸点は、内部導体金
属（合金も含む。）の融点、沸点であり、通常バルク状
態で求められたものである。また、実際の焼結温度は焼
結終了温度以上の温度とする。

【００２１】このように、本発明のインダクタンス素子
は、磁性体セラミック材料として内部導体の融点以上の
温度で焼結するものを用い、磁性体セラミック材料の焼
結終了温度以上の温度で焼成しているので、内部導体が
溶融し、これが冷却されて固化することにより内部導
体、すなわち導体コイルが形成される。このようにして
形成された導体コイルは、緻密な導電体を形成してお
り、低い抵抗率や大きな電流容量を有している。

【００２２】また、従来、磁性体セラミック材料層と内
部導体を積層して同時焼成する方法を採用する場合、内
部導体の溶融を防止するため、内部導体の融点より高い
温度で焼結するセラミック材料は用いることができない
とされており、電気的・磁気的特性に優れた材料であっ
ても焼成温度が高いため用いることができないとされて
いた。しかしながら、本発明では、内部導体を溶融状態
とすることによって、内部導体の構造を緻密化し、導体
の接触状態を改善し、線路の損失を低減させると共に、
電気的・磁気的特性に優れた磁性材料を用いることで、
インダクタンス素子の特性を飛躍的に向上させることが
できる。

【００２３】なお、前記焼結終了温度が内部導体の融点
未満の温度となると内部導体の緻密性を良化する効果が
得られなくなり、一方内部導体の沸点をこえる温度とな
ると内部導体が消失してしまう。また、焼成温度が内部
導体の融点未満の温度となると、セラミック材料が未焼
結のままであり、かつ内部導体溶融による効果が得られ
ない。

【００２４】本発明のインダクタンス素子の磁性体層の
材質としては、従来公知の磁性体層材質のなかで、内部
導体の融点以上の温度で焼結するものを用いればよい。
例えば、Ｎｉ系フェライト、Ｍｎ−Ｚｎ系フェライト
等、スピネル構造を有する各種スピネルソフトフェライ
トを用いることができる。

【００２５】Ｎｉ系のフェライトとしてはＮｉフェライ
ト、Ｎｉ−Ｃｕフェライト、Ｎｉ−Ｚｎフェライト、Ｎ
ｉ−Ｃｕ−Ｚｎフェライト等がある。この場合、Ｎｉの
含有量は、ＮｉＯに換算して４５〜７０mol%が好まし
く、このＮｉの一部をＣｕおよび／またはＺｎが４０mo
l%程度以下で置換してもよい。

【００２６】この他、Ｃｏ、Ｍｎ等が全体の５重量％程
度以下含有されていてもよい。さらにＣａ、Ｓｉ、Ｂ
ｉ、Ｖ、Ｐｂ等が１重量％程度以下含有されていてもよ
い。

【００２７】Ｍｎ−Ｚｎ系フェライトとしては、Ｍｎの
含有量がＭｎＯに換算して２０〜６０mol%が好ましく、
ＺｎがＺｎＯに換算して５〜３０mol%程度含有している
ことが好ましい。さらにＣａ、Ｓｉ等が１重量％程度以
下含有されていてもよい。

【００２８】このようなフェライト系の磁性体層は、後
記の導電体層用ペーストと上記焼成温度条件にて同時焼
成して形成できる。

【００２９】また、本発明では前記の酸化物磁性材料を
主成分とする骨材に対し、ガラスを添加したものであっ
てもよい。添加ガラスは、酸化物骨材の構成によって異
なるが、例えば、ホウケイ酸ガラス等が挙げられる。こ
のようなガラスの含有量は、０．１〜２０wt％、より好
ましくは２〜１０wt％程度である。

【００３０】この場合、ガラスと共に、あるいはガラス
に代えてケイ酸亜鉛を用いてもよい。このケイ酸亜鉛は
Ｚｎ₂ＳｉＯ₄の組成をもつが、この組成から偏析して
いても良い。またケイ酸亜鉛には、１０wt％以下の範囲
で、Ａｌ₂ Ｏ₃ 等が、また不純物として１００ppm 以下
程度のＣａＯ、ＺｒＯ₂ 、ＭｇＯ、ＢａＯ等が含有され
ていても良い。

【００３１】このような磁性体セラミック材料は、焼結
前にビヒクルを加えてスラリーとされる。ビヒクルとし
ては、エチルセルロース、ポリビニルブチラール、メタ
クリル樹脂、ブチルメタアクリレート等のバインダ、テ
ルピネオール、ブチルカルビトール、ブチルカルビトー
ルアセテート、アセテート、トルエン、アルコール、キ
シレン、アセトン等の溶剤、その他ノニオン系等の各種
分散剤、活性剤、ジブチルフタレート等の可塑剤等が挙
げられ、これらのうち任意のものが目的に応じて適宜選
択される。ビヒクルの添加量は、酸化物磁性材料、ある
いはこれとガラスの合計量１００重量部に対し、６５〜
８５wt％程度とすることが好ましい。

【００３２】さらに、磁性層には導電層に用いられる導
電材料または焼成により導電材料となる物質を含有して
いてもよい。これら導電材料または焼成により導電材料
となる物質を磁性層中に含有させることにより、導電層
からの導電材料の蒸散が抑制される。磁性層における導
電材料または焼成により導電材料となる物質の含有量
は、好ましくは０．１〜５wt％、より好ましくは０．１
〜１wt％である。

【００３３】磁性体層の焼成後の厚さには特に制限はな
いが、通常５〜１０００μm 程度、積層数は３〜４０程
度とする。

【００３４】導電体層の材質としては、特に制限はない
が、導体層の直流での導電率が１×１０⁵ Ω^-1cm^-1以上
の導体材料を用いることが好ましい。また導電率の上限
には特に制限はないが、通常６．２×１０⁵ Ω^-1cm^-1程
度である。

【００３５】例えば、Ａｇ、Ｃｕ、Ｐｄ、ＡｕおよびＰ
ｔやこれらの合金等を用いればよいが、このうち、Ａｇ
またはＡｇ合金、特にＡｇが好適である。Ａｇ合金を用
いる場合、３０wt％以下、特に５〜１０wt％のＰｄを含
むＡｇ−Ｐｄ合金が好適である。この場合、合金を用い
るかわりに、Ａｇ粉とＰｄ粉を混合して用いてもよい。
これらを均一に分散させれば、焼成に際して先ずＡｇと
Ｐｄとの合金化が進み、Ａｇは溶融しない。この他、銀
に対しては、１００wt％以下、特に５０〜６０wt％のＡ
ｕを含むＡｇ−Ａｕ合金；２０wt％以下、特に５〜１０
wt％のＰｔを含むＡｇ−Ｐｔ合金；２０wt％以下、特に
５〜２０wt％のＰｄを含むＡｕ−Ｐｄ合金；１０wt％以
下、特に５〜１０wt％のＰｔを含むＡｕ−Ｐｔ合金；
金；銅；２５wt％以下のＡｕを含むＡｕ−Ｃｕ合金；２
０wt％以下のＣｕを含むＡｕ−Ｃｕ合金；１０wt％以
下、特に５wt％以下のＰｔを含むＣｕ−Ｐｔ合金；２５
wt％以下、特に１０wt％以下のＮｉを含むＣｕ−Ｎｉ合
金等も使用可能である。さらに低融点内部導体に銅を用
いるときには７〜３０wt％、特に１０〜２０wt％のＰｔ
を含むＡｇ−Ｐｔ合金；２〜２０wt％、特に２〜１０wt
％のＰｄを含むＡｕ−Ｐｄ合金、２〜２０wt％、特に２
〜１０wt％のＰｔを含むＡｕ−Ｐｔ合金；３０wt％以
下、特に１５〜２０wt％のＰｔを含むＣｕ−Ｐｔ合金；
４０wt％以下、特に２０〜３０wt％のＮｉを含むＣｕ−
Ｎｉ合金等が使用可能である。

【００３６】従って、特に好ましいＡｇの場合は、その
融点である９６０℃以上の温度であって、かつ磁性セラ
ミック材料の焼結終了温度以上の温度で焼成することが
好ましく、通常９６０〜１４００℃、さらには９７０〜
１１００℃の温度とすることが好ましい。

【００３７】このような導電体層は、後述するように導
電体層用ペーストを塗布した後、焼成して形成されるも
のである。この際、通常は、脱バインダ等によって導電
体層内部に、空孔が形成されることが多いが、本発明に
よる方法によれば、空孔は殆ど形成されない。

【００３８】本発明では、導電体層中の空孔の導電体層
全体に対する体積比、すなわち導電体層の空孔率が、２
０％以下、特に５％以下に規制することが好ましい。空
孔率が前記範囲であるとインダクタンスＬやＱがより一
層高いものとなり、またＬやＱの温度特性もより一層向
上する。この場合、理想的には空孔が形成されないこと
が好ましいが、現実には困難であるため、空孔率は０．
０１〜２０％、特に０．０１〜５％であることが好まし
い。

【００３９】なお、導電体層内部の空孔率は、チップ体
断面を走査型電子顕微鏡（ＳＥＭ）にて観察し、導電体
層の領域内に存在する空孔面積比を算出すればよい。こ
の場合、導電体層領域とは、断面ＳＥＭ像にて、両磁性
体層の界面に最も近接して対向する導電体層の界面間に
存在する領域とする。

【００４０】また、外部電極の材質については、特に制
限がなく、必要な導電性や、製造工程において要求され
る特性等を満足し、焼成体内部の引き出し導体と電気的
・機械的に十分に接続しうるものであればよい。具体的
には、各種導電体材料、例えばＡｇ、Ｎｉ、Ｃｕ等ある
いはＡｇ−Ｐｄ等のこれらの合金などの印刷膜、メッキ
膜、蒸着膜、イオンプレーティング膜、スパッタ膜ある
いはこれらの積層膜などいずれも使用可能である。

【００４１】外部電極の厚さは任意であり、目的や用途
に応じ適宜決定すればよいが、通常５〜３０μm 程度で
ある。

【００４２】内部導体パターンの形成方法としては、所
定形状の銀箔等を磁性体グリーンシートにはさむ、ある
いは導体ペーストの印刷または転写を行なう等の方法が
挙げられるが、特に印刷法が好ましい。

【００４３】導体ペーストにてパターンを形成する場
合、用いる銀粉等の導体粉の平均粒径（異方性のある時
には長軸径）は、０．１〜２０μm 程度、より好ましく
は０．５〜１０μm とするのが好ましい。粒径が小さす
ぎると、分散性が悪くなり、導体ペースト中の導体粉の
含有量を多くすることができず、また含有量を多くする
と粘度が高くなってしまい、緻密なパターンを形成でき
なくなってくる。一方、粒径が大きすぎると、スクリー
ン印刷、転写法等によるパターンの形成が困難となって
くる。また、銀粉の形状等には特に制約はないが、一般
に球状とし、その一部または全部を鱗片状のものとして
もよい。

【００４４】内部導体ペースト中の導体粉の含有量は、
６０〜９５wt％、特に７０〜９０wt％とするのが好まし
い。含有量が少ないと、比抵抗が減少し、Ｑ値が低下
し、焼成後のパターンの一部が断線したり、比抵抗値が
ばらついたりしてくる。また大きすぎると、ペーストの
粘度が増大し、パターン形成が困難となってくる。

【００４５】また、内部導体のペーストにはガラスフリ
ットを添加してもよく、特に導体粉融点付近に軟化点を
もつガラスフリットを添加することが好ましい。

【００４６】特に、ガラスフリットの添加は平均粒径の
小さい微粉末の導体材料を用いたときに内部導体材料の
拡散を防止する上で、有効であり、比較的大径の導体材
料では拡散はそれほど問題とはならず、この場合はガラ
スフリットの添加はしない方が好ましい。ガラスフリッ
トを添加しない方が導体層の損失をさらに低減すること
ができる。

【００４７】内部導体ペースト中のガラスフリットを添
加する場合、その含有量は、１０wt％以下、特に１〜１
０wt％、さらには３〜８wt％が好ましい。また、ガラス
フリットは、導体粉に対して１０wt％以下、特に２〜１
０wt％、特に４〜６wt％、体積比では３０体積％以下、
特に２〜３０体積％、さらには５〜１０体積％含まれる
ことが好ましい。

【００４８】内部導体ペーストには、銀粉等の導体粉と
ガラスフリットの他、ビヒクルが含まれる。ビヒクルと
しては、エチルセルロース、ポリビニルブチラール、メ
タクリル樹脂、ブチルメタアクリレート等のバインダ、
テルピネオール、ブチルカルビトール、ブチルカルビト
ールアセテート、トルエン、アルコール、キシレン等の
溶剤、その他各種分散剤、活性剤、可塑剤等が挙げら
れ、これらのうち任意のものが目的に応じて適宜選択さ
れる。ビヒクルの添加量は、ペースト中、１０〜２０wt
％程度とすることが好ましい。

【００４９】内部導体ペーストの成膜方法は公知のスク
リーン印刷法、転写法などによればよい。

【００５０】次に、本発明の積層型インダクタの製造方
法について、図面を参照しつつ説明する。図１〜図３は
本発明の積層型インダクタの好ましい構成例を示したも
のである。この製造例では、シート法を例に説明する。

【００５１】まず、磁性体グリーンシート、導電体層用
ペースト（導体ペースト）および外部電極用ペーストを
それぞれ製造する。

【００５２】例えば、磁性体グリーンシートを製造する
には、磁性材料であるフェライト原料粉末をボールミル
等により湿式混合する。こうして湿式混合したものを、
通常スプレードライヤー等により乾燥させ、その後仮焼
する。これを通常は、平均粒径が０．５〜２μm 程度に
なるまでボールミル等にて湿式粉砕し、スプレードライ
ヤー等により乾燥する。得られた混合フェライト粉末
と、エチルセルロース、アクリル樹脂、ポリビニルブチ
ラール、ボリビニルアルコール、ポリアクリレート等の
バインダーと、トルエン、プロピルアルコール、アセト
ン等の溶媒とを混合し、スラリーとする。なお、ジブチ
ルフタレート等の可塑剤や、ノニオン系等の分散剤等を
添加物として用いてもよい。また、フェライト粉末のほ
か、各種磁性粒子を用いることも可能である。そして、
公知の方法に従い、０．０５〜０．８mm程度の厚さのグ
リーンシートとする。導体ペーストおよび外部電極用ペ
ーストは、通常、導電性粒子と、バインダーと、溶剤と
を含有する。このような組成物を混合し、例えば３本ロ
ール等で混練してペースト（スラリー）とする。

【００５３】次いで、まず図１に示すように、大面積の
磁性体グリーンシートから磁性体シート１２を切り出
し、これにスルーホール２１〜３１を形成する。スルー
ホールの形成方法は、特に限定されるものではなく、一
般的に用いられている加工位置可能なレーザー、パンチ
金型、あるいはドリル等を用いればよい。

【００５４】次いで、導体ペーストをスルーホール２１
〜３１に印刷、充填する。印刷、充填はスクリーン印刷
等の所望のパターンに導電材料をパターン加工できる方
法を採用すればよい。さらに、引き出し導体パターン５
１とコイル導体パターン６１〜６５を印刷する。印刷に
は上記スルーホールの充填に用いたのと同様な導電体層
用ペーストを用意し、上記同様にして印刷を行えばよ
い。

【００５５】他の磁性体シート１３〜１６についても同
様にして、図示パターンのようにスルーホール形成、ス
ルーホール充填、引き出し導体あるいはコイル導体パタ
ーンを印刷する。そして、これらの磁性体シート１２〜
１６と、加工を行っていないダミーシート１１を、図２
に示すような積層順に積層する。このときスルーホール
を介してコイル導体パターン同士が接続され、上下に隣
接した２つのソレノイドコイルが一つの部品内に形成さ
れることになる。

【００５６】得られた積層体を、適当な温度と圧力で圧
着し、導体が溶融する温度で焼成して一体化させる。焼
成条件や焼成雰囲気は、材質等に応じて適宜決定すれば
よい。焼成温度は、少なくともその最高温度で導体が溶
融し、かつ磁性体が十分に緻密化し、得られる積層イン
ダクタンス素子の電磁気あるいは機械的特性が電子部品
としての機能を十分に満足しうるように調整すればよ
い。具体的には、通常、９７０〜１４００℃程度、焼成
時間は、１〜１０時間程度である。焼成雰囲気は、導電
体層にＣｕ、Ｎｉ等を用いる場合は、非酸化性雰囲気と
し、このほか、Ａｇ、Ｐｄ等を用いる場合は大気中でよ
い。

【００５７】このようにして得られたチップ体には、必
要により例えばバレル研磨、サンドブラスト等にて端面
研磨を施し、外部電極用ペーストを焼きつけて外部電極
８１，８２を形成する。そして、必要に応じ、外部電極
９１，９２上にめっき等によりハンダ付性等を改善した
端子電極を形成する。

【００５８】このようにして得られたインダクタンス素
子においては、溶融、凝固した内部導体パターンによ
り、緻密な内部導体が形成され、大きな許容電流を得る
ことができる。

【００５９】また、図３に示すような磁束が電流によっ
て発生するため、これが素子内部で閉磁路構造を有する
ものとみなすことができる。従って、漏れ磁束が少な
く、他の電子機器に対する影響の少ないインダクタンス
素子となっている。さらに、外部電極（端子電極）９
１，９２が形成されているため、端子電極９１，９２の
スキンディプスより深く磁束が侵入することがなく、磁
束はさらに素子の内部に閉じこめられ、殆ど閉じている
と見なすことができる。さらに、素子内の磁束が通る部
分の断面積を、コイルの断面積と同等かそれ以上とする
ことにより、磁束がスムースに形成され、より漏れ磁束
を少なくすることができる。

【００６０】実際の素子の形成に当たっては、コイルの
導体パターンや、磁性体の配置、形状、大きさ等のパラ
メータを最適化して設計すればよい。

【００６１】このようにして得られたインダクタンス素
子は、低コスト、小型、高性能で、閉磁路による大きな
相互インダクタンス、Ｑ、結合係数等の特性を得ること
ができ、外部の回路や電子機器との電磁気的な干渉が少
なく、シールド性に優れ、表面実装化部品にも容易に対
応することができる。

【００６２】次に、本発明のインダクタ素子の他の構成
例について説明する。図４，５は本発明のインダクタ素
子の他の構成例を示した図である。

【００６３】上記製造方法と同様にして磁性体グリーン
シートを作成する。この磁性体グリーンシート１０２
に、スルーホール１１１〜１２６を形成し、このスルー
ホール１１１〜１２６に導体ペーストを印刷・充填す
る。次に、引き出し導体パターン１３１，１３２と、コ
イル導体パターン１４１〜１４７を印刷する。同様にし
て磁性体シート１０３に図示例のような導体パターン１
４８〜１５５を印刷する。

【００６４】磁性体シート１０２、１０３とダミーシー
ト１０１を、図５に示すような順序で積層する。このと
きスルーホールを介してコイル導体パターン同士が接続
され、トロイダル状のコイルが一つの部品内に形成され
ることになる。得られた積層体を、適当な温度と圧力で
圧着し、導体が溶融する温度で焼成して一体化させる。
焼成条件や焼成雰囲気は上記同様でよい。

【００６５】以上の例では、インダクタの製造方法の一
例を例示して説明しているが、コイル導体の途中に引き
出しタップを設けたり、２種類のコイルパターンを配置
してトランスとしたり、キャパシタと組み合わせてＬＣ
部品としたりしてもよく、隣接するインダクタ素子間の
干渉が少ないので多数のインダクタンス素子アレーとし
てもよい。

【００６６】

【実施例】以下に実施例を示し、本発明をより具体的に
説明する。Ｎｉ−Ｃｕ−Ｚｎ系フェライト原料として、
Ｆｅ₂Ｏ₃ ，ＣｕＯ，ＮｉＯおよびＺｎＯを用意し、こ
れらの原料粉末をボールミルにより湿式混合した。こう
して湿式混合したものを、スプレードライヤーにより乾
燥させ、その後仮焼した。平均粒径が０．５〜２μm 程
度になるまでボールミル等にて湿式粉砕し、再びスプレ
ードライヤーにより乾燥した。得られた混合フェライト
粉末と、ポリビニルブチラールのバインダーと、トルエ
ンとアセトンとの混合溶媒とを混合し、スラリーとし
た。なお、可塑剤としてジブチルフタレートと、ノニオ
ン系等の分散剤を添加した。

【００６７】ドクターブレード法にて、４０μm の厚さ
のグリーンシートとし、所定の大きさに切断した後、所
定の位置にパンチ金型で０．２３mmのスルーホール加工
を施した。

【００６８】導電体ペーストには導体としてＡｇ（平均
粒径２μm ）を用い、所定のバインダーと溶剤とを加え
て調整し、導電体ペーストとした。なお、ガラスフリッ
トや酸化物は添加しなかった。この導体ペーストをスル
ーホールおよび導体パターンとして印刷し、得られたグ
リーンシートを所定枚数（２７枚）積層して８０℃、５
００kg／cm2 で熱圧着し、チップ体とした。

【００６９】得られたチップ体を大気雰囲気下、それぞ
れ９００℃（比較サンプル）、９２０℃（比較サンプ
ル）、９６０℃、９８０℃、１０００℃で、２時間焼成
し、焼結体チップとした。さらに、この焼結体チップの
端部を処理した後、市販の銀電極ペーストを塗布して焼
き付けた。

【００７０】得られたチップインダクタンス素子につい
て、直流抵抗値を測定した。その結果、焼成温度が９０
０℃のサンプルで４６６ mΩ、９２０℃のサンプルで４
２５mΩ、９６０℃のサンプルで３０ mΩ、９８０℃の
サンプルで１１１ mΩ、１０００℃のサンプルで１５０
mΩであった。

【００７１】以上の結果から、本発明のサンプルは直流
抵抗値が低く、ＩＲによるロスが少なく、結果として発
熱も減少するものと考えられる。従って、従来のチップ
インダクタンス素子と比較して電流容量が大きくなり、
発熱による破壊的な素子の劣化も防止することができ
る。

【００７２】

【発明の効果】以上のように本発明によれば、低コスト
で、許容電流も大きく、しかも大きな自己あるいは相互
インダクタンス、Ｑ、あるいは結合係数といった良好な
電気的特性を有し、外部回路に対する磁気的影響も少な
く、高信頼性のインダクタンス素子およびその製造方法
を提供できる。

【００７３】また、コイル導体、すなわち磁路の設計を
容易に行うことができ、素子に対する有効な磁路の占有
する体積の増加を抑制したり、線間容量等に由来する浮
遊容量の減少等を図ることができ、設計の自由度が増大
する。

【図面の簡単な説明】

【図１】２つのソレノイドコイルを形成する積層インダ
クタの各磁性シートのスルーホールとコイル導体パター
ンの配置を示した図である。

【図２】図１の積層インダクタの各磁性シートの積層順
を示した図である。

【図３】インダクタ素子内部の磁束の状態を示した概念
図である。

【図４】トロイダルコイルを形成する積層インダクタの
各磁性シートのスルーホールとコイル導体パターンの配
置を示した図である。

【図５】図４の積層インダクタの各磁性シートの積層順
を示した図である。

【符号の説明】

１１〜１６磁性体シート２１〜４４スルーホール（導電体ペーストを充填し
たもの）５１，５２引き出し導体パターン６１〜８１コイル導体パターン９１，９２外部導体（端部導体）１０１〜１０３磁性体シート１１１〜１２５スルーホール１３１，１３２引き出し導体パターン１４１〜１５５コイル導体パターン

Claims

【特許請求の範囲】

【請求項１】少なくとも磁性層を積層した積層体中に
コイル状の導電体部分を有するインダクタンス素子の製
造方法であって、磁性体シートと、導電体ペーストを同
時焼成するに際し、前記導電体ペーストに含有されている導電材料の融点以
上かつ沸点以下の温度で焼成するインダクタンス素子の
製造方法。
【請求項２】前記導電材料は、銀または銀を主成分と
する合金である請求項１のインダクタンス素子の製造方
法。
【請求項３】前記磁性体シートは、前記導電材料また
は焼成により導電材料となる物質を含有する請求項１ま
たは２のインダクタンス素子の製造方法。
【請求項４】前記導電体部分によって形成されるコイ
ル部が、積層面に対して垂直方向に形成された導電体部
分と、その上下に積層面に対して平行な方向に形成され
た導電体部分とで形成されるコイル部分を少なくとも一
対有し、かつこのコイル部分が前記積層体中で閉磁路を構成する
請求項１〜３のいずれかのインダクタンス素子の製造方
法。
【請求項５】前記導電体部分によって形成されるコイ
ル部の中心線が積層体中において閉じており、かつこの
コイル部が前記積層体中で閉磁路を構成する請求項１〜
４のいずれかのインダクタンス素子の製造方法。
【請求項６】請求項１〜５のいずれかのインダクタン
ス素子の製造方法により得られたインダクタンス素子。