JPS5860515A - フエライトを使用したインダクタンス素子の製造方法 - Google Patents
フエライトを使用したインダクタンス素子の製造方法Info
- Publication number
- JPS5860515A JPS5860515A JP15998681A JP15998681A JPS5860515A JP S5860515 A JPS5860515 A JP S5860515A JP 15998681 A JP15998681 A JP 15998681A JP 15998681 A JP15998681 A JP 15998681A JP S5860515 A JPS5860515 A JP S5860515A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- raw
- chip
- sheets
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/0206—Manufacturing of magnetic cores by mechanical means
- H01F41/0246—Manufacturing of magnetic circuits by moulding or by pressing powder
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子回路に於ける雑音防止用素子として好適
なフェライトを使用したインダクタンス素子の製造方法
に関するものである。
なフェライトを使用したインダクタンス素子の製造方法
に関するものである。
特定周波数帯域の高周波雑音を減衰させ、８Ｎ比を向上
させるための素子として、リード付フェライトビーズコ
アが既に知られている。このフェライトビーズコアは、
第１図に示すように中央に貫通孔（２）を有する中空円
筒形フェライトコアＩｔ）Ｋ。
させるための素子として、リード付フェライトビーズコ
アが既に知られている。このフェライトビーズコアは、
第１図に示すように中央に貫通孔（２）を有する中空円
筒形フェライトコアＩｔ）Ｋ。
第２図又は第３図に示す如くリード線（３）を挿通した
構成のインダクタンス素子であって、フェライトの実効
透磁率が周波数によって変化することを利用し、特定帯
域の雑音を減衰させるようにしたものである。ところが
、フェライトコアｉｌｌを金型を使用して圧縮成形する
際に、成′形金型の強度及び寿命のために、コア１１１
の貫通孔（２）の径を１■以下にすることが困難であり
、またリード線（３）の挿通を許容するためにリード線
（３）の径よりも約０．２■以上大きくしなければなら
なかった。更にまた、コアｆｉ＋の肉厚も金型の強度及
び寿命のために、薄くすることが出来なかった。この結
果、フェライトコア（１）の小型化が必然的に困難にな
り、コアｆｉｌの寸法は、例えば外径３．５調、内径１
．３閣、長さ４．５■程度となった。更に、第１図の素
子では接着剤（４１を使用してコアｆｌｌとリード線（
３）とを結合するために、自動化が困難であった。又、
第３図の素子ではカシメ部（５）を設けてコア（１）と
リード線（３）との一体化がなされているが、コア（１
）の両端に接近してカシメ部（５）を設けることが困難
であり、コア（１）とリード線（３）との間にガタッキ
が生じたり、カシメ部（５）を作る時の力の入れ過ぎで
リード線（３）が切断する恐れがあった。
構成のインダクタンス素子であって、フェライトの実効
透磁率が周波数によって変化することを利用し、特定帯
域の雑音を減衰させるようにしたものである。ところが
、フェライトコアｉｌｌを金型を使用して圧縮成形する
際に、成′形金型の強度及び寿命のために、コア１１１
の貫通孔（２）の径を１■以下にすることが困難であり
、またリード線（３）の挿通を許容するためにリード線
（３）の径よりも約０．２■以上大きくしなければなら
なかった。更にまた、コアｆｉ＋の肉厚も金型の強度及
び寿命のために、薄くすることが出来なかった。この結
果、フェライトコア（１）の小型化が必然的に困難にな
り、コアｆｉｌの寸法は、例えば外径３．５調、内径１
．３閣、長さ４．５■程度となった。更に、第１図の素
子では接着剤（４１を使用してコアｆｌｌとリード線（
３）とを結合するために、自動化が困難であった。又、
第３図の素子ではカシメ部（５）を設けてコア（１）と
リード線（３）との一体化がなされているが、コア（１
）の両端に接近してカシメ部（５）を設けることが困難
であり、コア（１）とリード線（３）との間にガタッキ
が生じたり、カシメ部（５）を作る時の力の入れ過ぎで
リード線（３）が切断する恐れがあった。
この種の欠点を解決するために、第４図〜第６図に示す
ようにフェライトコアを接合した構成の素子が提案され
ている。この素子は、第１の７エライトコア（６）と溝
（８）を有する第２のフェライトコア（７）とを作り、
＃１Ｉ（８）に銀ペースト等を塗布して導体層（９）を
設けた後に、接着剤（１Ｇにて第６図に示す如く両コア
（６） （７）を接合し、一体化された角型コアの一端
及び他端に電極αυα２を設けたものである。
ようにフェライトコアを接合した構成の素子が提案され
ている。この素子は、第１の７エライトコア（６）と溝
（８）を有する第２のフェライトコア（７）とを作り、
＃１Ｉ（８）に銀ペースト等を塗布して導体層（９）を
設けた後に、接着剤（１Ｇにて第６図に示す如く両コア
（６） （７）を接合し、一体化された角型コアの一端
及び他端に電極αυα２を設けたものである。
このよ５に構成すれば、第１図のコアのように貫通孔（
２）を設けることが不要になるので、コア（６）（７）
の小皺化が可能になる。しかし、１分割型であるためＩ
／Ｃ２つのコア（６） （７）を形成しなければならず
、必然的に２倍の労力が必要になる。また接着剤Ｃ１（
Ｉにて上下のコア（６１（７１を接合しなければならな
いので、自動化が困難であった。
２）を設けることが不要になるので、コア（６）（７）
の小皺化が可能になる。しかし、１分割型であるためＩ
／Ｃ２つのコア（６） （７）を形成しなければならず
、必然的に２倍の労力が必要になる。また接着剤Ｃ１（
Ｉにて上下のコア（６１（７１を接合しなければならな
いので、自動化が困難であった。
そこで、本発明の目的は、上述の如き欠点を解決するこ
とにあり、量歳性を向上させることが可能なフェライト
を使用したインダクタンス素子の製造方法を提供するこ
とにある。
とにあり、量歳性を向上させることが可能なフェライト
を使用したインダクタンス素子の製造方法を提供するこ
とにある。
上記目的を達成するための本発明は、複数枚のフェライ
ト生シート（グリーンシート）を形成する工程と、前記
複数枚のフェライト生シートの内の少なくとも１枚に導
体ペーストを塗布することによって帯状の導体層を形成
する工程と、前記導体層が前記複数枚のフェライト生シ
ートによって挾まれるように前記複数枚のフェライト生
シートを積み重ねて圧着してフェライト生シート積層体
を形成する工程と、両肩面に前記導体層が露出するよう
に前記フェライト生シート積層体を切断して積層フェラ
イト生チップを形成する工程と、前記積層フェライト生
チップを焼成して前記導体層をフェライトが囲んだ状態
のフェライトチップを形成する工程と、前記フェライト
チップの両端に露出する前記導体層に電気的に結合され
るように一対の電極を形成する工程と、を具備している
ことを特徴とするフェライトを使用したインダクタンス
素子の製造方法に係わるものである。
ト生シート（グリーンシート）を形成する工程と、前記
複数枚のフェライト生シートの内の少なくとも１枚に導
体ペーストを塗布することによって帯状の導体層を形成
する工程と、前記導体層が前記複数枚のフェライト生シ
ートによって挾まれるように前記複数枚のフェライト生
シートを積み重ねて圧着してフェライト生シート積層体
を形成する工程と、両肩面に前記導体層が露出するよう
に前記フェライト生シート積層体を切断して積層フェラ
イト生チップを形成する工程と、前記積層フェライト生
チップを焼成して前記導体層をフェライトが囲んだ状態
のフェライトチップを形成する工程と、前記フェライト
チップの両端に露出する前記導体層に電気的に結合され
るように一対の電極を形成する工程と、を具備している
ことを特徴とするフェライトを使用したインダクタンス
素子の製造方法に係わるものである。
上記本発明によれば、フェライト生シー）Ｋ導体ペース
トを帯状に塗布し、複数、のフェライト生シートの圧着
によって導体ペースト部分が生シート内に埋め込まれた
ものを作製し、しかる後、所定寸法に切断し、焼成する
ので、接着剤を使用しないで素子を作ることが可能にな
り、量産性を高めることが可能になる。また、複数の・
生シートの枚数及び／又は導体層の数等を容易に変更す
ることが可能であり、種々の特性の素子を容易に得るこ
とが出来る。
トを帯状に塗布し、複数、のフェライト生シートの圧着
によって導体ペースト部分が生シート内に埋め込まれた
ものを作製し、しかる後、所定寸法に切断し、焼成する
ので、接着剤を使用しないで素子を作ることが可能にな
り、量産性を高めることが可能になる。また、複数の・
生シートの枚数及び／又は導体層の数等を容易に変更す
ることが可能であり、種々の特性の素子を容易に得るこ
とが出来る。
以下、図面を参照して本発明の実施例について述べる。
実施例 Ｉ
Ｆｅ、０． ４６モル％
Ｚｎ０ １４モル％
ＮｉＯ４０モル％
の組成のＮｉ−Ｚｎｎフッイ）［料に水を付加してボー
ルきルで１５時間混合した後に、１０００ｔ：’で２時
間仮焼し、これをボール建ルで１５時間粉砕し、フェラ
イト原料の粉末を得た。
ルきルで１５時間混合した後に、１０００ｔ：’で２時
間仮焼し、これをボール建ルで１５時間粉砕し、フェラ
イト原料の粉末を得た。
次に、このフェライト原料の粉末＜ｉｓパイｙダ（ロー
アンドハス社製のパラロイドレジン）と溶剤（アセトン
）とを添加し、ボール建ルで２０時間混合し、スリップ
即ちスラリーを形成した。
アンドハス社製のパラロイドレジン）と溶剤（アセトン
）とを添加し、ボール建ルで２０時間混合し、スリップ
即ちスラリーを形成した。
尚フェライト原料粉末１重量部に対して有機バインダと
溶剤との合計が約１重量部となるような組成とした。
溶剤との合計が約１重量部となるような組成とした。
次に、第７図に説明的に示すように、一対のａ−ラＱ３
（１４１によって駆動される生シート形成のキャリア
としてのベルトａ１の上に、容器−からスリブ１Ｑ７１
を供給し、ドクターブレードＣ１８１即ち鋭い刃にて厚
さ約６０μｍのフェライト生シート（ｌＩを作る。
（１４１によって駆動される生シート形成のキャリア
としてのベルトａ１の上に、容器−からスリブ１Ｑ７１
を供給し、ドクターブレードＣ１８１即ち鋭い刃にて厚
さ約６０μｍのフェライト生シート（ｌＩを作る。
即ち、ドクターブレード法にてフェライト生シート（Ｉ
９を作製する０次に、帯状の生シート（Ｉ９から、縦Ｑ
！１０３、横幅８個の大きさの四角形の７エツイト生シ
ー） （１９ａ）〜（ｔｓｍ）を切り取る。尚、第８図
には第１ＩＩ目の生シート（１９りの一部のみが示され
、第９図には第７番目の生シー） （１９ｉ１）のみが
示され、第１θ図には１３枚の生シート（１９す〜（１
９ｍ）を積層した状態が示されている。
９を作製する０次に、帯状の生シート（Ｉ９から、縦Ｑ
！１０３、横幅８個の大きさの四角形の７エツイト生シ
ー） （１９ａ）〜（ｔｓｍ）を切り取る。尚、第８図
には第１ＩＩ目の生シート（１９りの一部のみが示され
、第９図には第７番目の生シー） （１９ｉ１）のみが
示され、第１θ図には１３枚の生シート（１９す〜（１
９ｍ）を積層した状態が示されている。
１３枚の生シート（１９す〜（ｉｃ＋ｍ）をｊｌＥｌｏ
ＥＩｉ［示す如く積層するに先だって、第９図に示す如
く、第７番目の生シート住１ａｒｄペーストを帯状に印
刷で塗布し、内部導体としての導体ペーストによる導体
層（７）を形成する。尚この導体層（至）は１幅約１−
１長さ１０３の寸法を有して一定間隔で千行く多数形成
され、この段階ではまだ焼付けされずにペースト状態に
保たれている。
ＥＩｉ［示す如く積層するに先だって、第９図に示す如
く、第７番目の生シート住１ａｒｄペーストを帯状に印
刷で塗布し、内部導体としての導体ペーストによる導体
層（７）を形成する。尚この導体層（至）は１幅約１−
１長さ１０３の寸法を有して一定間隔で千行く多数形成
され、この段階ではまだ焼付けされずにペースト状態に
保たれている。
次に％第９図に示す生シー） （１９ｇ）をｊＩＩ番目
として、この上下に第８図に示すようにペーストによる
導体層を設けない残りの生シー） （１９ｍ）〜（１９
ｆ）及び（１９ｈ） 〜（１９ｍ）ヲ積み重ね、６０Ｃ
１２０１で熱圧着し、１３枚の生シート（１９麿）〜（
１９ｍ）を一体化し、フェライト生シート積層体とする
・ 次に、第９図及び第１θ図で線Ｑυ■で区画された領域
が単一チップとなるように切断し、例えば長さ４■、ｌ
ｌＩ２■、厚さ０．６１１１１の多数の積層フェライト
生チップを形成する。この′際、両端にペーストによる
導体層翰が露出するように切断する。
として、この上下に第８図に示すようにペーストによる
導体層を設けない残りの生シー） （１９ｍ）〜（１９
ｆ）及び（１９ｈ） 〜（１９ｍ）ヲ積み重ね、６０Ｃ
１２０１で熱圧着し、１３枚の生シート（１９麿）〜（
１９ｍ）を一体化し、フェライト生シート積層体とする
・ 次に、第９図及び第１θ図で線Ｑυ■で区画された領域
が単一チップとなるように切断し、例えば長さ４■、ｌ
ｌＩ２■、厚さ０．６１１１１の多数の積層フェライト
生チップを形成する。この′際、両端にペーストによる
導体層翰が露出するように切断する。
次に、積層フェライト生チップを炉で加熱し、生チップ
に含まれている有機バインダをゆっくり飛散させながら
、温度を徐々に高め、１２５０ｔｌｌ’。
に含まれている有機バインダをゆっくり飛散させながら
、温度を徐々に高め、１２５０ｔｌｌ’。
２時間焼成し、しかる後室温まで徐冷する。これｋより
、第１１図及び第１２図に示す、焼付けられた導体層０
Ｉを焼結されたフェライト（ハ）で囲んだ焼結フェライ
トチップ（至）が得られる。尚導体層（７）は焼結フェ
ライトチップ３４１の一端（２４８）及び他端（２４ｂ
）に露出している。
、第１１図及び第１２図に示す、焼付けられた導体層０
Ｉを焼結されたフェライト（ハ）で囲んだ焼結フェライ
トチップ（至）が得られる。尚導体層（７）は焼結フェ
ライトチップ３４１の一端（２４８）及び他端（２４ｂ
）に露出している。
次に焼結フェライトチップ（至）の一端（２４り及び他
端（２４ｂ） Ｋ Ａｇ −Ｐｄペーストｖｍ布し、８
５０Ｃで焼付けるととｋよって、＠：１３図に示す如く
第１及び第２の電極（ハ）（至）を形成する。この際、
勿論、内部導体層（７）に電極ＣＩ！！９ｃＩＩ１９を
電気的に接続させる。これにより、長さ約３．２−１幅
約１．６ｍｍ、厚さ約０．６園の雑音防止用のインダク
タンス素子（２）が完成する。
端（２４ｂ） Ｋ Ａｇ −Ｐｄペーストｖｍ布し、８
５０Ｃで焼付けるととｋよって、＠：１３図に示す如く
第１及び第２の電極（ハ）（至）を形成する。この際、
勿論、内部導体層（７）に電極ＣＩ！！９ｃＩＩ１９を
電気的に接続させる。これにより、長さ約３．２−１幅
約１．６ｍｍ、厚さ約０．６園の雑音防止用のインダク
タンス素子（２）が完成する。
完成したフェライト素子面の電気的特性をＩＭＨｚで測
定したところ、インダクタンスは４５ｎＨ。
定したところ、インダクタンスは４５ｎＨ。
Ｑは３であった。また、発振器と負荷とのインピーダン
スの合計が２Ωの回路で素子＠による減衰量を求メタと
コロ、５０ ＭＨｚテ１６ ｄＢ、１００ＭＨｚで１８
ｄＢ、２００鳩りで２２ ｄＢであった。
スの合計が２Ωの回路で素子＠による減衰量を求メタと
コロ、５０ ＭＨｚテ１６ ｄＢ、１００ＭＨｚで１８
ｄＢ、２００鳩りで２２ ｄＢであった。
尚比較のために、外径３．５■、内径１．３■、長さ４
．５■の７エライトコアを使用した第２図と同一構成の
リード線付ビーズコアの特性を示すと、インダクタンス
は４７、Ｑは６、減衰量は５０ＭＨｚで１６．５ ｄＢ
、 １００ ＭＨｚで１７ ｄＢ、 ２００ＭＨｚで１
８ｄＢである。
．５■の７エライトコアを使用した第２図と同一構成の
リード線付ビーズコアの特性を示すと、インダクタンス
は４７、Ｑは６、減衰量は５０ＭＨｚで１６．５ ｄＢ
、 １００ ＭＨｚで１７ ｄＢ、 ２００ＭＨｚで１
８ｄＢである。
上述から明らかなよ５に、本実施例では、金型を使用し
てフェライトコアを成形せずに、複数枚の生シート（１
９１〜（１９ｍ）を積み重ね、加熱圧着させ、切断によ
って角型に分離させるので、例えば、第１０図に示すよ
うなフェライト生シート積層体から一度に１０００個の
生チップを得ることが可能になり、量産性が向上する。
てフェライトコアを成形せずに、複数枚の生シート（１
９１〜（１９ｍ）を積み重ね、加熱圧着させ、切断によ
って角型に分離させるので、例えば、第１０図に示すよ
うなフェライト生シート積層体から一度に１０００個の
生チップを得ることが可能になり、量産性が向上する。
また、多数の素子の導体層（イ）を、生シート（１９ｇ
）の段階で同時に形成するので、量産性が高い。
）の段階で同時に形成するので、量産性が高い。
また、接着剤を使用しないので、自動化が容易になり、
量産性の向上が容易になる。
量産性の向上が容易になる。
また、生シートの枚数及び切断時の寸法によって素子の
外径寸法及び電気的特性を変えることが可能であるので
、特性の異なる種々の素子を容易に提供することが出来
る。
外径寸法及び電気的特性を変えることが可能であるので
、特性の異なる種々の素子を容易に提供することが出来
る。
また、金型な使用しないで素子を形成するので、小形化
が可能であり、本実施例の寸法に限ることなく１例えば
、長さ２諷、幅１．２５鴎、厚さ０．６−の小型素子を
形成することも出来る。
が可能であり、本実施例の寸法に限ることなく１例えば
、長さ２諷、幅１．２５鴎、厚さ０．６−の小型素子を
形成することも出来る。
また、電極（ハ）翰がチップ（ハ）の上面及び下面にも
設けられているので、回路基板上の導体配線等に接続す
ることが容易である。
設けられているので、回路基板上の導体配線等に接続す
ることが容易である。
実施例 ２
実施例１と同様に１３枚のフェライト生シート（１９ａ
） 〜（１９ｍ）を作製し、この内の１４６、第７、第
８、及び第９１Ｆ目のシート（１９ｆ）（１９ｇＸ１９
ｈ）（１９１）に、第９図と同様に導体層ａｉｒ設け、
１３枚の生シート（１９す〜（１９ｍ）を第１４図に示
す如く積み重ね、実施例１と同様に熱圧着した後、ＩＩ
Ｉ＠に沿って切断して多数の生チップとした０次に１実
施例１と同様に焼成し、長さ３．２−１幅１．６−１厚
さ０．６調のフェライトチップ剛とした＊ＫＪチ＜本の
導電層（７）をフェライト（至）が囲んだチップ（至）
を形成した。次に、フェライトチップ（至）の一端（２
８り及び他端（２８ｂ） ｋ露出している４本の導電層
■に接続されるようにＡｇ −Ｐｄペーストを塗布して
８５０Ｃで焼付けることによって一対の電極＠（７）を
形成し、雑音防止用インダクタンス素子を完成させた。
） 〜（１９ｍ）を作製し、この内の１４６、第７、第
８、及び第９１Ｆ目のシート（１９ｆ）（１９ｇＸ１９
ｈ）（１９１）に、第９図と同様に導体層ａｉｒ設け、
１３枚の生シート（１９す〜（１９ｍ）を第１４図に示
す如く積み重ね、実施例１と同様に熱圧着した後、ＩＩ
Ｉ＠に沿って切断して多数の生チップとした０次に１実
施例１と同様に焼成し、長さ３．２−１幅１．６−１厚
さ０．６調のフェライトチップ剛とした＊ＫＪチ＜本の
導電層（７）をフェライト（至）が囲んだチップ（至）
を形成した。次に、フェライトチップ（至）の一端（２
８り及び他端（２８ｂ） ｋ露出している４本の導電層
■に接続されるようにＡｇ −Ｐｄペーストを塗布して
８５０Ｃで焼付けることによって一対の電極＠（７）を
形成し、雑音防止用インダクタンス素子を完成させた。
この電気的特性を実施例１と同様に測定したところ、イ
ンダクタンスは３７、Ｑは９、減衰量は５０ＭＨｚ テ
８ ｄＢ 、 １００ＭＨ！ テ１６ｄＢ、 ２００
ＭＨｚで１９ ｄＢ テア−’：）？、：。
ンダクタンスは３７、Ｑは９、減衰量は５０ＭＨｚ テ
８ ｄＢ 、 １００ＭＨ！ テ１６ｄＢ、 ２００
ＭＨｚで１９ ｄＢ テア−’：）？、：。
この結果から明らかなように、実施例１の素子に比較し
て周波数の低い領域で滅貴量が少ない。
て周波数の低い領域で滅貴量が少ない。
従って、実施例１の素子に比較し、高い周波数領域の雑
音防止に通した素子を提供することが出来る。尚、従来
はフェライト材料の組成を変えること等によって減衰量
の周波数特性を変えていたので、特性の異なる素子を得
ることが面倒であったが、本実施例のように導体層■の
数で適用周波数範囲を変えることが出来れば、種々の特
性の素子を容易に提供することが可能になる。
音防止に通した素子を提供することが出来る。尚、従来
はフェライト材料の組成を変えること等によって減衰量
の周波数特性を変えていたので、特性の異なる素子を得
ることが面倒であったが、本実施例のように導体層■の
数で適用周波数範囲を変えることが出来れば、種々の特
性の素子を容易に提供することが可能になる。
以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものではなく、更に変形可能なものである
０例えば、Ｎｉ−Ｚｎ軟質フェライトに限ることな（、
Ｍｎ −Ｚｎ ７エライト等の別の７エライトな使用す
る場合にも適用可能である。
に限定されるものではなく、更に変形可能なものである
０例えば、Ｎｉ−Ｚｎ軟質フェライトに限ることな（、
Ｍｎ −Ｚｎ ７エライト等の別の７エライトな使用す
る場合にも適用可能である。
また導体層用をＰｄ−Ａｇぺ１−スト等で形成してもよ
い、また電１１（ハ）四（２１（至）をＩ’ｄペースト
又はＡｇペースト等で形成してもよい、また、積層時に
対向する一対の生シートの両方忙対向面に導体層（２Ｉ
Ｉｋ：設け、導体層■同志が重なり合うよ５にしてもよ
い。また導体層（７）を実施例２に示すように縦方向に
のみ並列配置せず、横方向にも並列配置してもよい。
い、また電１１（ハ）四（２１（至）をＩ’ｄペースト
又はＡｇペースト等で形成してもよい、また、積層時に
対向する一対の生シートの両方忙対向面に導体層（２Ｉ
Ｉｋ：設け、導体層■同志が重なり合うよ５にしてもよ
い。また導体層（７）を実施例２に示すように縦方向に
のみ並列配置せず、横方向にも並列配置してもよい。
第１図は従来の円筒型フェライトコアの斜視図、第２図
及び第３図は従来の素子の断面図、第４図は従来の別の
素子のコアを示す斜視図、第５図は第４図のコアによる
素子の断面図、第６図は第５図のＶｌ −ｖｔ線断面図
、第７図〜第１３図は本発明の実施例１な示すものであ
り、第７図はドクターグレード法による生シートの製造
装量な示す一部切断正面図、第８図は生シートを示す平
面図、第９図は導体層を設けた生シートを示す平面図、
第１０図は第９図のＸ−Ｘ５＆ｃ相当する部分の拡大断
面図、第１１図は焼結フェライトチップを示す断面図、
第１２図は第１１図の■−虐線に相当する部分の断面図
、第１３図は完成した素子の断面図、第１４図は実施例
２＆Ｃ於ける積層生シートを示す断面図、第１５図は実
施例２の素子の断面図、第１６図は第１５図のｘｖｉ−
ＸＶＩ線に相当する断面図である。 尚図面に用いられている符号に於いて、（１９１）〜（
１９ｍ）は生シート、（至）は導体層、□□□は７エラ
イト、（至）は焼結フェライトチップ、（至）（至）は
電極である。 代理人 高野則次
及び第３図は従来の素子の断面図、第４図は従来の別の
素子のコアを示す斜視図、第５図は第４図のコアによる
素子の断面図、第６図は第５図のＶｌ −ｖｔ線断面図
、第７図〜第１３図は本発明の実施例１な示すものであ
り、第７図はドクターグレード法による生シートの製造
装量な示す一部切断正面図、第８図は生シートを示す平
面図、第９図は導体層を設けた生シートを示す平面図、
第１０図は第９図のＸ−Ｘ５＆ｃ相当する部分の拡大断
面図、第１１図は焼結フェライトチップを示す断面図、
第１２図は第１１図の■−虐線に相当する部分の断面図
、第１３図は完成した素子の断面図、第１４図は実施例
２＆Ｃ於ける積層生シートを示す断面図、第１５図は実
施例２の素子の断面図、第１６図は第１５図のｘｖｉ−
ＸＶＩ線に相当する断面図である。 尚図面に用いられている符号に於いて、（１９１）〜（
１９ｍ）は生シート、（至）は導体層、□□□は７エラ
イト、（至）は焼結フェライトチップ、（至）（至）は
電極である。 代理人 高野則次
Claims (1)
- 【特許請求の範囲】 ＋１１ 複数枚のフェライト生シートを形成する工程
と、 前記複数枚のフェライト生シートの内の少なくとも１枚
に導体ペーストを塗布することにより【帯状の導体層を
形成する工程と、 前記導体層が前記複数枚のフェライト生シートによって
挾まれるよ５に前記複数枚のフェライト生シートを積み
重ねて圧着してフェライト生シート積層体を形成する工
程と、 両端面に前記導体層が露出するよ５に前記フェライト生
シート積層体を切断して積層フェライト生チップを形成
する工程と、 前記積層フェライト生チップを焼成して前記導体層を７
エライトが囲んだ状態のフェライトチップを形成する工
程と、 前記フェライトチップの両端に露出する前記導体層に電
気的に結合されるように一対の電極を形成する工程と、 を具備していることを特徴とするフェライトを使用した
インダクタンス素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998681A JPS5860515A (ja) | 1981-10-06 | 1981-10-06 | フエライトを使用したインダクタンス素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998681A JPS5860515A (ja) | 1981-10-06 | 1981-10-06 | フエライトを使用したインダクタンス素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860515A true JPS5860515A (ja) | 1983-04-11 |
Family
ID=15705494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15998681A Pending JPS5860515A (ja) | 1981-10-06 | 1981-10-06 | フエライトを使用したインダクタンス素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860515A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081611U (ja) * | 1983-11-10 | 1985-06-06 | 株式会社トーキン | インダクタンス素子 |
| JPS6296826U (ja) * | 1985-12-09 | 1987-06-20 | ||
| JPH01139412U (ja) * | 1988-03-17 | 1989-09-22 | ||
| JPH0512979Y2 (ja) * | 1987-11-11 | 1993-04-06 | ||
| JPH06236819A (ja) * | 1993-01-11 | 1994-08-23 | Boam R & D Co Ltd | フェライト磁性体チップビード構造及びその製造方法 |
| JPH06236820A (ja) * | 1993-01-11 | 1994-08-23 | Boam R & D Co Ltd | フェライト磁性体チップビードアレイの製造方法 |
-
1981
- 1981-10-06 JP JP15998681A patent/JPS5860515A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081611U (ja) * | 1983-11-10 | 1985-06-06 | 株式会社トーキン | インダクタンス素子 |
| JPS6296826U (ja) * | 1985-12-09 | 1987-06-20 | ||
| JPH0410674Y2 (ja) * | 1985-12-09 | 1992-03-17 | ||
| JPH0512979Y2 (ja) * | 1987-11-11 | 1993-04-06 | ||
| JPH01139412U (ja) * | 1988-03-17 | 1989-09-22 | ||
| JPH06236819A (ja) * | 1993-01-11 | 1994-08-23 | Boam R & D Co Ltd | フェライト磁性体チップビード構造及びその製造方法 |
| JPH06236820A (ja) * | 1993-01-11 | 1994-08-23 | Boam R & D Co Ltd | フェライト磁性体チップビードアレイの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7292128B2 (en) | Gapped core structure for magnetic components | |
| US6504466B1 (en) | Lamination-type coil component and method of producing the same | |
| US9142344B2 (en) | Electronic component | |
| US7295092B2 (en) | Gapped core structure for magnetic components | |
| JPH09129476A (ja) | セラミック電子部品 | |
| US20140253276A1 (en) | Laminated inductor | |
| JPH06224043A (ja) | 積層チップトランスとその製造方法 | |
| JPH0254647B2 (ja) | ||
| JPS5860515A (ja) | フエライトを使用したインダクタンス素子の製造方法 | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| JPS5923458B2 (ja) | 複合部品 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH0196991A (ja) | 厚膜複合部品の製造方法 | |
| US20210202160A1 (en) | Multilayer coil component | |
| JP3337713B2 (ja) | ノイズサブレッサ | |
| JPH0677074A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3320096B2 (ja) | 積層型インダクタおよびその製造方法 | |
| JPH01253906A (ja) | チップ型インダクタンス素子とその製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP2995829B2 (ja) | 磁性体内蔵型回路基板 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPS6346566B2 (ja) | ||
| JPH02101714A (ja) | チップ型インダクタンス素子とその製造方法 | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JP2504281B2 (ja) | 複合部品 |