JPS63269551A - 半導体装置封止用パツケ−ジ - Google Patents
半導体装置封止用パツケ−ジInfo
- Publication number
- JPS63269551A JPS63269551A JP10506987A JP10506987A JPS63269551A JP S63269551 A JPS63269551 A JP S63269551A JP 10506987 A JP10506987 A JP 10506987A JP 10506987 A JP10506987 A JP 10506987A JP S63269551 A JPS63269551 A JP S63269551A
- Authority
- JP
- Japan
- Prior art keywords
- package
- protrusion
- bottom face
- semiconductor device
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000007789 sealing Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置封止用パッケージに関し、特に、サ
ーフェスマウントデバイス（以下ＳＭＤ）用パッケージ
の底面の構造を改良した半導体装置封止用パッケージに
関する。
ーフェスマウントデバイス（以下ＳＭＤ）用パッケージ
の底面の構造を改良した半導体装置封止用パッケージに
関する。
［従来の技術］
第６図は従来のＳＭＤ用パッケージの底面図、第７図は
その側面図である。パッケージ本体１の底面３には、そ
の縁部に沿って複数個の外部接続用端子２が配設されて
いる。このパッケージ底面３は、この端子２を除けば基
本的には凹凸がない平坦なものとなっている。
その側面図である。パッケージ本体１の底面３には、そ
の縁部に沿って複数個の外部接続用端子２が配設されて
いる。このパッケージ底面３は、この端子２を除けば基
本的には凹凸がない平坦なものとなっている。
このＳＭＤ用パッケージは、基板表面上の接続電極部（
図示せず）に半田ペーストを塗布した後、この電極部上
にパッケージの外部接続用端子２を載置し、次いで、熱
処理して基板電極部とパッケージ外部接続用端子２とを
半田で固定することにより、基板に実装される。
図示せず）に半田ペーストを塗布した後、この電極部上
にパッケージの外部接続用端子２を載置し、次いで、熱
処理して基板電極部とパッケージ外部接続用端子２とを
半田で固定することにより、基板に実装される。
［発明が解決しようとする問題点］
しかしながら、従来のＳＭＤ用パッケージにおいては、
基板上の所定位置にこのパッケージを載置しただけで、
後工程の熱処理を待つから、熱処理前に外部からパッケ
ージに力が印加されると、パッケージの位置がずれてし
まうという問題点がある。
基板上の所定位置にこのパッケージを載置しただけで、
後工程の熱処理を待つから、熱処理前に外部からパッケ
ージに力が印加されると、パッケージの位置がずれてし
まうという問題点がある。
本発明はかかる事情に鑑みてなされたものであって、パ
ッケージを実装用基板上の所定位置に容易に位置させる
二とができると共に、熱処理等により固定するまでの期
間パッケージをこの所定位置に固定させておき位置ずれ
の発生を防止することができる半導体装置封止用パッケ
ージを提供することを目的とする。
ッケージを実装用基板上の所定位置に容易に位置させる
二とができると共に、熱処理等により固定するまでの期
間パッケージをこの所定位置に固定させておき位置ずれ
の発生を防止することができる半導体装置封止用パッケ
ージを提供することを目的とする。
［問題点を解決するための手段］
本発明に係る半導体装置封止用パッケージは、半導体装
置封止用パッケージ本体と、このパッケージ本体の底面
に形成された位置決め用の突起とを有することを特徴と
する。
置封止用パッケージ本体と、このパッケージ本体の底面
に形成された位置決め用の突起とを有することを特徴と
する。
［作用］
本発明においては、半導体装置封止用パッケージ本体の
底面に位置決め用の突起を有する。従って、この突起を
実装用基板上に形成された受は孔又は凹所等に挿入する
ことにより、パッケージを基板の所定位置に容易に位置
させることができると共に、半田ペーストの熱処理等に
よりパッケージを基板に固定する迄の期間、このパッケ
ージを基板の所定位置に固定して位置ずれの発生を防止
することができる。
底面に位置決め用の突起を有する。従って、この突起を
実装用基板上に形成された受は孔又は凹所等に挿入する
ことにより、パッケージを基板の所定位置に容易に位置
させることができると共に、半田ペーストの熱処理等に
よりパッケージを基板に固定する迄の期間、このパッケ
ージを基板の所定位置に固定して位置ずれの発生を防止
することができる。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係る半導体装置封止用パッケ
ージ１０の底面図、第２図は同じく側面図、第３図はこ
のパッケージ１０を実装用基板に装着したときの側面断
面図である。
ージ１０の底面図、第２図は同じく側面図、第３図はこ
のパッケージ１０を実装用基板に装着したときの側面断
面図である。
パッケージ１０の本体１１には、その底面１３の縁部に
複数個の外部接続用端子１２が配置されている。このパ
ッケージ本体１１の底面１３の中央には、円柱状の突起
１４が立設されている。
複数個の外部接続用端子１２が配置されている。このパ
ッケージ本体１１の底面１３の中央には、円柱状の突起
１４が立設されている。
一方、実装用基板１５の所定位置には複数個の接続電極
１６が配設されている。この接続電極】６にパッケージ
１０の外部接続用端子１２を整合させた状態で、パッケ
ージ１０の突起１４に整合する基板位置には、突起１４
より若干大きな円形の受は孔１７が形成されている。
１６が配設されている。この接続電極】６にパッケージ
１０の外部接続用端子１２を整合させた状態で、パッケ
ージ１０の突起１４に整合する基板位置には、突起１４
より若干大きな円形の受は孔１７が形成されている。
このように構成された半導体装置封止用パッケージにお
いては、接続電極１６に半田ペーストを塗布した後、パ
ッケージ本体１１の底面に設けられた突起１４を、実装
用基板１５の受は孔１７に装入する。これにより、パッ
ケージ本体１１の接続用端子１２が基板１５の接続電極
１６に容易に位置決めされると共に、パッケージ１０が
この所定位置に固定される。その後、熱処理により、接
続用端子１２と接続電極１６とが半田付けされ、パッケ
ージ１０は基板１５に実装される。
いては、接続電極１６に半田ペーストを塗布した後、パ
ッケージ本体１１の底面に設けられた突起１４を、実装
用基板１５の受は孔１７に装入する。これにより、パッ
ケージ本体１１の接続用端子１２が基板１５の接続電極
１６に容易に位置決めされると共に、パッケージ１０が
この所定位置に固定される。その後、熱処理により、接
続用端子１２と接続電極１６とが半田付けされ、パッケ
ージ１０は基板１５に実装される。
第４図は本発明の第２の実施例を示す側面図である。こ
の実施例では、パッケージ本体１１の底面１３に形成さ
れる位置決め用突起１４の先端が丸く加工されている。
の実施例では、パッケージ本体１１の底面１３に形成さ
れる位置決め用突起１４の先端が丸く加工されている。
このため、位置決め用突起１４を実装用基板１５の受は
孔１７に挿入する際に、円滑に挿入することができると
いう利点がある。
孔１７に挿入する際に、円滑に挿入することができると
いう利点がある。
第５図（ａ）乃至（ｄ）は、位置決め用突起１４の変形
例を示す平面断面図である。第５図（ａ）は、断面が正
三角形をなす突起を示し、第５図（ｂ）は、断面がＬ字
形の突起を示し、第５図（Ｃ）は、断面が丁字形の突起
を示し、第５図（ｄ）は断面が直角三角形をなす突起を
示す。いずれの位置決め用突起１４の形状も、この突起
１４を突起の形状に整合する孔１７に挿入すると、その
軸の周りに回転することができないようになっているの
で、基板１５に対するパッケージ本体１１の配設方向が
一義的となる。このため、パッケージの逆差し等の誤挿
入を防止することができる。
例を示す平面断面図である。第５図（ａ）は、断面が正
三角形をなす突起を示し、第５図（ｂ）は、断面がＬ字
形の突起を示し、第５図（Ｃ）は、断面が丁字形の突起
を示し、第５図（ｄ）は断面が直角三角形をなす突起を
示す。いずれの位置決め用突起１４の形状も、この突起
１４を突起の形状に整合する孔１７に挿入すると、その
軸の周りに回転することができないようになっているの
で、基板１５に対するパッケージ本体１１の配設方向が
一義的となる。このため、パッケージの逆差し等の誤挿
入を防止することができる。
［発明の効果］
以上説明したように、本発明によれば、パッケージ本体
の底部に位置決め用突起を設けることにより、パッケー
ジの外部接続用端子を、実装基板上の接続電極に正確に
位置決めすることができると共に、その位置ずれを有効
に防止することができるという効果を奏する。
の底部に位置決め用突起を設けることにより、パッケー
ジの外部接続用端子を、実装基板上の接続電極に正確に
位置決めすることができると共に、その位置ずれを有効
に防止することができるという効果を奏する。
第１図は本発明の実施例に係るＳＭＤ用パッケージの底
面図、第２図は同じくその側面図、第３図は同じくその
実装用基板に装着したときの側面断面図、第４図は本発
明の第２の実施例に係るＳＭＤ用パッケージの側面図、
第５図（ａ）乃至（ｄ）はパッケージ底面の突起の変形
例を示す平面断面図、第６図は従来のＳＭＤ用パッケー
ジの底面図、第７図は同じくその側面図である。 １０；パッケージ、１１；パッケージ本体、１２：外部
接続用端子、１３；パッケージ底面、１４；突起、１５
；実装用基板、１６；接続電極、１７；受は孔
面図、第２図は同じくその側面図、第３図は同じくその
実装用基板に装着したときの側面断面図、第４図は本発
明の第２の実施例に係るＳＭＤ用パッケージの側面図、
第５図（ａ）乃至（ｄ）はパッケージ底面の突起の変形
例を示す平面断面図、第６図は従来のＳＭＤ用パッケー
ジの底面図、第７図は同じくその側面図である。 １０；パッケージ、１１；パッケージ本体、１２：外部
接続用端子、１３；パッケージ底面、１４；突起、１５
；実装用基板、１６；接続電極、１７；受は孔
Claims (1)
- 半導体装置封止用パッケージ本体と、このパッケージ本
体の底面に形成された位置決め用の突起とを有すること
を特徴とする半導体装置封止用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10506987A JPS63269551A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置封止用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10506987A JPS63269551A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置封止用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269551A true JPS63269551A (ja) | 1988-11-07 |
Family
ID=14397661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10506987A Pending JPS63269551A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置封止用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
| US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
-
1987
- 1987-04-27 JP JP10506987A patent/JPS63269551A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
| US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
| US5739054A (en) * | 1993-06-30 | 1998-04-14 | Rohm Co., Ltd. | Process for forming an encapsulated electronic component having an integral resin projection |
| US5760481A (en) * | 1993-06-30 | 1998-06-02 | Rohm Co., Ltd. | Encapsulated electronic component containing a holding member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63269551A (ja) | 半導体装置封止用パツケ−ジ | |
| JPH073577Y2 (ja) | 混成集積回路装置 | |
| JPH0230194A (ja) | 面実装部品の実装方法 | |
| JP2687899B2 (ja) | 表面実装型端子 | |
| JPH0110942Y2 (ja) | ||
| JPH01308095A (ja) | リード付き電子部品 | |
| JPS6035230Y2 (ja) | 板状貫通磁器コンデンサ | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JPS6221298A (ja) | チツプ形電子部品の実装方法 | |
| JPS587655Y2 (ja) | 部品取付穴の構造 | |
| JPH0353479Y2 (ja) | ||
| JPS5840600Y2 (ja) | プリント配線基板用貫通コンデンサ | |
| JP2535612Y2 (ja) | チップ形ジャンパー素子 | |
| JPS62241281A (ja) | ピンジヤツク取付方法 | |
| JPH04163987A (ja) | チップ部品実装方式 | |
| JPH0555393A (ja) | 電子部品用ケース | |
| JPH03149893A (ja) | 半導体装置 | |
| JPS60171744A (ja) | 半導体装置 | |
| JPH06333655A (ja) | Ｉｃ用ソケット | |
| JPH01102989A (ja) | ハイブリットｉｃ基板 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH09162530A (ja) | フロー半田付け対応基板 | |
| JPH01119046A (ja) | Ｆｐ型半導体装置 | |
| JPH03284900A (ja) | リード線付電子部品のリード線クランプ方法 | |
| JPS62266859A (ja) | 混成集積回路装置 |