JPH0677354A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0677354A
JPH0677354A JP4223925A JP22392592A JPH0677354A JP H0677354 A JPH0677354 A JP H0677354A JP 4223925 A JP4223925 A JP 4223925A JP 22392592 A JP22392592 A JP 22392592A JP H0677354 A JPH0677354 A JP H0677354A
Authority
JP
Japan
Prior art keywords
semiconductor device
plastic package
semiconductor chip
package
vsmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4223925A
Other languages
English (en)
Inventor
Koji Hara
功次 原
Jun Tanabe
潤 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4223925A priority Critical patent/JPH0677354A/ja
Priority to KR1019930016343A priority patent/KR970006528B1/ko
Priority to US08/111,308 priority patent/US5444304A/en
Publication of JPH0677354A publication Critical patent/JPH0677354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 特に半導体チップを被うプラスチックパッケ
ージの厚さが非常に薄いＶＳＭＰにおいて、消費電力の
大きな半導体チップの内蔵に対しても放熱効果を向上で
きる半導体装置を提供する。 【構成】 基板に対して垂設され、表面実装できるＶＳ
ＭＰ１の半導体装置とされ、周辺回路からの入出力信号
と電源を供給するための外部接続端子２と、ＶＳＭＰ１
を垂設状態に支持する支持端子３とを備え、内部を保護
するためのプラスチックパッケージ４を有し、このプラ
スチックパッケージ４の両面に、凹凸形状による放熱フ
ィン５が一体成型された構造となっている。この放熱フ
ィン５の凹凸形状は、プラスチックパッケージ４の表面
および裏面に、ＶＳＭＰ１が実装される基板に対して空
気の流れを配慮して平行方向に形成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に基板に対して垂設され、表面実装できる垂直面実装型
パッケージ（Vertical Surface Mount Package :以下、
ＶＳＭＰと略す）において、消費電力の大きな半導体チ
ップに対しても放熱効果が高い半導体装置に適用して有
効な技術に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高速化の
著しい進歩および電子装置の機能向上・小形化・高信頼
化の要求は、半導体パッケージにおいてもそれに伴う機
能の追求が要求されている。すなわち、パッケージの小
形化、高集積化・高速化のニーズに対応する放熱効果の
向上、小形化と高集積化に伴う多ピン化・狭ピッチ化な
ど、半導体装置の機能向上に基づいてますます多様化し
てきている。
【０００３】このようなパッケージ技術において、プラ
スチックパッケージは、低価格で小形化や多ピン化に対
応するために、標準ＤＩＰ(Dual In-line Package)から
表面実装型パッケージと小形ＤＩＰへと移行してきてい
る。また、セラミックパッケージにおいては、高性能お
よび高信頼性の要求に欠かせないものとなっている。
【０００４】たとえば、プラスチックパッケージにおい
ては、特に実装密度の向上のために基板に垂設され、表
面実装できるＶＳＭＰタイプのパッケージ構造が提案さ
れている。このＶＳＭＰの半導体装置としては、たとえ
ば富士通株式会社、半導体デバイスＤＡＴＡＢＯＯＫ
１９９２ ＤＢ８１−００９２−１ Ｐ２３９〜Ｐ２４
０（ＶＳＭＰ−３２Ｐ−Ｍ０１）に記載されるように、
パッケージの厚さがおよそ1.２ｍｍと非常に薄く、従来
のパッケージに比べて軽量で、しかも半導体チップの両
面からパッケージを通して外部に放熱できるので、放熱
性が良いという特徴がある。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、従来の面実装型パッケージに比
べて放熱性は良くなるものの、プラスチックパッケージ
の欠点ともいわれている消費電力の大きな半導体チップ
を使用するような場合について、あまり考慮されていな
い。
【０００６】すなわち、消費電力の大きな半導体チップ
を実装した場合には、より一層放熱性の向上が要求され
るが、前記富士通（株）製のＶＳＭＰにおいても充分な
考慮がなされていないという問題がある。
【０００７】そこで、本発明の目的は、特に半導体チッ
プを被うプラスチックパッケージの厚さが非常に薄いＶ
ＳＭＰにおいて、パッケージの表面にプラスチックモー
ルドで放熱フィンを一体成型することによって放熱効果
を向上させることができる半導体装置を提供することに
ある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明の半導体装置は、周辺回
路からの入出力信号と電源を半導体チップに供給するた
めの外部接続端子を備え、半導体チップを保護するため
のプラスチックパッケージを有するＶＳＭＰであって、
半導体チップの両面を被うプラスチックパッケージの片
面または両面に、凹凸形状による放熱フィンを一体成型
するものである。
【００１１】この場合に、前記凹凸形状による放熱フィ
ンをプラスチックパッケージの両面に一体成型する場合
に、プラスチックパッケージの表面と裏面とで放熱フィ
ンの位置が重ならないようにするものである。
【００１２】また、前記凹凸形状による放熱フィンを、
半導体装置が実装される基板に対して平行方向に形成す
るようにしたものである。
【００１３】
【作用】前記した半導体装置によれば、プラスチックパ
ッケージの片面または両面に放熱フィンが一体成型され
ることにより、プラスチックパッケージの表面積を広
げ、半導体装置の放熱効果を高めることができる。
【００１４】すなわち、プラスチックパッケージの熱伝
導が多少悪くても、ＶＳＭＰは非常に薄いため、半導体
チップの熱を容易に外部へ逃がすことができ、さらに放
熱フィンを一体成型することによってより一層放熱効果
を向上させることができる。
【００１５】これにより、特に消費電力の大きな半導体
チップの内蔵に対しても、放熱効果が高い半導体装置を
得ることができる。
【００１６】この場合に、放熱フィンの位置がパッケー
ジの表面と裏面とでずらされることにより、複数個の半
導体装置を並設して実装した場合に、パッケージを近づ
けて実装することができるので、より狭い面積への実装
が可能となる。
【００１７】また、半導体装置の実装基板に対して平行
方向に放熱フィンが形成されることにより、放熱フィン
が通常の場合の空冷方向に対して平行になるので、空気
の流れが良くなり、より一層放熱効果の向上が可能とな
る。
【００１８】
【実施例１】図１は本発明の一実施例である半導体装置
を示す外観斜視図、図２は本実施例の半導体装置の内部
構造を示す概略断面図である。
【００１９】まず、図１により本実施例の半導体装置の
構成を説明する。
【００２０】本実施例の半導体装置は、たとえば基板に
対して垂設され、表面実装できるＶＳＭＰ（半導体装
置）１とされ、周辺回路からの入出力信号と電源を供給
するための外部接続端子２と、ＶＳＭＰ１を垂設状態に
支持する支持端子３とを備え、内部を保護するためのプ
ラスチックパッケージ４を有し、このプラスチックパッ
ケージ４の両面に、凹凸形状による放熱フィン５が一体
成型された構造となっている。
【００２１】この放熱フィン５の凹凸形状は、プラスチ
ックパッケージ４の表面および裏面に平行方向、すなわ
ちＶＳＭＰ１が実装される図示しない基板に対して平行
方向に形成され、空気の流れが良くなるように空冷方向
に対して平行に設けられている。
【００２２】プラスチックパッケージ４は、たとえば図
２に示すような内部構造とされ、内部に消費電力の大き
な半導体チップ６が内蔵され、この半導体チップ６の電
極部から金属ワイヤ７を介して外部接続端子２のインナ
ーリード部に接続されている。
【００２３】次に、本実施例の作用について、ＶＳＭＰ
１の製造方法の一例を説明する。
【００２４】たとえば、放熱フィン５のための凹凸形状
が形成されたモールド金型を兼ねた所定の治具（図示せ
ず）に、半導体チップ６および外部接続端子２を配置す
る。
【００２５】そして、半導体チップ６の電極部と、外部
接続端子２のインナーリード部とを金属ワイヤ７で接続
する。
【００２６】さらに、ワイヤボンディングされた半導体
チップ６および外部接続端子２に加え、さらに支持端子
３を治具の所定の位置に配置し、プラスチック樹脂を注
入してモールド構造のプラスチックパッケージ４とす
る。そして、外部接続端子２および支持端子３のリード
成形を行うことにより、たとえばおよそ1.２ｍｍの厚さ
の薄いプラスチックモールドのＶＳＭＰ１が製造され
る。
【００２７】続いて、完成されたＶＳＭＰ１を基板（図
示せず）に実装する場合には、たとえば基板の導体部分
に半田めっきを行い、かつ外部接続端子２および支持端
子３のアウターリード部にも予備半田を付けておく。そ
して、ＶＳＭＰ１を基板に対して垂直に立て、接合部の
半田を溶かすと同時に圧接することにより、リフロー半
田付けによる半田付けが完了する。
【００２８】従って、本実施例の半導体装置によれば、
プラスチックパッケージ４の両面に凹凸形状による放熱
フィン５が一体成型されることにより、たとえばプラス
チックパッケージ４の熱伝導が多少悪くても、凹凸形状
によってプラスチックパッケージ４の表面積を広げるこ
とができるので、薄い構造による外部への放熱性に加え
て、さらに放熱効果を高めることができる。
【００２９】また、放熱フィン５の凹凸形状が、プラス
チックパッケージ４の表面および裏面に対して平行方向
に形成されることにより、放熱フィン５が空冷方向に対
して平行になり、ＶＳＭＰ１の周辺の空気の流れが良く
なるので、より一層放熱効果を高めることが可能とな
る。
【００３０】
【実施例２】図３は本発明の他の実施例である半導体装
置を示す外観斜視図、図４は本実施例の半導体装置を基
板上に実装した状態を示す概略斜視図である。
【００３１】本実施例の半導体装置は、実施例１と同様
に周辺回路からの入出力信号と電源を供給するための外
部接続端子２と、ＶＳＭＰ１ａを垂設状態に支持する支
持端子３とを備え、内部を保護するためのプラスチック
パッケージ４ａを有するＶＳＭＰ（半導体装置）１ａと
され、実施例１との相違点は、凹凸形状による放熱フィ
ン５ａの位置が、プラスチックパッケージ４ａの表面と
裏面とで重ならないように一体成型される点である。
【００３２】すなわち、本実施例のＶＳＭＰ１ａは、図
４に示すように放熱フィン５ａがＶＳＭＰ１ａが実装さ
れる基板８に対して平行方向に形成され、かつプラスチ
ックパッケージ４ａの表面と裏面とで凹凸形状の位置が
ずらされて形成され、複数個のＶＳＭＰ１ａを近づけて
並設実装できる構造となっている。
【００３３】従って、本実施例の半導体装置によれば、
薄い構造による外部への放熱性に加えて、さらに放熱効
果を高めることができ、その上放熱フィン５ａの位置
が、プラスチックパッケージ４ａの表面と裏面とでずら
されて一体成型されることにより、複数個のＶＳＭＰ１
ａを詰めて並べた場合でも、隣に並設されるＶＳＭＰ１
ａの放熱フィン５ａに接触することがないので、より一
層狭い面積への実装が可能となる。
【００３４】以上、本発明者によってなされた発明を実
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００３５】たとえば、前記実施例の半導体装置につい
ては、プラスチックパッケージ４，４ａの両面に放熱フ
ィン５，５ａが一体成型される場合について説明した
が、本発明は前記実施例に限定されるものではなく、プ
ラスチックパッケージの表面または裏面にだけ放熱フィ
ンを形成する場合についても適用可能である。
【００３６】また、放熱フィン５，５ａの構造について
は、図１および図３に示すような構造に限定されるもの
ではなく、たとえば凹凸形状の数を多くしたり、空冷方
向が異なる場合にはその方向に対して平行に設けるな
ど、半導体装置の大きさおよび基板への実装状態などに
応じて種々変更可能であることはいうまでもない。
【００３７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３８】(1).半導体チップの両面を被うプラスチッ
クパッケージの片面または両面に、凹凸形状による放熱
フィンを一体成型することにより、プラスチックパッケ
ージの外気との接触面積を広げることができるので、薄
い構造による外部への放熱性に加えて、さらに半導体装
置の放熱効果を高めることが可能となる。
【００３９】(2).凹凸形状による放熱フィンをプラスチ
ックパッケージの両面に形成する場合に、プラスチック
パッケージの表面と裏面とで放熱フィンの位置が重なら
ないようにすることにより、複数個の半導体装置を並設
して実装する場合に、隣に並設される半導体装置を近づ
けて実装することができるので、薄い構造による実装ピ
ッチの短縮に加えて、より一層狭い面積への実装が可能
となる。
【００４０】(3).凹凸形状による放熱フィンを、半導体
装置が実装される基板に対して平行方向に形成すること
により、放熱フィンが空冷方向に対して平行になり、空
気の流れが良くなるので、より一層放熱効果の向上が可
能となる。
【００４１】(4).前記(1) 〜(3) により、特に半導体チ
ップを被うプラスチックパッケージの厚さが非常に薄い
ＶＳＭＰにおいて、消費電力の大きな半導体チップの内
蔵に対しても、放熱効果の向上が可能とされる半導体装
置を得ることができる。
【００４２】(5).前記(1) 〜(3) により、特に消費電力
の大きな半導体チップに対しても、安価なプラスチック
パッケージを使用できるので、低コスト化が可能とされ
るプラスチックパッケージの半導体装置を得ることがで
きる。
【図面の簡単な説明】
【図１】本発明の実施例１である半導体装置を示す外観
斜視図である。
【図２】実施例１の半導体装置の内部構造を示す概略断
面図である。
【図３】本発明の実施例２である半導体装置を示す外観
斜視図である。
【図４】実施例２の半導体装置を基板上に実装した状態
を示す概略斜視図である。
【符号の説明】
１，１ａ ＶＳＭＰ（半導体装置） ２ 外部接続端子 ３ 支持端子 ４，４ａ プラスチックパッケージ ５，５ａ 放熱フィン ６ 半導体チップ ７ 金属ワイヤ ８ 基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 周辺回路からの入出力信号と電源を半導
    体チップに供給するための外部接続端子を備え、前記半
    導体チップを保護するためのプラスチックパッケージを
    有する垂直面実装型パッケージであって、前記半導体チ
    ップの両面を被う前記プラスチックパッケージの片面ま
    たは両面に、凹凸形状による放熱フィンを一体成型する
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記凹凸形状による放熱フィンを前記プ
    ラスチックパッケージの両面に形成する場合に、前記プ
    ラスチックパッケージの表面と裏面とで前記放熱フィン
    の位置が重ならないようにすることを特徴とする請求項
    １記載の半導体装置。
  3. 【請求項３】 前記凹凸形状による放熱フィンを、前記
    半導体装置が実装される基板に対して平行方向に形成す
    ることを特徴とする請求項１または２記載の半導体装
    置。
JP4223925A 1992-08-24 1992-08-24 半導体装置 Pending JPH0677354A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4223925A JPH0677354A (ja) 1992-08-24 1992-08-24 半導体装置
KR1019930016343A KR970006528B1 (ko) 1992-08-24 1993-08-23 방열부를 갖고 있는 반도체 장치
US08/111,308 US5444304A (en) 1992-08-24 1993-08-24 Semiconductor device having a radiating part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4223925A JPH0677354A (ja) 1992-08-24 1992-08-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH0677354A true JPH0677354A (ja) 1994-03-18

Family

ID=16805864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4223925A Pending JPH0677354A (ja) 1992-08-24 1992-08-24 半導体装置

Country Status (3)

Country Link
US (1) US5444304A (ja)
JP (1) JPH0677354A (ja)
KR (1) KR970006528B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587608A (en) * 1995-10-27 1996-12-24 Meng; Ching-Ming Structure heat sink for power semiconductors
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
DE19740946A1 (de) * 1997-09-17 1998-11-19 Siemens Ag Halbleiterbauelementeanordnung
US6172413B1 (en) 1997-10-09 2001-01-09 Micron Technology, Inc. Chip leads constrained in dielectric media
US5940277A (en) * 1997-12-31 1999-08-17 Micron Technology, Inc. Semiconductor device including combed bond pad opening, assemblies and methods
US5995378A (en) * 1997-12-31 1999-11-30 Micron Technology, Inc. Semiconductor device socket, assembly and methods
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6235551B1 (en) 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6803656B2 (en) * 1997-12-31 2004-10-12 Micron Technology, Inc. Semiconductor device including combed bond pad opening
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6087723A (en) 1998-03-30 2000-07-11 Micron Technology, Inc. Vertical surface mount assembly and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
US6089920A (en) * 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
US6236116B1 (en) 1998-09-03 2001-05-22 Micron Technology, Inc. Semiconductor device having a built-in heat sink and process of manufacturing same
US6396133B1 (en) 1998-09-03 2002-05-28 Micron Technology, Inc. Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
DE19843479A1 (de) * 1998-09-22 2000-03-30 Siemens Ag Halbleiterbauelement
US6224936B1 (en) 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
US6419517B1 (en) 1999-02-26 2002-07-16 Micron Technology, Inc. Apparatus and method for packaging circuits
DE19924960A1 (de) * 1999-05-31 2000-12-14 Siemens Ag Vorrichtung zur Kühlung von Halbleiterbauelementen
US6711947B2 (en) * 2001-06-13 2004-03-30 Rem Scientific Enterprises, Inc. Conductive fluid logging sensor and method
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
US7233501B1 (en) * 2004-09-09 2007-06-19 Sun Microsystems, Inc. Interleaved memory heat sink
CN116314100A (zh) 2015-08-07 2023-06-23 韦沙戴尔电子有限公司 模制体和用于高电压应用的具有模制体的电气装置
US10211124B2 (en) * 2017-05-12 2019-02-19 Intel Corporation Heat spreaders with staggered fins

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222350A (ja) * 1990-01-29 1991-10-01 Hitachi Ltd 樹脂封止形半導体装置及びその実装構造
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン

Also Published As

Publication number Publication date
US5444304A (en) 1995-08-22
KR940004789A (ko) 1994-03-16
KR970006528B1 (ko) 1997-04-29

Similar Documents

Publication Publication Date Title
JPH0677354A (ja) 半導体装置
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US6566164B1 (en) Exposed copper strap in a semiconductor package
TWI478479B (zh) 整合功率模組封裝結構
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US5949651A (en) Quad flat pack integrated circuit package
KR20020079436A (ko) 반도체 장치
JP2000012732A (ja) Ｂｇａ型半導体装置の構造
JP2593702B2 (ja) 半導体装置の製造方法
JPH1167947A (ja) ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JP3527162B2 (ja) 電子部品の放熱構造および電子部品の製造方法
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JP2507852B2 (ja) 半導体装置
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2943888B2 (ja) 表面実装型半導体装置の実装構造
KR0119755Y1 (ko) 반도체 패키지
JPH03255655A (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JPH03250657A (ja) 表裏両面実装可能な樹脂封止型半導体装置
JPH11163229A (ja) 半導体装置およびその製造方法
TWI485824B (zh) 封裝結構
KR200248776Y1 (ko) 기판실장형반도체패키지
JPH10135397A (ja) 表面実装型半導体装置の実装方法