KR200248776Y1 - 기판실장형반도체패키지 - Google Patents

기판실장형반도체패키지 Download PDF

Info

Publication number
KR200248776Y1
KR200248776Y1 KR2019960003376U KR19960003376U KR200248776Y1 KR 200248776 Y1 KR200248776 Y1 KR 200248776Y1 KR 2019960003376 U KR2019960003376 U KR 2019960003376U KR 19960003376 U KR19960003376 U KR 19960003376U KR 200248776 Y1 KR200248776 Y1 KR 200248776Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
semiconductor chip
printed circuit
substrate
circuit board
Prior art date
Application number
KR2019960003376U
Other languages
English (en)
Other versions
KR970052866U (ko
Inventor
유창한
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR2019960003376U priority Critical patent/KR200248776Y1/ko
Publication of KR970052866U publication Critical patent/KR970052866U/ko
Application granted granted Critical
Publication of KR200248776Y1 publication Critical patent/KR200248776Y1/ko

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 기판실장형 반도체 패키지에 관하여 개시한 것으로서, 본 고안에 따른 기판실장형 반도체 패키지의 특징에 의하면, 인쇄회로기판에 소정 깊이의 홈부 또는 관통공을 형성하여 여기에 반도체 칩을 안착시킨 것이다. 이로써 반도체 칩으로부터 발생되는 열이 기판에 미치는 영향을 감소시키는 동시에 보다 더 슬림화된 구조를 실쳔시킨 기판실장형 반도체 패키지를 제공할 수 있다.

Description

기판실장형 반도체 패키지
제1도는 종래의 표면실장(SMD)형 반도체 패키지를 개략적으로 나타내 보인 단면구성도이다.
제2도는 종래의 기판실장(COB)형 반도체 패키지를 개략적으로 나타내 보인 단면구성도이다.
제3도는 본 고안의 일실시예에 의한 기판실장형 반도체 패키지를 개략적으로 나타내 보인 단면구성도이다.
제4도는 본 고안의 다른 실시예에 의한 기판실장형 반도체 패키지를 개략적으로 나타내 보인 단면구성도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30, 40 : 인쇄회로기판 11, 21, 32, 42 : 반도체 칩
101 : 패드 102 : 내부 리드
103 : 외부 리드 33, 44, 104 : 본딩 와이어
34, 45, 105 : 몰딩수지 보호막 31 : 홈부
41 : 관통공 43 : 접착부재
본 고안은 반도체 패키지에 관한 것으로서, 보다 상세하게는 인쇄회로기판에 반도체 칩을 직접 실장하는 기판실장형(COB:Chip on Board) 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩이 탑재되는 형태, 기판에 실장되는 형태 등의 조립구조에 따라 여러가지 유형으로 나누어진다.
제1도는 종래의 표면실장(SMD: Surface Mounter Device)형 반도체 패키지를 개략적으로 나타내 보인 단면구성도로서, 이 표면실장형 반도체 패키지는 도시된 바와 같이 리드 프레임을 이용하여 패키지를 형성하고, 이 패키지를 인쇄회로기판(PCB)에 실장한 것이다. 상기 제1도를 참조하여 표면실장형 반도체 패키지에 대해서 보다 상세히 살펴보면 다음과 같다. 소정 금속 소재의 성형 과정을 통하여 사각기판상으로 형성된 리드프레임(100)의 중앙부에 구비되어 있는 사각형 패드(101)에 기억소자인 반도체 칩(11)을 탑재시켜 접착하고, 상기 반도체 칩(11)이 탑재된 패드(101)의 둘레에 연속적으로 마련되어 있는 내부 리드(Internal lead;12)와 반도체 칩(11) 내부 소자의 각 단자를 와이어(104)에 의한 본딩으로 연결한 다음, 와부와 접촉되지 않도록 하기 위해 수지로 몰딩하여 보호막(105)을 형성한 구조를 이루고 있다. 이와 같은 구조로 형성된 반도체 패키지를 상기 내부 리드(12)의 외측에 마련되어 있는 외부리드(External lead;13)를 통하여 인쇄회로기판(10)과 접속될 수 있도록 실장한다.
이러한 표면실장형 반도체 패키지는 리드 프레임의 제작과 이를 이용한 패키지의 형성 과정을 별도로 거쳐 기판에 실장하는 등 그 제조 과정이 복잡할 뿐만 아니라, 구조적으로 제품의 슬림화에 있어서 불리한 단점을 가진다.
따라서, 이러한 단점을 극복하기 위하여 리드 프레임을 이용한 패키지의 형성 과정을 거치지 않고, 인쇄회로기판에 반도체 칩을 직접 실장하는 기판실장(COB: Chip on Board)형 반도체 패키지가 제안되었다.
제2도는 종래의 기판실장(COB)형 반도체 패키지를 개략적으로 나타내 보인 단면구성도이다. 제2도를 참조하면 기판실장형 반도체 패키지는 도시된 바와 같이 여러 형태를 가지도록 제작된 인쇄회로기판(20)에 반도체 칩(21)을 직접 실장한 다음, 기판(20)의 인쇄회로와 반도체 칩(21) 내부 소자의 각 단자를 와이어(22)에 의한 본딩으로 연결하고, 이 부분이 외부와 접촉되지 않도록 하기 위해 수지로 몰딩하여 보호막(24)을 형성한 구조를 이루는 것이다.
그러나, 상기한 기판실장형 반도체 패키지의 경우 반도체 칩이 기판위에 직접 실장되므로 반도체 칩으로부터 발생되는 열이 기판에 영향을 주게 되는 문제점이 있었으며, 최근의 반도체 패키지 적용 제품의 경박단소화 등 슬림화 추세화에 따라 내장 부품의 소형경량화 요구도 점증하여 상기 기판실장형 반도체 패키지의 경우에 있어서도 보다 더 슬림화된 구조를 요구하게 되었다.
따라서, 본 고안은 상기한 바와 같은 문제점을 감안하여 안출된 것으로서, 본 고안은 반도체 칩으로부터 발생되는 열이 기판에 미치는 영향을 감소시키는 동시에 보다 더 슬림화된 구조를 실현할 수 있는 기판실장형 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 고안에 의한 기판실장형 반도체 패키지는, 인쇄회로기판의 회로선과 반도체 칩내 소자의 각 단자가 직접적으로 와이어 본딩되어 외부와 접촉되지 않도록 수지 몰딩에 의해 보호막이 형성된 기판실장형 반도체 패키지에 있어서, 상기 인쇄회로기판에는 상기 반도체 칩이 안착되는 소정 깊이의 홈부가 형성되어 있는 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 고안에 의한 다른 기판실장형 반도체 패키지는, 인쇄회로기판의 회로선과 반도체 칩내 소자의 각 단자가 직접적으로 와이어 본딩되어 외부와 접촉되지 않도록 수지 몰딩에 의해 보호막이 형성된 기판실장형 반도체 패키지에 있어서, 상기 인쇄회로기판에는 상기 반도체 칩이 관통됨을 허용하는 관통공이 마련되어 있고, 상기 관통공의 저면에는 상기 관통공 내에 마련되는 상기 반도체 칩을 탑재하여 고정하기 위한 접착부재를 구비하여 된 것을 특징으로 한다.
상기 본 고안의 기판실장형 반도체 패키지에 있어서, 특히 상기 반도체 칩과 상기 인쇄회로기판의 상면은 서로 동일 수평선상에 있는 것이 바람직하며, 상기 홈부와 상기 관통공은 상기 반도체 칩보다 큰 구경을 가지는 것이 바람직하다. 그리고, 상기 접착부재는 열전도도가 우수한 금속 소재의 박판으로 형성된 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 고안에 따른 기판실장형 반도체 패키지의 바람직한 실시예를 상세히 설명한다.
제3도는 본 고안의 일실시예에 의한 기판실장형 반도체 패키지를 개략적으로 나타내 보인 단면구성도로서, 이를 참조하면 본 고안에 따른 기판실장형 반도체 패키지는 인쇄회로기판(30)에 소정 깊이의 홈부(31)가 형성되어 있고, 이 홈부(31)에 반도체 칩(32)이 안착되어 있는 구조를 가진다. 상기 구조에 있어서, 상기 홈부(31)는 상기 반도체 칩(32)보다 큰 구경을 가지며, 상기 반도체 칩(32)의 상면과 상기 인쇄회로기판(30)의 상면은 서로 동일 수평선상을 이루고 있어서, 상기 인쇄회로기판(30)의 회로선과 상기 반도체 칩(32)내 소자의 각 단자가 와이어(33)에 의한 본딩으로 연결된 후, 외부와 접촉되지 않도록 수지로 몰딩하여 보호막(34)을 형성한 구조로 이루어진다.
상기 본 고안에 따른 기판실장형 반도체 패키지의 특징에 의하면, 반도체 칩이 인쇄회로기판에 형성된 소정 깊이의 홈부 내에 안착되므로 패키지 전체의 구조를 보다 더 슬림화시킬 수 있는 동시에, 회로가 인쇄된 기판의 상면에 미치는 반도체 칩의 열적 영향을 보다 감소시킬 수 있다.
제4도는 본 고안의 다른 실시예에 의한 기판실장형 반도체 패키지를 개략적으로 나타내 보인 단면구성도로서, 이를 참조하면 본 고안의 다른 실시예에 따른 기판실장형 반도체 패키지는 도시된 바와 같이 인쇄회로기판(40)에 관통공(41)이 형성되어 있고, 상기 관통공(41)의 저면에는 상기 관통공(41) 내부에 마련되는 반도체 칩(42)을 탑재하여 고정하기 위한 접착부재(43)를 구비하여 된 구조를 이룬다. 상기와 같은 구조에 있어서, 상기 관통공(42)은 상기 반도체 칩(42)보다 큰 구경을 가지며, 상기 반도체 칩(42)의 상면과 상기 인쇄회로기판(40)의 상면은 서로 동일 수평선상을 이루고 있어서, 상기 인쇄회로기판(40)의 회로선과 상기 반도체 칩(42)내 소자의 각 단자가 와이어(44)에 의한 본딩으로 연결된 후, 외부와 접촉되지 않도록 수지로 몰딩하여 보호막(45)을 형성한 구조를 가진다. 한편, 상기 접착부재(43)는 열 방출이 용이한 소재 예를 들면, 열전도도가 우수한 금속 등을 이용하여 형성함으로써 반도체 칩으로부터의 열 방출 효과를 더욱 높일 수 있다.
상기 본 고안의 다른 실시예에 따른 기판실장형 반도체 패키지의 특징에 의하면, 반도체 칩이 인쇄회로기판에 형성된 관통 내에 안착되므로 패키지 전체의 구조를 보다 더 슬림화시킬 수 있는 동시에, 인쇄회로기판의 상면에 미치는 반도체 칩의 열적 영향을 최소화시킬 수 있다.
이상에서 설명한 바와 같이 본 고안에 의한 기판실장형 반도체 패키지는, 리드 프래임을 이용한 패키지의 형성과정을 거치지 않고 인쇄회로기판에 반도체 칩을 직접 실장하는 기판실장형 패키지를 형성함에 있어서, 인쇄회로기판에 소정 깊이의 홈부 또는 관통공을 형성하여, 상기 홈부 또는 관통공에 반도체 칩을 안착시킨 후, 와이어 본딩 및 수지 몰딩 보호막을 형성한 구조를 이루도록 함으로써 반도체 칩으로부터 발생되는 열이 기판에 미치는 영향을 감소시키는 동시에 보다 더 슬림화된 구조를 실현할 수 있다.

Claims (5)

  1. 인쇄회로기판의 회로선과 반도체 칩내 소자의 각 단자가 직접적으로 와이어 본딩되어 외부와 접촉되지 않도록 수지 몰딩에 의해 보호막이 형성된 기판실장형 반도체 패키지에 있어서, 상기 인쇄회로기판에는 상기 반도체 칩이 안착되는 소정 깊이의 홈부가 형성되어 있는 것을 특징으로 하는 기판실장형 반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩의 상면과 상기 인쇄회로기판의 상면은 서로 동일 수평선상에 있는 것을 특징으로 하는 기판실장형 반도체 패키지.
  3. 제1항에 있어서, 상기 홈부의 깊이는 상기 인쇄회로기판 두께의 1/2 치수로 형성된 것을 특징으로 하는 기판실장형 반도체 패키지.
  4. 제1항에 있어서, 상기 홈부가 상기 인쇄회로기판에 상기 반도체 칩이 관통됨을 허용하는 관통공이 마련되고, 상기 관통공의 저면에는 상기 관통공 내에 마련되는 상기 반도체 칩을 탑재하여 고정하기 위한 접착부재가 구비되어 이루어진 것을 특징으로 하는 기판실장형 반도체 패키지.
  5. 제4항에 있어서, 상기 접착부재는 열전도도가 우수한 금속 소재의 박판으로 형성된 것을 특징으로 하는 기판실장형 반도체 패키지.
KR2019960003376U 1996-02-28 1996-02-28 기판실장형반도체패키지 KR200248776Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960003376U KR200248776Y1 (ko) 1996-02-28 1996-02-28 기판실장형반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960003376U KR200248776Y1 (ko) 1996-02-28 1996-02-28 기판실장형반도체패키지

Publications (2)

Publication Number Publication Date
KR970052866U KR970052866U (ko) 1997-09-08
KR200248776Y1 true KR200248776Y1 (ko) 2001-12-17

Family

ID=60843549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960003376U KR200248776Y1 (ko) 1996-02-28 1996-02-28 기판실장형반도체패키지

Country Status (1)

Country Link
KR (1) KR200248776Y1 (ko)

Also Published As

Publication number Publication date
KR970052866U (ko) 1997-09-08

Similar Documents

Publication Publication Date Title
US5172214A (en) Leadless semiconductor device and method for making the same
KR940022808A (ko) 반도체 디바이스 및 그 제조방법과 리이드 프레임 및 탑재기판
KR950007070A (ko) 반도체 디바이스 패키지 제조 방법
CA2095609C (en) Leadless pad array chip carrier
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
JP2902919B2 (ja) 表面実装型半導体装置
KR200248776Y1 (ko) 기판실장형반도체패키지
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
KR0119757Y1 (ko) 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR100788340B1 (ko) 반도체 패키지
JPH06216492A (ja) 電子装置
KR200159861Y1 (ko) 반도체 패키지
KR100567045B1 (ko) 반도체 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
JPS60200545A (ja) 実装基板
KR200164521Y1 (ko) 티엘형 반도체 패키지
KR0119755Y1 (ko) 반도체 패키지
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR960000462Y1 (ko) 기판 반도체 장치
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100826

Year of fee payment: 10

EXPY Expiration of term