JP2002026166A - プラスチックパッケージおよびその製造方法 - Google Patents

プラスチックパッケージおよびその製造方法

Info

Publication number
JP2002026166A
JP2002026166A JP2000210486A JP2000210486A JP2002026166A JP 2002026166 A JP2002026166 A JP 2002026166A JP 2000210486 A JP2000210486 A JP 2000210486A JP 2000210486 A JP2000210486 A JP 2000210486A JP 2002026166 A JP2002026166 A JP 2002026166A
Authority
JP
Japan
Prior art keywords
lead
pair
frame
chip
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000210486A
Other languages
English (en)
Other versions
JP4493170B2 (ja
Inventor
Yuji Kusahara
裕次 草原
Takao Tajima
孝夫 田嶋
Masaichi Shiratori
政一 白鳥
Kiyoshi Shiiki
清詞 椎木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshin Kasei KK
Original Assignee
Nisshin Kasei KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshin Kasei KK filed Critical Nisshin Kasei KK
Priority to JP2000210486A priority Critical patent/JP4493170B2/ja
Publication of JP2002026166A publication Critical patent/JP2002026166A/ja
Application granted granted Critical
Publication of JP4493170B2 publication Critical patent/JP4493170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】プラスチックパッケージにおいて、ICチップ
とパッケージのリードを接続するボンディングワイヤー
の長さを短くして、材料コストを低減し、ワイヤーの曲
げ強度やボンディングの作業性を向上できるようにす
る。 【解決手段】ダイパット5の両側方向に引き出されたリ
ード3、4の電極2上面より下方に位置するように、ダ
イパット5を凹形状に形成して、ダイパット5にマウン
トしたICチップ1上面と電極2、2’とを略面一にす
る。また、電極2、2’をダイパット5内方に突出さ
せ、ワイヤーボンディングによってICチップ1に接続
させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップを封入
するプラスチックパッケージおよびその製造方法に関
し、特に、ICチップとパッケージのリードを接続する
ボンディングワイヤーの長さを短くできるプラスチック
パッケージおよびその製造方法に関する。
【0002】
【従来の技術】従来、プラスチックパッケージにICチ
ップをマウントしてワイヤーボンディングを行う場合、
例えば、特開平9−213855号公報で開示されてい
るように、ICチップの載置面と同一面に設けられたリ
ードの電極と、ICチップ上面に設けられた電極パッド
とをボンディングワイヤーで接続していた。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ように、ICチップ載置面とリードの電極面とが面一な
従来のプラスチックパッケージ構造では、リードの電極
に対するICチップの電極パッドの位置が調整できず、
ボンディングワイヤーの長さが長くなってしまうことか
ら、ボンディングワイヤーの曲げ強度が低下したり、ボ
ンディング作業に時間がかかるといった問題があった。
また、ボンディングワイヤーは、一般に金線であるた
め、ワイヤーの長さが長くなるとコストも嵩んでしま
う。
【0004】本発明は、上記の事情に鑑みてなされたも
ので、ボンディングワイヤーの長さを短くして、材料コ
ストを低減し、さらに、ワイヤーの曲げ強度やボンディ
ングの作業性を向上できるプラスチックパッケージおよ
びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】このため、請求項1に係
る発明は、ICチップをマウントするマウント部と、該
マウント部の両側側方に複数引き出され、内側端部にワ
イヤーボンディングによって前記ICチップと電気的に
接続される電極を備えると共に、一部の内側端部が前記
マウント部に連結するように形成したリード部と、を備
えたリードフレームを、樹脂モールドすることによって
形成されるプラスチックパッケージにおいて、前記マウ
ント部が、前記電極上面より下方に位置するように凹形
状に形成されると共に、当該電極が、凹形状の前記マウ
ント部の内方へ突出することを特徴とした。
【0006】かかる構成では、電極より下方に位置する
マウント部にICチップをマウントし、当該電極とIC
チップ上面とをワイヤーボンディングするので、ICチ
ップ上面と電極との距離が短くなる。
【0007】また、請求項2に記載の発明では、前記マ
ウント部は、マウントしたICチップの上面と、前記電
極上面とが略面一になるように形成した。かかる構成で
は、ボンディングワイヤーの長さが最短になる。
【0008】また、請求項3に記載の発明では、請求項
1または2に記載のプラスチックパッケージを製造する
に際し、リードフレーム単体を仕切る枠の対向する一組
の枠辺に沿って、対向する他の一組の枠辺間に連結され
る一対のリード連結用バーと、該一対のリード連結用バ
ーにそれぞれ外側端部が連結されて互いに枠中央部に向
けて延び、内側端部にワイヤーボンディングによって前
記ICチップと電気的に接続される電極を備えた一対の
リード形成部と、該一対のリード形成部に挟まれる位置
に設けられ、当該一対のリード形成部の内側端部と連結
する部位が、当該一対のリード形成部の内側端部と分離
した部位よりも幅広な形状のマウント形成部と、前記他
の一組の各枠辺と前記マウント形成部との間で、前記リ
ード連結用バー間に連結される一対のプレス用バーと、
を備えたリードフレームを形成する工程と、前記枠内で
少なくとも前記一対のプレス用バーまで延びる凹部を備
えた下型金型と、該下型金型の凹部に対応する位置に凸
部を有し、該凸部の前記電極に対応する部位の幅が、当
該電極と接触しないように、他の部位よりも狭い形状で
ある上型金型と、を用い、プレス加工して前記マウント
部およびリード部を形成する工程と、プレスされたリー
ドフレームを樹脂モールドする工程と、を備えることを
特徴とした。
【0009】また、請求項4に記載の発明では、前記一
対のリード連結用バーは、前記他の一組の枠辺とプレス
用バー間の部分を、当該枠辺とプレス用バー間の直線距
離よりも長くなるような形状にした。
【0010】かかる構成では、プレス工程において、枠
辺とリード連結用バーとがより一層切断され難くなる。
【0011】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて説明する。図1は、本発明に係るプラスチ
ックパッケージの一実施形態を示し、ICチップをマウ
ントした状態の図である。
【0012】図1において、プラスチックパッケージ
は、ICチップ1の両側方向に所定のピッチでそれぞれ
が平行に引き出され、内側端部に電極2、2’を備えた
リード3、4と、前記リード3、4のうち、例えば接地
に使用されるリード4の内側端部に連結され、ICチッ
プ1をマウントするマウント部としてのダイパット5
と、を有するリードフレーム6と、リードフレーム6
を、例えばエポキシ樹脂などで樹脂モールドしてダイパ
ット5を囲むように形成されるケース7と、を備えて構
成される。尚、隣接してダイパット5に連結されるリー
ド4は、共通の電極2’を備えている。
【0013】ダイパット5は、ICチップ1の載置面が
図1(B)に示すように、電極2、2’上面よりも下方
に位置し、かつ、マウントしたICチップ1の上面が、
電極2、2’の上面と略面一となるように凹形状に形成
される。また、電極2、2’は、ダイパット5の内方に
突出して形成される。尚、ダイパット5の深さは、IC
チップ1の上面と、電極2、2’の上面が必ずしも面一
となるように形成する必要はない。
【0014】ケース7は、ダイパット5の底面が露出す
るように開口部7Aを備えて構成される。また、ダイパ
ット5を四方から囲む側壁のうち三方の側壁上端部に
は、ICチップ1をマウントした後に図示しないキャッ
プを嵌め込むための段付部8が設けられる。
【0015】かかる構成のプラスチックパッケージにI
Cチップ1をマウントする場合は、図1(A)に示すよ
うに、ダイパット5のICチップ1の載置面にICチッ
プ1をマウントした後、ICチップ1上面に備えた電極
パッド9と、電極2、2’とを、例えば金線からなるボ
ンディングワイヤー10でワイヤーボンディングして、
電気的に接続する。その後、図示しないキャップを段付
部8に嵌め込んでICチップ1をケース7内に封入す
る。
【0016】かかる構成のプラスチックパッケージによ
れば、ICチップ1の電極パッド9と、リード3、4の
電極2、2’とが略面一であるので、使用するボンディ
ングワイヤー10の長さを従来のパッケージより短くで
きる。したがって、ワイヤーのコストを低減できると共
に、ワイヤーボンディングの作業時間を短縮でき、ボン
ディングワイヤー10の曲げ強度も向上できる。
【0017】また、後述するプレス工程において、ダイ
パット5の深さを調整して、ICチップ1の電極パッド
9とリード3、4の電極2、2’との高さ位置を調整で
きるので、例えば、ボンディング時に電極パッド9上に
生成される金球の大きさを無視できず、電極パッド9と
電極2、2’を面一にすると、却ってボンディングの作
業性が悪くなってしまう場合にも、ボンディング作業を
容易とし、ボンディングワイヤー10の長さを最適にで
きる。
【0018】さらに、開口部7Aを設けて、ヒートシン
クとしての機能を有するダイパット5をパッケージ外部
に露出させる構成としたので、ICの放熱効率が向上
し、パッケージを小型化できる。
【0019】尚、図1では、リード3、4のプラスチッ
クパッケージ外側部分を折曲してリード挿入型にしてい
るが、折曲形状はこれに限らず、例えば面実装型にして
もよい。また、折曲しない構成としてもよい。
【0020】本発明に係るプラスチックパッケージの製
造方法を図2〜図5を参照しながら、以下に説明する。
まず、打抜き型で金属板を打ち抜くことによって、図2
(A)のような一対のリード形成部3’、4’と、マウ
ント形成部5’と、加工前のリードフレーム6’単体を
仕切る枠11と、リード連結用バーとしての一対のタイ
バー12と、プレス用バーとしての一対のテンションバ
ー13とを、図2(B)に示すように、同一平面上に備
えた加工前のリードフレーム6’を形成する。
【0021】タイバー12は、枠11の対向する一組の
枠辺11Aに沿って、各枠辺11Aからそれぞれ均等な
距離を有し、対向する他の一組の枠辺11B間に直線形
状で連結される。
【0022】テンションバー13は、他の一組の枠辺1
1Bとマウント形成部5’との間で、各枠辺11Bから
それぞれ均等な距離を有し、前記一対のタイバー12間
に枠辺11Bと平行な直線形状で連結される。
【0023】リード形成部3’、4’は、各外側端部が
所定ピッチで一対のタイバー12に連結され、それぞれ
がマウント形成部5’に向けて、当該タイバー12と直
角方向に延び、内側端部にワイヤーボンディングによっ
てICチップ1と電気的に接続される電極2、2’を備
えて形成される。また、隣接してマウント形成部5’に
連結されるリード形成部4’は、共通の電極2’を備え
て形成される。さらに、電極2、2’は、マウント形成
部5’内のICチップ1のマウント位置に近接させて適
宜形成される。
【0024】マウント形成部5’は、一対のリード形成
部3’、4’に挟まれる位置に設けられ、リード形成部
4’の内側端部と連結する部位が、リード形成部3’の
内側端部と分離する部位よりも幅広に形成される。
【0025】図3は、図2の加工前のリードフレーム
6’をプレスした状態を示す。上型金型14は、枠11
内で一対のテンションバー13間の長さよりも長い凸部
14Aを備えて構成される。また、凸部14Aは、ダイ
パット5のリード3と分離している部位に対応する側面
領域に、図のような窪み部14aを備えて構成される。
すなわち、窪み部14aは、プレス加工によって、各電
極2、2’がマウント形成部5’方向に引き寄せられる
ときに、凸部14A側面領域が電極2、2’と接触しな
いように形成される。一方、凸部14Aの窪み部14a
を設けた領域以外の側面領域は、ダイパット5のリード
3と分離している部位と同じ幅を有する。
【0026】下型金型15は、上型金型14の凸部14
Aと対応するように、枠11内で一対のテンションバー
13間より長く、図3(B)に示すように、底面の幅が
凸部14Aの幅広部(窪み部14a以外の側面領域)と
一致し、側面がテーパー状に形成される凹部を備えて構
成される。
【0027】また、上型金型14の凸部14Aと下型金
型15の凹部の凹凸は、マウント形成部5’上にマウン
トするICチップ1の高さに合わせて形成される。図2
の加工前のリードフレーム6’をプレスする場合は、下
型金型15の凹部に合わせてマウント形成部5を載置
し、上方から上型金型14の凸部14Aでマウント形成
部5’および一対のテンションバー13をプレスする。
【0028】プレスによって、ICチップ1の高さ分だ
け、マウント形成部5’およびテンションバー13が押
し下げられ、凹形状のマウント部としてのダイパット5
が形成される。これと同時に、一対のタイバー12の枠
辺11Bとテンションバー13との間の領域であるタイ
バー変形部16が、ダイパット5方向に変形し、各電極
2、2’もダイパット5方向(図3(A)中の矢印方
向)に引き寄せられる。これにより、電極2、2’がダ
イパット5内方に突出したリード3、4が形成される。
【0029】このように、ダイパット5とリード3、4
とを一体成形し、マウント形成部5’とテンションバー
13とを同時に同じ量プレスするので、各電極2、2’
をダイパット5方向に均等に引き寄せることができ、パ
ッケージの仕上がり寸法精度を非常に高くできる。
【0030】プレス加工によって、リード3、4と、ダ
イパット5を形成した後、図4に示すように、一対のテ
ンションバー13を切断する。これにより、リードフレ
ーム6が完成する。
【0031】図5において、例えばエポキシ樹脂などで
樹脂成形することによって、前述のように、ダイパット
5の底面が露出するように設けられた開口部7Aと、段
付部8とを備えたケース7を形成する。これにより、プ
ラスチックパッケージが完成する。
【0032】図6は、本発明に係るプラスチックパッケ
ージを利用してワイヤーボンディングを行う工程を示し
た図である。ダイパット5にICチップ1をマウントし
て、面一となったICチップ1の電極パッド9と電極
2、2’とをボンディングワイヤー10でワイヤーボン
ディングする。ボンディング後、図示しないキャップを
段付部8に嵌め込むことで、ICチップ1をケース7内
に封入する。
【0033】実際のプラスチックパッケージは、リード
3、4の外側端部をタイバー12から切り離し、図1に
示すように、パッケージ外側に引き出されるリード3、
4をパッケージの実装形態に合わせて適宜加工すること
で完成する。
【0034】尚、本実施形態では、ダイパット5上にマ
ウントしたICチップ1の電極パッド9と、電極2、
2’とが面一となるようにリードフレーム6を形成した
が、マウント形成部5’のリード形成部4’と連結して
いる部位の幅と、上下金型14、15の深さとを調整す
れば、電極2、2’に対するICチップ1の電極パッド
9の高さ位置を調整することが可能である。
【0035】さらに、本実施形態では、タイバー変形部
16の形状を、直線形状としたが、図7に示すように、
半円状にして枠辺11Bとテンションバー13との間の
直線距離よりも長くなるようにすれば、プレス時に、タ
イバー変形部16の枠辺11Bとの連結部に加わる力が
吸収され易くなり、プレス工程中に、枠辺11Bとタイ
バー12とが切断し難くなる。尚、図7では、半円状と
したが、形状は任意であり、枠辺11Bとテンションバ
ー13との間の直線距離よりも長くなる形状であればよ
い。
【0036】
【発明の効果】以上説明したように、請求項1に係る発
明によれば、ボンディングワイヤーを短くして、材料コ
ストを低減できると共に、ワイヤーの曲げ強度、およ
び、作業性を向上できる。
【0037】また、請求項2に係る発明によれば、ボン
ディングワイヤーの長さを最短にできる。また、請求項
3に係る発明によれば、マウント部とリードとを一体成
形できると共に、リード形成部の内側端部に備えた各電
極を、パッケージ中央方向へ均等に引き寄せることがで
きるので、パッケージの仕上がり寸法精度を非常に高く
できる。
【0038】また、請求項4に係る発明によれば、プレ
ス工程において、枠辺とリード連結バーとが切断し難く
なり、確実にリードをバランスよくマウント部内方に引
き寄せることができる。
【図面の簡単な説明】
【図1】本発明に係るプラスチックパッケージの一実施
形態を示した図で、(A)は平面図、(B)は図(A)
のA−A矢視断面図
【図2】本発明に係るプラスチックパッケージ製造方法
のリードフレーム形成工程の説明図で、(A)は平面
図、(B)は図(A)のB−B矢視断面図
【図3】リードフレームのプレス工程を示した図で、
(A)は平面図、(B)は図(A)のC−C矢視断面図
【図4】テンションバーを切断したリードフレームを示
した図で、(A)は平面図、(B)は図(A)のD−D
矢視断面図
【図5】樹脂モールド工程の説明図で、(A)は平面
図、(B)は図(A)のE−E矢視断面図
【図6】ワイヤーボンディング工程の説明図で、(A)
は平面図、(B)は図(A)のF−F矢視断面図
【図7】別のリードフレームの打抜き形状を示す図
【符号の説明】
1 ICチップ 2、2’ 電極 3、4 リード 3’、4’リード形成部 5 ダイパット 5’ マウント形成部 6、6’ リードフレーム 7 ケース 11 枠 12 タイバー 13 テンションバー 14 上型金型 14A 凸部 14a 窪み部 15 下型金型
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/50 H01L 23/50 S // H01L 21/56 21/56 H B (72)発明者 白鳥 政一 埼玉県大宮市宮前町821番地 株式会社日 新化成内 (72)発明者 椎木 清詞 埼玉県大宮市宮前町821番地 株式会社日 新化成内 Fターム(参考) 5F061 AA01 BA01 CA21 DA01 DD04 DD12 5F067 AA18 AB02 BE02 DF17

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ICチップをマウントするマウント部と、
    該マウント部の両側側方に複数引き出され、内側端部に
    ワイヤーボンディングによって前記ICチップと電気的
    に接続される電極を備えると共に、一部の内側端部が前
    記マウント部に連結するように形成したリード部と、を
    備えたリードフレームを、樹脂モールドすることによっ
    て形成されるプラスチックパッケージにおいて、 前記マウント部が、前記電極上面より下方に位置するよ
    うに凹形状に形成されると共に、当該電極が、凹形状の
    前記マウント部の内方へ突出することを特徴とするプラ
    スチックパッケージ。
  2. 【請求項2】前記マウント部は、マウントしたICチッ
    プの上面と、前記電極上面とが略面一になるように形成
    したことを特徴とする請求項1に記載のプラスチックパ
    ッケージ。
  3. 【請求項3】請求項1または2に記載のプラスチックパ
    ッケージを製造するに際し、 リードフレーム単体を仕切る枠の対向する一組の枠辺に
    沿って、対向する他の一組の枠辺間に連結される一対の
    リード連結用バーと、該一対のリード連結用バーにそれ
    ぞれ外側端部が連結されて互いに枠中央部に向けて延
    び、内側端部にワイヤーボンディングによって前記IC
    チップと電気的に接続される電極を備えた一対のリード
    形成部と、該一対のリード形成部に挟まれる位置に設け
    られ、当該一対のリード形成部の内側端部と連結する部
    位が、当該一対のリード形成部の内側端部と分離した部
    位よりも幅広な形状のマウント形成部と、前記他の一組
    の各枠辺と前記マウント形成部との間で、前記リード連
    結用バー間に連結される一対のプレス用バーと、を備え
    たリードフレームを形成する工程と、 前記枠内で少なくとも前記一対のプレス用バーまで延び
    る凹部を備えた下型金型と、該下型金型の凹部に対応す
    る位置に凸部を有し、該凸部の前記電極に対応する部位
    の幅が、当該電極と接触しないように、他の部位よりも
    狭い形状である上型金型と、を用い、プレス加工して前
    記マウント部およびリード部を形成する工程と、 プレスされたリードフレームを樹脂モールドする工程
    と、を備えることを特徴とするプラスチックパッケージ
    の製造方法。
  4. 【請求項4】前記一対のリード連結用バーは、前記他の
    一組の枠辺とプレス用バー間の部分を、当該枠辺とプレ
    ス用バー間の直線距離よりも長くなるような形状にした
    ことを特徴とする請求項3に記載のプラスチックパッケ
    ージの製造方法。
JP2000210486A 2000-07-11 2000-07-11 プラスチックパッケージの製造方法 Expired - Fee Related JP4493170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000210486A JP4493170B2 (ja) 2000-07-11 2000-07-11 プラスチックパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000210486A JP4493170B2 (ja) 2000-07-11 2000-07-11 プラスチックパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2002026166A true JP2002026166A (ja) 2002-01-25
JP4493170B2 JP4493170B2 (ja) 2010-06-30

Family

ID=18706747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000210486A Expired - Fee Related JP4493170B2 (ja) 2000-07-11 2000-07-11 プラスチックパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4493170B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350855A (ja) * 1989-07-19 1991-03-05 Fujitsu Ltd 半導体装置
JPH03236269A (ja) * 1990-02-14 1991-10-22 Fujitsu Miyagi Electron:Kk リードフレーム
JPH04312963A (ja) * 1991-02-21 1992-11-04 Mitsui Petrochem Ind Ltd 耐湿性の改良された半導体装置およびその製造方法
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH06224356A (ja) * 1993-01-22 1994-08-12 Sony Corp 半導体装置用リードフレーム
JPH09107054A (ja) * 1995-10-13 1997-04-22 Sony Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350855A (ja) * 1989-07-19 1991-03-05 Fujitsu Ltd 半導体装置
JPH03236269A (ja) * 1990-02-14 1991-10-22 Fujitsu Miyagi Electron:Kk リードフレーム
JPH04312963A (ja) * 1991-02-21 1992-11-04 Mitsui Petrochem Ind Ltd 耐湿性の改良された半導体装置およびその製造方法
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH06224356A (ja) * 1993-01-22 1994-08-12 Sony Corp 半導体装置用リードフレーム
JPH09107054A (ja) * 1995-10-13 1997-04-22 Sony Corp 半導体装置

Also Published As

Publication number Publication date
JP4493170B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
JP2001274308A (ja) リードフレームおよび半導体装置の製造方法
JP3885321B2 (ja) 樹脂封止型半導体部品の製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2005123495A (ja) 半導体装置の製造方法および半導体装置
JP4952126B2 (ja) 発光ダイオードパッケージ用プリモールド部品の製造方法
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
KR101243136B1 (ko) 반도체 장치 및 그 제조 방법
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003179292A (ja) 半導体レーザ装置およびその製造方法
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP2002026166A (ja) プラスチックパッケージおよびその製造方法
JPH06151520A (ja) 半導体装置
JP3571450B2 (ja) リードフレームの製法および発光素子の製法
CN106409694B (zh) 半导体装置及其制造方法
JPH061797B2 (ja) リードフレームの製造方法
JP2859057B2 (ja) リードフレーム
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JP2004104153A (ja) 発光素子および半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
US5343615A (en) Semiconductor device and a process for making same having improved leads
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPS5812452Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150416

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees