JPH0821650B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0821650B2 JPH0821650B2 JP1240992A JP24099289A JPH0821650B2 JP H0821650 B2 JPH0821650 B2 JP H0821650B2 JP 1240992 A JP1240992 A JP 1240992A JP 24099289 A JP24099289 A JP 24099289A JP H0821650 B2 JPH0821650 B2 JP H0821650B2
- Authority
- JP
- Japan
- Prior art keywords
- connecting piece
- inner leads
- lead
- leads
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に係り、特にそのイン
ナーリードの変形防止に関する。
ナーリードの変形防止に関する。
（従来の技術） 例えば通常のICは、第２図に示すように、リードフレ
ーム１のダイパッド２に、半導体素子３を固着し、この
半導体素子３のボンディングパッドとリードフレームの
インナーリード４とを金線あるいはアルミ線のボンディ
ングワイヤ５によって結線し、更にこれらを樹脂６で封
止することにより製造されている。
ーム１のダイパッド２に、半導体素子３を固着し、この
半導体素子３のボンディングパッドとリードフレームの
インナーリード４とを金線あるいはアルミ線のボンディ
ングワイヤ５によって結線し、更にこれらを樹脂６で封
止することにより製造されている。
ここで用いられるリードフレームは、第３図に１例を
示す如く、半導体素子を搭載するためのダイパッド２
と、先端が該ダイパッドをとり囲むように延在せしめら
れたインナーリード４と、該インナーリードとほぼ直交
する方向に延びこれらインナーリードを一体的に支持す
るタイバー７と、該タイバーの外側に前記各インナーリ
ードに接続するように配設せしめられたアウターリード
８とダイパッド２を支持するサポートバー９とから構成
されている。
示す如く、半導体素子を搭載するためのダイパッド２
と、先端が該ダイパッドをとり囲むように延在せしめら
れたインナーリード４と、該インナーリードとほぼ直交
する方向に延びこれらインナーリードを一体的に支持す
るタイバー７と、該タイバーの外側に前記各インナーリ
ードに接続するように配設せしめられたアウターリード
８とダイパッド２を支持するサポートバー９とから構成
されている。
ところで、半導体装置の小形化、薄型化、高集積化、
多ピン化に伴い、リードフレームのインナーリード先端
が細くなり、変形を生じ易くなっている。また、隣接す
るインナーリードとの間隔は狭く、インナーリードの変
形は、リードの短絡やボンディング不良を生じ易く、リ
ードフレームの歩留まり低下や、半導体素子の信頼性低
下の原因の１つになっている。
多ピン化に伴い、リードフレームのインナーリード先端
が細くなり、変形を生じ易くなっている。また、隣接す
るインナーリードとの間隔は狭く、インナーリードの変
形は、リードの短絡やボンディング不良を生じ易く、リ
ードフレームの歩留まり低下や、半導体素子の信頼性低
下の原因の１つになっている。
更に、半導体素子のボンディングパッドとインナーリ
ードとをボンディングワイヤによって接続するワイヤボ
ンディングに際しては、隣接するインナーリードとの間
隔が狭くかつリード幅が小さいことに起因してボンディ
ングエリアが狭くなり、ボンディングミスが発生し易く
なる。また、リード数が多いため、変形によるリード間
の短絡を考えると、隣接するインナーリードとの間隔を
ある程度保持しなければならず、リード先端をダイパッ
ドのすぐ近くまで伸ばすことができず、ボンディングワ
イヤを長くする必要がある。これはボンディングワイヤ
の無駄であるのみならず、ワイヤボンディングが順調に
行なわれた後においても、樹脂封止工程等において、ワ
イヤ同志またはワイヤとリードとの短絡事故を生じるお
それがある等、多くの問題があった。
ードとをボンディングワイヤによって接続するワイヤボ
ンディングに際しては、隣接するインナーリードとの間
隔が狭くかつリード幅が小さいことに起因してボンディ
ングエリアが狭くなり、ボンディングミスが発生し易く
なる。また、リード数が多いため、変形によるリード間
の短絡を考えると、隣接するインナーリードとの間隔を
ある程度保持しなければならず、リード先端をダイパッ
ドのすぐ近くまで伸ばすことができず、ボンディングワ
イヤを長くする必要がある。これはボンディングワイヤ
の無駄であるのみならず、ワイヤボンディングが順調に
行なわれた後においても、樹脂封止工程等において、ワ
イヤ同志またはワイヤとリードとの短絡事故を生じるお
それがある等、多くの問題があった。
このように、インナーリードの変形の原因は、リード
フレーム搬送時における機械的外力、半導体装置製造工
程における熱履歴、加工歪、内部応力等によるもので、
これらの原因を排除するためいろいろな方法が提案され
ている。
フレーム搬送時における機械的外力、半導体装置製造工
程における熱履歴、加工歪、内部応力等によるもので、
これらの原因を排除するためいろいろな方法が提案され
ている。
例えば、ダイパッドの周囲に伸長するインナーリード
の先端部のボンディングエリアを除く領域を、ポリイミ
ド等の絶縁性テープにより連結固定するいわゆるテーピ
ング法が提案されている。
の先端部のボンディングエリアを除く領域を、ポリイミ
ド等の絶縁性テープにより連結固定するいわゆるテーピ
ング法が提案されている。
また、インナーリード先端を連結片で繋いだ状態でテ
ーピングを行い、インナーリード間の間隔を所定寸法に
保持した状態で連結片を取り除く方法も提案されてい
る。
ーピングを行い、インナーリード間の間隔を所定寸法に
保持した状態で連結片を取り除く方法も提案されてい
る。
しかしながら、実装工程等の後続工程で、熱履歴によ
りテープが伸縮し、インナーリードが変形することがあ
った。
りテープが伸縮し、インナーリードが変形することがあ
った。
そこで、従来の絶縁性テープによるテーピングに代え
て、紫外線硬化型樹脂あるいは熱硬化性樹脂等の樹脂に
よってインナーリード間を接続する方法を提案している
が、この方法では、樹脂の厚みの分だけリードフレーム
が厚くなり、搬送中に引っ掛かりが生じる等の問題があ
った。
て、紫外線硬化型樹脂あるいは熱硬化性樹脂等の樹脂に
よってインナーリード間を接続する方法を提案している
が、この方法では、樹脂の厚みの分だけリードフレーム
が厚くなり、搬送中に引っ掛かりが生じる等の問題があ
った。
（発明が解決しようとする課題） このように、従来の半導体装置の製造方法によれば、
インナーリード固定用のテープの粘着時等の圧力によっ
て変形を生じ易く、このような固定用のテープを使用し
ても、接着剤の強度が低いため、熱的影響を受け易くイ
ンナーリード先端の位置を正しく維持することができ
ず、また、樹脂を用いて固定するものは樹脂の厚みの分
だけリードフレームが厚くなり、リードフレーム搬送中
に引っ掛かりが生じたりしやすいという問題があった。
インナーリード固定用のテープの粘着時等の圧力によっ
て変形を生じ易く、このような固定用のテープを使用し
ても、接着剤の強度が低いため、熱的影響を受け易くイ
ンナーリード先端の位置を正しく維持することができ
ず、また、樹脂を用いて固定するものは樹脂の厚みの分
だけリードフレームが厚くなり、リードフレーム搬送中
に引っ掛かりが生じたりしやすいという問題があった。
本発明は前記実情に鑑みてなされたもので、インナー
リード先端の変形を防止し、信頼性の高い半導体装置を
提供することを目的とする。
リード先端の変形を防止し、信頼性の高い半導体装置を
提供することを目的とする。
（問題点を解決するための手段） そこで本発明では、半導体素子搭載部分近傍から放射
状に延びる複数のインナーリードと、前記インナーリー
ドに延設されたアウターリードと、前記インナーリード
を相互に連結する連結片とを有するリードフレームを形
成し、前記半導体素子搭載部分に半導体チップを載置
し、前記半導体チップと前記インナーリードの先端とを
電気的に接続したのち、前記連結片の表面側もしくは裏
面側が露呈する開口部を有する樹脂封止領域が形成され
るように樹脂封止を行い、前記開口部を介して前記連結
片を切除し、インナーリードを個々に分離するようにし
ている。
状に延びる複数のインナーリードと、前記インナーリー
ドに延設されたアウターリードと、前記インナーリード
を相互に連結する連結片とを有するリードフレームを形
成し、前記半導体素子搭載部分に半導体チップを載置
し、前記半導体チップと前記インナーリードの先端とを
電気的に接続したのち、前記連結片の表面側もしくは裏
面側が露呈する開口部を有する樹脂封止領域が形成され
るように樹脂封止を行い、前記開口部を介して前記連結
片を切除し、インナーリードを個々に分離するようにし
ている。
（作用） 上記方法によれば、隣接するインナーリード相互間を
連結片によって固定した状態で樹脂封止がなされるた
め、ボンディング時および樹脂封止時には、インナーリ
ードの先端は連結片によって所定の間隔を保ちつつ支持
されているため、リードが変形を起こすことはない。そ
して封止樹脂によってリード位置が固定された状態で連
結片を切除するようにしているため、リードの変形は完
全に防止される。
連結片によって固定した状態で樹脂封止がなされるた
め、ボンディング時および樹脂封止時には、インナーリ
ードの先端は連結片によって所定の間隔を保ちつつ支持
されているため、リードが変形を起こすことはない。そ
して封止樹脂によってリード位置が固定された状態で連
結片を切除するようにしているため、リードの変形は完
全に防止される。
（実施例） 以下、本発明の実施例について、図面を参照しつつ詳
細に説明する。
細に説明する。
第１図（ａ）乃至第１図（ｃ）は、本発明実施例のリ
ードフレームの製造工程を示す図である。
ードフレームの製造工程を示す図である。
まず、第１図（ａ）に示すように、スタンピング法に
より、帯状材料を加工し、ボンディングエリアよりもタ
イバー７よりの位置にインナーリード４を、隣接するイ
ンナーリードと連結片11によって僅かに接続するように
成型する。
より、帯状材料を加工し、ボンディングエリアよりもタ
イバー７よりの位置にインナーリード４を、隣接するイ
ンナーリードと連結片11によって僅かに接続するように
成型する。
次いで、コイニング処理を行い、インナーリード先端
部の平均幅を確保したのち、先端部にめっきを行うめっ
き工程を経て、第１図（ｂ）に示すように、ダイパッド
２に半導体チップ３を載置し、ワイヤボンディングを行
う。
部の平均幅を確保したのち、先端部にめっきを行うめっ
き工程を経て、第１図（ｂ）に示すように、ダイパッド
２に半導体チップ３を載置し、ワイヤボンディングを行
う。
こののち、第１図（ｃ）に示すように、パッケージ６
の開口部Ｗから連結片11が露呈するように、開口部を残
して樹脂封止を行う。
の開口部Ｗから連結片11が露呈するように、開口部を残
して樹脂封止を行う。
そして、第１図（ｄ）に示すように、パッケージ６の
開口部Ｗから、レーザ処理により連結片11を切除する。
開口部Ｗから、レーザ処理により連結片11を切除する。
最後に、第１図（ｅ）に示すように、このパッケージ
の開口部Ｗに樹脂Ｍを充填する。
の開口部Ｗに樹脂Ｍを充填する。
そして、枠体10、タイバー７を切除すると共に、アウ
ターリードを所望の形状に加工し、第３図に示したのと
同様の半導体装置が完成する。
ターリードを所望の形状に加工し、第３図に示したのと
同様の半導体装置が完成する。
このようにして形成された半導体装置は、連結片によ
り、樹脂封止工程まで、互いの位置関係を保持すること
ができ、封止樹脂により強固にインナーリード位置が固
定された後、連結片を除去するようにしているため、イ
ンナーリードの間隔が小さいものに対しても、変形はな
くなり、インリード同志の短絡が防止される。また、連
結片により樹脂封止工程まで補強がなされるため、イン
ナーリードは先端でのリード幅を細くすることができ
る。これによりダイパッドに対してインナーリードの先
端を更に近接せしめ得、ボンディングワイヤの使用量が
低減し、製造コストが節減される。更にまた、ボンディ
ングワイヤを短くすることができ、短絡が防止される。
り、樹脂封止工程まで、互いの位置関係を保持すること
ができ、封止樹脂により強固にインナーリード位置が固
定された後、連結片を除去するようにしているため、イ
ンナーリードの間隔が小さいものに対しても、変形はな
くなり、インリード同志の短絡が防止される。また、連
結片により樹脂封止工程まで補強がなされるため、イン
ナーリードは先端でのリード幅を細くすることができ
る。これによりダイパッドに対してインナーリードの先
端を更に近接せしめ得、ボンディングワイヤの使用量が
低減し、製造コストが節減される。更にまた、ボンディ
ングワイヤを短くすることができ、短絡が防止される。
また、リードフレーム自体には、テープや樹脂による
連結固定処理を施さないため、搬送途上での引っ掛かり
などの事故発生のおそれもない。
連結固定処理を施さないため、搬送途上での引っ掛かり
などの事故発生のおそれもない。
このように、本発明の方法によれば、極めて信頼性の
高い半導体装置を得ることができる。
高い半導体装置を得ることができる。
なお、前記実施例では、連結片の除去に際し、レーザ
処理を行うようにしたがレーザ処理に限定されることな
く適宜変更可能である。
処理を行うようにしたがレーザ処理に限定されることな
く適宜変更可能である。
また、前記実施例ではワイヤボンディング方式のリー
ドフレームを用いた例について説明したが、ワイヤレス
ボンディング方式のものについても適用可能である。
ドフレームを用いた例について説明したが、ワイヤレス
ボンディング方式のものについても適用可能である。
（発明の効果） 以上説明したように本発明の方法によれば、隣接する
インナーリードの間を、連結片を残して連結した状態で
成形し、樹脂封止工程でインナーリード間が完全に固定
するまでこの連結片を残しておくようにし、この連結片
が露呈するような開口部を残して樹脂封止を行った後、
この開口部を介して連結片を切除するようにしているた
め、リードの変形を生じることがなく高精度の半導体装
置を提供することが可能となる。
インナーリードの間を、連結片を残して連結した状態で
成形し、樹脂封止工程でインナーリード間が完全に固定
するまでこの連結片を残しておくようにし、この連結片
が露呈するような開口部を残して樹脂封止を行った後、
この開口部を介して連結片を切除するようにしているた
め、リードの変形を生じることがなく高精度の半導体装
置を提供することが可能となる。
第１図（ａ）乃至第１図（ｅ）は本発明実施例の半導体
装置の製造工程図、第２図は従来の半導体装置を示す
図、第３図は同半導体装置のリードフレームを示す図で
ある。 １……リードフレーム、２……ダイパッド、３……半導
体素子、４……インナーリード、５……ボンディングワ
イヤ、６……樹脂、７……タイバー、８……アウターリ
ード、９……サポートバー、10……枠体、11……連結
片、Ｗ……開口部、Ｍ……樹脂。
装置の製造工程図、第２図は従来の半導体装置を示す
図、第３図は同半導体装置のリードフレームを示す図で
ある。 １……リードフレーム、２……ダイパッド、３……半導
体素子、４……インナーリード、５……ボンディングワ
イヤ、６……樹脂、７……タイバー、８……アウターリ
ード、９……サポートバー、10……枠体、11……連結
片、Ｗ……開口部、Ｍ……樹脂。
Claims (1)
- 【請求項１】半導体素子搭載部分近傍から放射状に延び
る複数のインナーリードと、前記インナーリードに延設
されたアウターリードと、前記インナーリードを相互に
連結する連結片とを有するリードフレームを形成するリ
ードフレーム形成工程と、 前記半導体素子搭載部分に半導体チップを載置し、前記
半導体チップと前記インナーリードの先端とを電気的に
接続する接続工程と、 前記連結片の表面側もしくは裏面側が露呈する開口部を
有する樹脂封止領域が形成されるように樹脂封止を行う
樹脂封止工程と、 前記開口部を介して前記連結片を切除し、インナーリー
ドを個々に分離する連結片切除工程とを具備したことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240992A JPH0821650B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240992A JPH0821650B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102859A JPH03102859A (ja) | 1991-04-30 |
| JPH0821650B2 true JPH0821650B2 (ja) | 1996-03-04 |
Family
ID=17067714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240992A Expired - Fee Related JPH0821650B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821650B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570583B2 (ja) * | 1992-07-31 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置の製造方法及びその製造装置 |
| KR100726778B1 (ko) * | 2006-01-11 | 2007-06-11 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 |
-
1989
- 1989-09-18 JP JP1240992A patent/JPH0821650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102859A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
| JP2936062B2 (ja) | 半導体装置の製造方法 | |
| US5270262A (en) | O-ring package | |
| JPH041503B2 (ja) | ||
| US4987473A (en) | Leadframe system with multi-tier leads | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US6427976B1 (en) | Lead-frame-based chip-scale package and method of manufacturing the same | |
| US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
| US7332804B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH0821650B2 (ja) | 半導体装置の製造方法 | |
| JP2897479B2 (ja) | リードフレーム | |
| JPH0294552A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JPH0338056A (ja) | リードフレームの製造方法 | |
| JPH0783086B2 (ja) | リードフレームの製造方法 | |
| JP3028173B2 (ja) | リードフレームおよびその製造方法 | |
| JPH02156660A (ja) | 半導体装置の製造方法 | |
| EP0484772A2 (en) | Semiconductor package and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |