JP2013093472A - 部材の接合構造およびその接合方法、パッケージ - Google Patents
部材の接合構造およびその接合方法、パッケージ Download PDFInfo
- Publication number
- JP2013093472A JP2013093472A JP2011235385A JP2011235385A JP2013093472A JP 2013093472 A JP2013093472 A JP 2013093472A JP 2011235385 A JP2011235385 A JP 2011235385A JP 2011235385 A JP2011235385 A JP 2011235385A JP 2013093472 A JP2013093472 A JP 2013093472A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- metal layer
- joining
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12458—All metal or with adjacent metals having composition, density, or hardness gradient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】電子部品を収容または載置する部材の接合構造であって、第1の部材と、第1の部材に接合された第2の部材と、第1の部材の接合面と、第2の部材の接合面と、の間に介在する接合部13と、を備える。接合部は、錫(Sn)、インジウム(In)および亜鉛(Zn)のうちの少なくとも1つの金属と、銅(Cu)と、を含み、第1の部材および第2の部材の少なくともいずれか一方の側に向けて金属の含有量が減少し、同じ方向に銅の含有量が増加する。
【選択図】図1
Description
図1は、第1の実施形態に係るパッケージ10を示す模式図である。図1(a)は、パッケージ10の平面図であり、図1(b)は、図1(a)におけるIb−Ib線に沿った断面図である。パッケージ10は、例えば、半導体素子、光半導体素子、圧電素子などの電子部品をその内部に収容する。
図4は、実施形態の第1の変形例に係る接合構造を模式的に示す部分断面図である。図4(a)に示すように、本変形例では、接合金属層21と、枠体5と、の間に接合金属層25が設けられている点で、図3に示す接合構造と相違する。接合金属層25は、銅を含む金属である。また、接合金属層25と枠体5との間に、例えば、チタンまたはニッケルなどを含む接着層を設けても良い。
図5は、実施形態の第2の変形例に係る接合構造を模式的に示す部分断面図である。図5(a)に示すように、本変形例では、基板31の表面に接合金属層23が設けられず、接合金属層21と枠体5との間に接合金属層25が設けられている点で、図3に示す接合構造と相違する。基板31は、例えば、銅板、もしくは、銅を主成分とする合金からなる。
図6は、実施形態の第3の変形例に係る接合構造を模式的に示す部分断面図である。図6(a)に示すように、本変形例では、接合金属層21と、枠体5と、の間に接合金属層25が設けられる。さらに、基板3の銅を含む表面(接合金属層23の表面)、および、接合金属層21の表面に、保護金属層33および35が設けられた点で、図3に示す接合構造と相違する。
図8は、第2の実施形態に係る半導体装置100を示す模式図である。図8(a)は、半導体装置100の平面図であり、図8(b)は、図8(a)に示すVIIIb‐VIIIb線に沿った断面図である。
Claims (13)
- 電子部品を収容または載置する部材の接合構造であって、
第1の部材と、
前記第1の部材に接合された第2の部材と、
前記第1の部材の接合面と、前記第2の部材の接合面と、の間に介在する接合部であって、錫(Sn)、インジウム(In)および亜鉛(Zn)のうちの少なくとも1つの金属と、銅(Cu)と、を含み、前記第1の部材および前記第2の部材の少なくともいずれか一方の側に向けて前記金属の含有量が減少し、同方向に前記銅の含有量が増加する接合部と、
を備えた部材の接合構造。 - 前記金属の含有量は、前記第1の部材および前記第2の部材の両方の側に向けて減少し、
前記銅の含有量は、前記第1の部材および前記第2の部材の両方の側に向けて増加する請求項1記載の部材の接合構造。 - 前記接合部は、前記第1の部材の側に設けられた銅を含む第1の層と、前記第2の部材の側に設けられた銅を含む第2の層と、を有する請求項2記載の部材の接合構造。
- 前記接合部は、金(Au)および白金(Pt)の少なくともいずれかを含有する請求項1〜3のいずれか1つに記載の部材の接合構造。
- 前記第1の部材は、銅または銅合金からなり、
前記第2の部材は、鉄(Fe)を含む合金からなる請求項1〜4のいずれか1つに記載の部材の接合構造。 - 前記第1の部材および前記第2の部材の少なくともいずれかは、セラミック材を含む請求項1〜4のいずれか1つに記載の部材の接合構造。
- 電子部品を収容または載置する部材の接合方法であって、
第1の部材の銅(Cu)を含む表面と、第2の部材に形成された錫(Sn)、インジウム(In)および亜鉛(Zn)のうちの少なくとも1つの金属を含有する第1の接合金属層の表面と、を接触させ、
前記第1の部材と前記第2の部材とを密着させた状態で加熱し、前記金属を前記第1の部材の銅を含む前記表面に拡散させる部材の接合方法。 - 前記第1の部材の表面に銅を含む第2の接合金属層が形成され、その表面と前記第1の接合金属層の前記表面とを接触させる請求項7記載の部材の接合方法。
- 前記第1の部材と前記第1の接合金属層との間に、銅を含む第3の接合金属層が形成された請求項7または8のいずれかに記載の部材の接合方法。
- 前記第1の部材の銅を含む表面および前記第1の接合金属層の表面に、保護金属層が設けられた請求項7〜9のいずれか1つに記載の部材の接合方法。
- 前記保護金属層は、金(Au)または白金(Pt)からなる請求項10記載の部材の接合方法。
- 電子部品が固着される基板と、
前記電子部品が固着される部分を囲む枠体であって、錫(Sn)、インジウム(In)および亜鉛(Zn)のうちの少なくとも1つの金属と、銅(Cu)と、を含む接合部を介して前記基板に接合された枠体と、
を備え、
前記接合部において、前記金属の含有量は、前記基板および前記枠体の少なくともいずれか一方の側に向けて減少し、同じ方向に前記銅の含有量は、増加するパッケージ。 - 前記電子部品に信号を入力し、また、信号を出力させるためのフィードスルー端子をさらに備え、
前記基板と前記フィードスルー端子との間、および、前記枠体と前記フィードスルー端子との間は、前記接合部を介して接合された請求項12記載のパッケージ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011235385A JP5588419B2 (ja) | 2011-10-26 | 2011-10-26 | パッケージ |
US13/558,765 US20130105205A1 (en) | 2011-10-26 | 2012-07-26 | Joined structural body of members, joining method of members, and package for containing an electronic component |
EP12178910.1A EP2587532A3 (en) | 2011-10-26 | 2012-08-01 | Joined structural body of members, joining method of members, and package for containing an electronic component |
TW101127981A TWI471986B (zh) | 2011-10-26 | 2012-08-03 | 構件之接合構造體、構件之接合方法、以及封裝 |
KR1020120086056A KR101476504B1 (ko) | 2011-10-26 | 2012-08-07 | 부재의 접합 구조체, 부재의 접합 방법, 및 패키지 |
CN201210279989.5A CN103077934B (zh) | 2011-10-26 | 2012-08-08 | 部件的接合结构体、部件的接合方法以及封装体 |
US14/524,282 US9357644B2 (en) | 2011-10-26 | 2014-10-27 | Joined structural body of members, joining method of members, and package for containing an electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011235385A JP5588419B2 (ja) | 2011-10-26 | 2011-10-26 | パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013093472A true JP2013093472A (ja) | 2013-05-16 |
JP5588419B2 JP5588419B2 (ja) | 2014-09-10 |
Family
ID=47002542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011235385A Expired - Fee Related JP5588419B2 (ja) | 2011-10-26 | 2011-10-26 | パッケージ |
Country Status (6)
Country | Link |
---|---|
US (2) | US20130105205A1 (ja) |
EP (1) | EP2587532A3 (ja) |
JP (1) | JP5588419B2 (ja) |
KR (1) | KR101476504B1 (ja) |
CN (1) | CN103077934B (ja) |
TW (1) | TWI471986B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082024A (ja) * | 2014-10-15 | 2016-05-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2018113678A (ja) * | 2016-12-02 | 2018-07-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 基板間のキャビティ内に形成されてビアを含む電子デバイス |
CN108366500A (zh) * | 2018-01-03 | 2018-08-03 | 佛山杰致信息科技有限公司 | 一种电子元器件保护结构 |
US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5885690B2 (ja) | 2012-04-27 | 2016-03-15 | キヤノン株式会社 | 電子部品および電子機器 |
JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
JP6296687B2 (ja) | 2012-04-27 | 2018-03-20 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法。 |
JP2014207389A (ja) | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
JP2014207388A (ja) | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
JP2015165527A (ja) * | 2014-02-28 | 2015-09-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20160105984A1 (en) * | 2014-10-09 | 2016-04-14 | International Rectifier Corporation | Power Unit with Conductive Slats |
JP6273247B2 (ja) * | 2015-12-03 | 2018-01-31 | 株式会社東芝 | 高周波半導体増幅器 |
CN105537756B (zh) * | 2016-01-29 | 2018-06-26 | 山东大学 | 一种铜与锌基合金的低温真空扩散连接方法 |
JP6412900B2 (ja) * | 2016-06-23 | 2018-10-24 | 株式会社東芝 | 高周波半導体用パッケージ |
CN106252422A (zh) * | 2016-08-23 | 2016-12-21 | 太仓市威士达电子有限公司 | 一种用于光电器件封装的金属外壳 |
TWI683604B (zh) * | 2016-12-23 | 2020-01-21 | 德商德國艾托特克公司 | 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板 |
US20190006254A1 (en) * | 2017-06-30 | 2019-01-03 | Kyocera International, Inc. | Microelectronic package construction enabled through ceramic insulator strengthening and design |
KR102325114B1 (ko) * | 2019-12-06 | 2021-11-11 | 제엠제코(주) | 반도체 패키지의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110726A (ja) * | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2005032834A (ja) * | 2003-07-08 | 2005-02-03 | Toshiba Corp | 半導体チップと基板との接合方法 |
JP2006013241A (ja) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージ、および半導体装置 |
WO2008149584A1 (ja) * | 2007-06-04 | 2008-12-11 | Murata Manufacturing Co., Ltd. | 電子部品装置およびその製造方法 |
JP2010050163A (ja) * | 2008-08-19 | 2010-03-04 | Osaka Univ | 電子素子の実装方法および該実装方法によって実装された電子部品 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4784974A (en) * | 1982-08-05 | 1988-11-15 | Olin Corporation | Method of making a hermetically sealed semiconductor casing |
US5155299A (en) * | 1988-10-05 | 1992-10-13 | Olin Corporation | Aluminum alloy semiconductor packages |
JPH0766949B2 (ja) * | 1990-09-28 | 1995-07-19 | 富士通株式会社 | Icパッケージ |
US6271579B1 (en) * | 1993-10-08 | 2001-08-07 | Stratedge Corporation | High-frequency passband microelectronics package |
JP3500268B2 (ja) * | 1997-02-27 | 2004-02-23 | 京セラ株式会社 | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ |
KR19990069950A (ko) * | 1998-02-16 | 1999-09-06 | 윤종용 | 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법 |
US6342442B1 (en) * | 1998-11-20 | 2002-01-29 | Agere Systems Guardian Corp. | Kinetically controlled solder bonding |
JP2000307228A (ja) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール |
WO2002049077A2 (en) * | 2000-12-11 | 2002-06-20 | Handy & Harman | Barrier layer for electrical connectors and methods of applying the layer |
US6793829B2 (en) * | 2002-02-27 | 2004-09-21 | Honeywell International Inc. | Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices |
JP2005274560A (ja) * | 2004-02-27 | 2005-10-06 | Fuji Electric Holdings Co Ltd | 放射線検出器用フィルタの実装方法 |
JP2005288458A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 接合体、半導体装置、接合方法、及び半導体装置の製造方法 |
US7091601B2 (en) * | 2004-04-30 | 2006-08-15 | Philliber Joel A | Method of fabricating an apparatus including a sealed cavity |
JP4519637B2 (ja) * | 2004-12-28 | 2010-08-04 | 株式会社東芝 | 半導体装置 |
US7754343B2 (en) * | 2005-08-17 | 2010-07-13 | Oracle America, Inc. | Ternary alloy column grid array |
JP4569423B2 (ja) * | 2005-08-31 | 2010-10-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
WO2008041350A1 (en) * | 2006-09-29 | 2008-04-10 | Kabushiki Kaisha Toshiba | Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint |
US20080176096A1 (en) * | 2007-01-22 | 2008-07-24 | Yen-Hang Cheng | Solderable layer and a method for manufacturing the same |
JP5160201B2 (ja) * | 2007-11-20 | 2013-03-13 | 株式会社豊田中央研究所 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
WO2010021268A1 (ja) * | 2008-08-21 | 2010-02-25 | 株式会社村田製作所 | 電子部品装置およびその製造方法 |
WO2010031845A1 (en) * | 2008-09-18 | 2010-03-25 | Imec | Methods and systems for material bonding |
US20100091477A1 (en) * | 2008-10-14 | 2010-04-15 | Kabushiki Kaisha Toshiba | Package, and fabrication method for the package |
DE102008054415A1 (de) * | 2008-12-09 | 2010-06-10 | Robert Bosch Gmbh | Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung |
TW201029059A (en) * | 2009-01-22 | 2010-08-01 | Univ Nat Central | Tin/silver bonding structure and its method |
JP2010179336A (ja) * | 2009-02-05 | 2010-08-19 | Toyota Central R&D Labs Inc | 接合体、半導体モジュール、及び接合体の製造方法 |
CN101555557B (zh) * | 2009-04-29 | 2011-04-13 | 金龙精密铜管集团股份有限公司 | 铜合金、铜合金的制备方法、铜管 |
EP2259307B1 (en) * | 2009-06-02 | 2019-07-03 | Napra Co., Ltd. | Electronic device |
EP2363373A1 (en) * | 2010-03-02 | 2011-09-07 | SensoNor Technologies AS | Bonding process for sensitive micro-and nano-systems |
JP5450313B2 (ja) * | 2010-08-06 | 2014-03-26 | 株式会社東芝 | 高周波半導体用パッケージおよびその作製方法 |
JP5269864B2 (ja) * | 2010-12-07 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
JP2013038330A (ja) * | 2011-08-10 | 2013-02-21 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2014049700A (ja) * | 2012-09-03 | 2014-03-17 | Toshiba Corp | 部材の接合構造およびその接合方法、パッケージ |
JP2014207389A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
JP2014207388A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
-
2011
- 2011-10-26 JP JP2011235385A patent/JP5588419B2/ja not_active Expired - Fee Related
-
2012
- 2012-07-26 US US13/558,765 patent/US20130105205A1/en not_active Abandoned
- 2012-08-01 EP EP12178910.1A patent/EP2587532A3/en not_active Withdrawn
- 2012-08-03 TW TW101127981A patent/TWI471986B/zh not_active IP Right Cessation
- 2012-08-07 KR KR1020120086056A patent/KR101476504B1/ko not_active IP Right Cessation
- 2012-08-08 CN CN201210279989.5A patent/CN103077934B/zh not_active Expired - Fee Related
-
2014
- 2014-10-27 US US14/524,282 patent/US9357644B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110726A (ja) * | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2005032834A (ja) * | 2003-07-08 | 2005-02-03 | Toshiba Corp | 半導体チップと基板との接合方法 |
JP2006013241A (ja) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージ、および半導体装置 |
WO2008149584A1 (ja) * | 2007-06-04 | 2008-12-11 | Murata Manufacturing Co., Ltd. | 電子部品装置およびその製造方法 |
JP2010050163A (ja) * | 2008-08-19 | 2010-03-04 | Osaka Univ | 電子素子の実装方法および該実装方法によって実装された電子部品 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
JP2016082024A (ja) * | 2014-10-15 | 2016-05-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2018113678A (ja) * | 2016-12-02 | 2018-07-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 基板間のキャビティ内に形成されてビアを含む電子デバイス |
CN108366500A (zh) * | 2018-01-03 | 2018-08-03 | 佛山杰致信息科技有限公司 | 一种电子元器件保护结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103077934B (zh) | 2016-05-18 |
US20130105205A1 (en) | 2013-05-02 |
EP2587532A2 (en) | 2013-05-01 |
KR101476504B1 (ko) | 2014-12-24 |
US20150043186A1 (en) | 2015-02-12 |
TW201330192A (zh) | 2013-07-16 |
KR20130045797A (ko) | 2013-05-06 |
US9357644B2 (en) | 2016-05-31 |
CN103077934A (zh) | 2013-05-01 |
JP5588419B2 (ja) | 2014-09-10 |
EP2587532A3 (en) | 2014-02-19 |
TWI471986B (zh) | 2015-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588419B2 (ja) | パッケージ | |
US20140063757A1 (en) | Joint structure of package members, method for joining same, and package | |
JP2006303400A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
JP5858637B2 (ja) | 半導体パッケージ | |
KR102242617B1 (ko) | 반도체 장치 | |
JPWO2012073572A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP4412072B2 (ja) | 電子部品の実装方法,半導体モジュール及び半導体装置 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP2013187303A (ja) | 半導体装置およびその製造方法、並びに実装部材 | |
JP6221590B2 (ja) | 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法 | |
JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
JP2013187418A (ja) | 半導体装置およびその製造方法、並びに実装部材 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2013077741A (ja) | 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法 | |
JP5982303B2 (ja) | 半導体装置用パッケージ、およびその製造方法、並びに半導体装置 | |
JP2004327732A (ja) | セラミック回路基板及び電気回路モジュール | |
JP2019110280A (ja) | 半導体装置の製造方法 | |
JP2018164047A (ja) | 電子装置およびその製造方法 | |
JP2010098144A (ja) | リードフレーム及び半導体装置 | |
CN116913885A (zh) | 半导体器件组件 | |
JP2014086581A (ja) | 半導体素子収納用パッケージ | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JP2013207226A (ja) | 半導体チップ実装基板 | |
JP2008117841A (ja) | 半導体パワーモジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5588419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |