JP2013187303A - 半導体装置およびその製造方法、並びに実装部材 - Google Patents

半導体装置およびその製造方法、並びに実装部材 Download PDF

Info

Publication number
JP2013187303A
JP2013187303A JP2012050501A JP2012050501A JP2013187303A JP 2013187303 A JP2013187303 A JP 2013187303A JP 2012050501 A JP2012050501 A JP 2012050501A JP 2012050501 A JP2012050501 A JP 2012050501A JP 2013187303 A JP2013187303 A JP 2013187303A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
layer
metal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012050501A
Other languages
English (en)
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012050501A priority Critical patent/JP2013187303A/ja
Publication of JP2013187303A publication Critical patent/JP2013187303A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子と実装部材との接合温度以上でも動作可能な半導体装置およびその製造方法、並びに実装部材を提供する。
【解決手段】半導体装置は、基板７０と、枠部３６と、基板保護層７２と、接合金属層５０と、半導体素子２０と、を有する。枠部３６は、第１の絶縁材３２と、導電部３３と、を有する。基板保護層７２は、金および白金のうちのいずれかからなる。接合金属層５０は、枠部３６に囲まれた領域の内部に設けられる。半導体素子２０は、接合金属層５０の上に設けられる。また、接合金属層５０は、銅および銅合金のいずれかである第１の金属と、錫、亜鉛、およびインジウムのいずれかである第２の金属と、金および白金のうちのいずれかである第３の金属と、を有し、第１の金属の百分率が第２の金属の百分率よりも高く、かつ第２の金属の百分率が第３の金属の百分率よりも高い固溶体層４９により、半導体素子２０と基板７０とを接合可能である。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法、並びに実装部材に関する。
半導体素子の線膨張係数と、実装部材の線膨張係数と、は、通常異なる。このため、絶縁材や金属板からなる実装部材上に半導体素子を昇温して接着した後の降温工程において、実装部材に反りが生じることがある。高出力半導体装置に用いられる実装部材は、例えばサイズが１０ｍｍ×１０ｍｍなどと大きくなるので、反りが大きくなる。このため、半導体装置と放熱板との間に空隙部を生じ放熱性が低下するなどの問題がある。
半導体素子と、実装部材と、の接合強度を保ちつつ、反りを抑制するために、融点が２８０度近傍のＡｕＳｎ共晶半田材などを用いることができる。
しかしながら、半田材の融点以上では、半導体素子が剥がれたりずれたりすることがある。このため、素子温度が３００℃以上となる環境で動作させることが困難である。
特開２００５−３２８３４号公報
半導体素子と実装部材との接合温度以上でも動作可能な半導体装置およびその製造方法、並びに実装部材を提供する。
実施形態の半導体装置は、基板と、枠部と、基板保護層と、接合金属層と、半導体素子と、を有する。前記枠部は、前記基板の表面の外周領域に設けられた第１の絶縁材と、前記第１の絶縁材の上に設けられた導電部と、を有する。前記基板保護層は、前記基板の表面のうち前記枠部が設けられない領域に設けられ、金および白金のうちのいずれかからなる。前記接合金属層は、前記基板保護層の表面のうち前記枠部に囲まれた領域の内部に設けられる。前記半導体素子は、前記接合金属層の上に設けられる。また、前記接合金属層は、銅および銅合金のいずれかである第１の金属と、前記第１の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第２の金属と、前記第１の金属内に分散され、金および白金のうちのいずれかである第３の金属と、を有し、前記第１の金属の重量百分率が前記第２の金属の重量百分率よりも高く、かつ前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記基板とを接合可能である。
図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、である。 図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部との積層体の断面図、図２（ｂ）は第２の金属、第４の金属、第３の金属、を積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧による接合後の断面図、である。 比較例にかかる半導体装置の接合工程を説明する模式図である。 銅−錫２元素平衡状態図である。 図５は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり図５（ａ）は基板と枠部と積層体の断面図、図５（ｂ）は基板の上に、第１接合金属層、保護金属層、を積層した実装部材の断面図、図５（ｃ）は接合金属層付き半導体素子の断面図、図５（ｄ）は薄層状の第３接合金属層の断面図、図５（ｅ）は加熱・加圧前の断面図、図５（ｆ）は接合後の半導体装置の断面図、である。 図６（ａ）は第２の実施形態にかかる半導体装置の模式平面図、図６（ｂ）はＡ−Ａ線の沿った模式断面図、である。 図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図、図７（ｂ）はＡ−Ａ線の沿った模式断面図、である。 図８は、第３の実施形態の半導体装置の製造方法を説明する模式図であり、図８（ａ）は基板と枠部との積層体の断面図、図８（ｂ）は基板の上に、第１接合金属層、保護金属層、第３接合金属層、を積層した実装部材の断面図、図８（ｃ）は接合金属層付き半導体素子の断面図、図８（ｄ）は導電パターン基板の断面図、図８（ｅ）は加熱・加圧前の断面図、図８（ｆ）は接合後の断面図、である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、である。
半導体装置は、例えば、ＧａＡｓ ＦＥＴ（Field Effect Transistor)またはＧａＡｓ ＨＥＭＴ（High Electron Mobility Transistor)を設けたものである。ただし、これら以外にも、例えば、窒化ガリウム系や炭化シリコン系の半導体素子を設けたものでもよい。以下の説明では、一例として、ＧａＡｓ系の半導体素子を設けた具体例について例示する。半導体装置は、半導体素子２０と、実装部材４０と、接合金属層５０と、を有する。
半導体素子２０は、第１の面２０ａと、第１の面２０ａとは反対の側の第２の面２０ｂと、を有する。第１の面２０ａは、ドレイン、ゲート、ソース、などを含む能動領域を有する。能動領域は、ＧａＡｓからなる半絶縁性基板に設けられている。
実装部材４０は、基板７０と、枠部３６と、を少なくとも有する。基板７０は、金属またはＡｌＮなどからなるものとする。また、基板７０の表面のうち枠部３６に囲まれた内部領域の表面には、金や白金などからなる基板保護層７２が設けられている。
枠部３６は、第１の絶縁材３２と、第１の絶縁材３２の上に設けられた導電部３３と、を有する。なお、枠部３６は、導電部３３の上に設けられかつ外方に向かって突出した入力リード３５ａと、出力リード３５ｂと、第３の絶縁材３４と、をさらに有していてもよい。
ＧａＡｓ ＦＥＴやＨＥＭＴのゲート電極はボンディングワイヤ２２および導電部３３を介してリード３５ａと接続され、ドレイン電極はボンディングワイヤ２３および導電部３３を介してリード３５ｂと接続され、ソース電極はボンディングワイヤ２４により基板３１の基板保護層７２の表面に接続される。実装部材４０のワイヤボンディングされる領域の表面は、金などとするとワイヤボンディング強度を高く保つことができる。
また、実装部材４０は、蓋部３８をさらに有することができる。蓋部３８を第３の絶縁材３４と接合することにより半導体素子２０を気密封止することができる。
接合金属層５０は、銅（Ｃｕ）および銅合金のいずれかである第１の金属と、第１の金属内に分散され、錫（Ｓｎ）、亜鉛（Ｚｎ）、およびインジウム（Ｉｎ）のいずれかである第２の金属と、第１の金属内に分散され金（Ａｕ）および白金（Ｐｔ）のいずれかである第３の金属と、を有する。なお、銅合金は、例えば、２．３ｗｔ％（重量百分率）の鉄（Ｆｅ）、０．１ｗｔ％の亜鉛、０．０３ｗｔ％の燐（Ｐ）などを含むことができる。銅合金は、ＣｕＷやＣｕＭｏなどであってもよい。
また、接合金属層５０は、第１の金属と、第１の金属内に分散された第２の金属と、第１の金属内に分散された第３の金属と、を含む固溶体層４９を有している。
例えば、接合金属層５０は、基板７０の側に設けられ、第１の金属からなる第１接合金属層４５と、半導体素子２０の側に設けられ、第１の金属からなる第２接合金属層４８と、第１接合金属層４５と第２接合金属層４８との間に設けられた固溶体層４９と、を有してもよい。また、接合金属層５０は、すべて固溶体層４９であってもよい。
また、実装部材４０は、基板７０の表面を覆いニッケル（Ｎｉ）などからなる第２バリア金属層７１と、第２バリア金属層７１を覆い金および白金のいずれかからなる基板保護層７２と、を有する。枠部３６の内部には、基板保護層７２の表面の内部領域が露出する。枠部３６は、導電部３３の表面と入力リード３５ａの表面と出力リード３５ｂの表面とに設けられた枠部バリア金属層７４と、枠部バリア金属層７４の表面に設けられた枠部保護金属層７５と、をさらに有してもよい。
図２は、第１の実施形態の半導体装置の製造方法を説明する模式図であり、図２（ａ）は基板と枠部と積層体の断面図、図２（ｂ）は基板の上に、第１バリア金属層と第１接合金属層と第３接合金属層とを積層した実装部材の断面図、図２（ｃ）は接合金属層付き半導体素子の断面図、図２（ｄ）は加熱・加圧による接合後の半導体装置の断面図、である。
図２（ａ）に表したように、第１の絶縁材３２の上に設けられた導電部３３と第３の絶縁材３４とは、例えば、焼成されて一体となっている。銅や銅合金などからなる基板３１の外周領域と第１の絶縁材３２との間、および導電部３３とリード３５ａ、３５ｂとの間、などは銀ロウ材により接合されている。
また、基板７０の表面にニッケル、チタン、クロム、バナジウム、モリブデン、白金、パラジウム、タングステン、タンタルのいずれかがメッキ法などで設けられ、第２バリア金属層７１となる。さらに、第２バリア金属層７１の表面に、金および白金のいずれかがメッキ法などで設けられ、基板保護層７２となる。第２バリア金属層７１は、基板保護層７２を構成する金属が、基板７０を構成する金属の内部へ拡散することを抑制することができる。また、基板７０の表面に基板保護層７２を残し、酸化しやすい銅や銅合金の酸化を抑制することができる。このため、回路基板などに確実に接着または電気的接続可能となる。なお、第２バリア金属層７１および基板保護層７２をメッキ法で形成するプロセスにおいて、導電部３３の表面およびリード３５ａ、３５ｂの表面にも枠部バリア金属層７４と、枠部保護金属層７５と、を同時に形成することができる。
図２（ｂ）に表したように、基板保護層７２の表面のうち枠部３６に囲まれた内部領域ＩＡに、ニッケル、チタン、クロム、バナジウム、モリブデン、白金、パラジウム、タングステン、タンタルのいずれかからなる第１バリア金属層７３と、銅および銅合金のいずれかからなる第１接合金属層４５と、錫、亜鉛、インジウムなどからなる第３接合金属層４６と、を、マスク蒸着法、スパッタ法、および選択メッキ法などを用いて形成する。
第１接合金属層４５の厚さは、例えば１〜１０μｍなどとできる。第２接合金属層４８の厚さは、例えば１〜１０μｍとすることができる。
他方、図２（ｃ）に表したように、半導体素子２０の第２の面２０ｂに、銅および銅合金のいずれかからなる第２接合金属層４８と、金および白金のいずれかからなる保護金属層４１と、を積層することにより接合金属層付き半導体素子２１が完成する。
続いて、半導体素子２０の側の保護金属層４１と、基板７０の側の第３接合金属層４６と、を重ね合わせる。続いて、第３接合金属層４６の融点以上に加熱し、第３接合金属層４６を液相状態とする。さらに半導体素子２０と基板７０とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持する。この結果、図２（ｄ）に表したように、固溶体層４９が形成され、半導体素子２０と基板７０とが接合される。例えば、所定の温度は２５０℃、保持時間は３０分、所定の圧力Ｐは、０．０１ＭＰａ以上とすることができる。
この場合、保持時間が長くなりすぎると、生産性が低下する。本実施形態では、銅などの酸化が抑制できるので、水素を用いた還元炉を用いる必要がない。このため、窒素などの不活性ガス雰囲気中で、１時間以内で接合工程が完了するので生産性を高く保つことができる。
他方、共晶半田の融点は、ＡｕＳｎで略２８２℃、ＡｕＧｅで略３５０℃、ＡｕＳｉで 略３８０℃などである。このため、基板の反りや半導体素子のクラックなどを生じることがある。これに対して、本実施形態では、融点の低い錫を用いることができるので、基板の反りおよび半導体素子のクラックなどを抑制できる。
図３は、比較例にかかる半導体装置の接合工程を説明する模式図である。
基板１３１は、銅からなる基材１３１ａを覆うように、ニッケルからなるバリア金属層１３１ｂが設けられている。さらに、バリア金属層１３１ｂを覆うように、金からなる保護層１３１ｃが設けられている。また、錫からなる第３接合金属層１４６は、保護層１３１ｃの上に設けられているものとする。さらに、接合金属層付き半導体素子１２１は、半導体素子１２０に、銅などからなる第２接合金属層１４８と、金などからなる保護金属層１４１と、が積層されているものとする。
もし、接合金属層付き半導体素子１２１と、基板１３１と、を重ね合わせかつ加熱・加圧すると、第３接合金属層１４６と、半導体素子１２１の側の第２接合金属層１４８とは拡散接合する。しかし、バリア金属層１３１ｂがあるため、第３接合金属層１４６と、基材１３１ａを構成する銅と、の間では拡散が困難である。このため、半導体素子１２０と、基板１３１と、の接着強度は低い。
これに対して、第１の実施形態では、基板７０は、基板保護層７２および第１バリア金属層７３を介して第１接合金属層４５と高い接合強度で接着されている。このため、半導体素子２０と、基板７０と、の接合強度を高めることができる。なお、第１バリア金属層７３を設けなくともよい。この場合、基板保護層７２の一部が第１接合金属層４５へ拡散することがあるが、半導体素子２０との接合強度を保つことは可能である。ただし、第１バリア金属層７３を設けて基板保護層７２を残すと、ボンディングワイヤ２４（図１（ａ））と基板保護層７２とのボンディングを確実にできるので、より好ましい。さらに、基板７０、リード３５ａ、３５ｂ、導電部３３の表面に金を含む保護金属層７１を設けると、酸化が抑制されワイヤボンディングやリードの半田付けなどが容易となる。
図４は、銅−錫２元素平衡状態図である。
縦軸は、温度（℃）を表し、横軸は、錫の重量百分率（ｗｔ％）を表す。所定温度を錫の融点２３２℃よりも高い２５０℃とすると、錫は液相状態となる。液相状態の錫には、所定圧力が加えられつつ、所定の温度で所定の時間保持される。この結果、錫は、銅金属内に拡散する。同時に銅も錫の側に拡散する。この結果、銅と錫とは、錫が略１５ｗｔ％以下となるα固溶体を含む固溶体層４９を形成する。
例えば、固溶体が、９０ｗｔ％の銅と、１０ｗｔ％の錫と、を含む組成（破線）であるものとする。固溶体層４９は、略３３０〜８２０℃の温度範囲において、相変化を生じることなく、高い接合強度を保つことができる。
本実施形態では、錫のような第２の金属の重量百分率よりも低い百分率を有する金などの第３の金属が固溶体層４９に拡散される。
なお、銅−亜鉛２元素平衡状態図では、銅の重量百分率が略６０％以上の範囲に固溶体層が形成できる。
もし、第１の金属である銅などからなる第１接合金属層４５の表面に酸化膜を生じていると、錫などの第３接合金属層４６が、均一に銅内に拡散されにくい。本実施形態では、銅の表面に金などの保護金属層４１、４７を設けることにより銅の酸化を抑制している。金などの第３の金属の重量百分率は、錫などの第２の金属の重量百分率よりも低くてよい。すなわち、金の厚さは、例えば５００オングストローム以下であっても酸化を抑制することは容易であり、２元素平衡状態を乱すことは殆どない。微量金属の重量百分率は、例えばＳＩＭＳ（Secondary Ion Mas Spectrometry：二次イオン質量分析法）を用いると測定できる。
固溶体層４９は、Ｃｕ６Ｓｎ５の金属間化合物（η層）やＣｕ３Ｓｎの金属間化合物（ε層）を含まないので、接合強度を高く保つことができる。
もし錫が固相で残っていると、温度が融点以上において液相化し半導体素子２０が基板３１からずれたり剥離する可能性がある。錫をすべて銅内に拡散させ固溶体層を形成することにより、接合強度を高く保つことができる。他方、銅の融点は高いので、銅層が残っても接合強度を高く保つことができる。
図５は、第１の実施形態の半導体装置の製造方法の変形例を説明する模式図であり、図５（ａ）は基板と枠部との積層体の断面図、図５（ｂ）は基板保護層の上に、第１バリア金属層、第１接合金属層、保護金属層、を積層した実装部材の断面図、図５（ｃ）は接合金属層付き半導体素子の断面図、図５（ｄ）は薄層状の第３接合金属層の断面図、図５（ｅ）は加熱・加圧前の断面図、図５（ｆ）は接合後の半導体装置の断面図、である。
図５（ａ）に表したように、基板７０は、銅および銅合金のいずれかからなるものとする。また、基板７０の表面に第２バリア金属層７１と、第２バリア金属層７１を覆うように基板保護層７２と、が設けられる。
続いて、図５（ｂ）に表したように、基板保護層７２の上に、銅および銅合金のいずれかからなる第１接合金属層４５が設けられる。その表面に、金および白金のうちいずれかからなる保護金属層４７が設けられている。このため、この状態で長時間保存しても銅の酸化を抑制することができる。
続いて、図５（ｃ）のように、接合金属層付き半導体素子２１は、半導体素子２０の面２０ｂに銅および銅合金のいずれかからなる第２接合金属層４８が設けられている。また、第２接合金属層４８に、金および白金のいずれかからなる保護金属層４１がさらに設けられている。
他方、図５（ｄ）に表したように、錫などからなる第３接合金属層４６は、厚さが３〜２０μｍなどのシート状とすることができる。図５（ｂ）に表した基板７０の側の保護金属層４７と、接合金属付き半導体素子２１と、の間にシート状の第３接合金属層４６を配置する。
続いて、図５（ｅ）に表したように、第３接合金属層４６をその融点以上に加熱し、液相状態とする。半導体素子２０と基板７０とに所定の圧力Ｐを加えつつ、所定の温度で所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。また、第３接合金属層４６を半導体素子２０の側の保護金属層４１に設けてもよい。この結果、図５（ｆ）に表したように、固溶体層４９が形成され、半導体素子２０と、基板７０と、が強固に接合できる。
図６（ａ）は第２の実施形態にかかる半導体装置の模式平面図であり、図６（ｂ）はＡ−Ａ線の沿った模式断面図、である。
基板７０は、モリブデン、コバール、タングステン、鉄系合金などの金属板や、ＡｌＮなどの絶縁材であってもよい。基板保護層７２が金である場合、これらの基板材料への拡散が抑制されるので、表面の金は昇温工程の後も保存される。すなわち、ニッケルなどのバリア金属層を設けなくとも、基板保護層７２が拡散することはない。また、基板保護層７２を金メッキ法などを用いて形成する場合、リード３５ａ、３５ｂや導電部３３の表面に同時に金メッキを行うことができる。
図７（ａ）は第３の実施形態にかかる半導体装置の模式平面図であり、図７（ｂ）はＡ−Ａ線の沿った模式断面図、である。
半導体装置は、例えば、高出力ＧａＡｓ ＦＥＴとする。半導体装置は、半導体素子２０と、実装部材４０と、導電パターン基板６０と、接合金属層５０と、を有する。
導電パターン基板６０は、第２の絶縁材６２と、その第１の面（上面）に設けられた導電パターン６６と、を有する。また、導電パターン基板６０の第２の面（下面）に、銅および銅合金のいずれかからなる接合導電層６４、金および白金のいずれかからなる保護金属層６５と、を積層して接合導電層付き導電パターン基板６１とすることができる。導電パターン基板６０は、リード３５ａと半導体素子２０との間に設けられた第１の導電パターン基板６０ａと、リード３５ｂと半導体素子２０との間に設けられた第２の導電パターン基板６０ｂ、とを含むことができる。導電パターン基板６０は、半導体素子２０、２１と、同時に、基板７０の側と接合してもよい。
半導体素子２０が、マイクロ波のような高い周波数で動作するものとすると、入力および出力インピーダンスは、外部の伝送線路の特性インピーダンス（例えば５０Ω）と整合容易であることが好ましい。この場合、半導体素子２０の近傍にインピーダンス整合回路を設けると、広い増幅帯域で整合することが容易となる。例えば、図７（ａ）のように、導電パターンからなるストリップラインの幅を変えることによっても、整合回路とすることができる。すなわち、半導体素子２０の特性に応じて、接着導電層付き導電パターン基板６１を変えることが容易となる。
図８は、第３の実施形態の半導体装置の製造方法を説明する模式図であり、図８（ａ）は基板と枠部と積層体の断面図、図８（ｂ）は基板の上に、第１接合金属層、保護金属層、第３接合金属層、を積層した実装部材の断面図、図８（ｃ）は接合金属層付き半導体素子の断面図、図８（ｄ）は導電パターン基板の断面図、図８（ｅ）は加熱・加圧前の断面図、図８（ｆ）は接合後の断面図、である。
図８（ａ）に表したように、基板７０は、銅および銅合金のいずれかからなる。基板７０を覆うように第２バリア金属層７１と、第２バリア金属層７１を覆うように基板保護層７２と、が設けられている。
図８（ｂ）に表したように、基板保護層７２の内部領域ＩＡに銅および銅合金のいずれかからなる第１接合金属層４５が設けられる。第１接合金属層４５の上に、金および白金のうちいずれかからなる保護金属層４７が、さらに設けられている。保護金属層４７の上に、第３接合金属層４６が、さらに設けられている。
図８（ｃ）に表したように、接合金属層付き半導体素子２１は、半導体素子２０の第２の面２０ｂに銅および銅合金のいずれかからなる第２接合金属層４８が設けられている。また、第２接合金属層４８に、金および白金のいずれかからなる保護金属層４１がさらに設けられている。
他方、図８（ｄ）に表したように、セラミックなどからなる絶縁材６２の第１の面（上面）に導電パターン６６を形成し導電パターン基板６０とする。さらに、導電パターン基板６０の第２の面（下面）に、銅および銅合金のいずれかからなる接合導電層６４と、金および白金のいずれかからなる保護金属層６５と、を積層し接合導電層付き導電パターン基板６１とすることができる。
図８（ｅ）に表したように、半導体素子２０および導電パターン基板６０ａ、６０ｂの上方から所定の圧力Ｐを加え、所定の温度で加熱しつつ、所定の時間保持する。例えば、所定の圧力Ｐは０．０１ＭＰａ、所定の温度は２５０℃、保持時間は３０分、などとすることができる。このようにして、図８（ｆ）のように、半導体素子２０と、導電パターン基板６０と、を、基板７０にそれぞれ接合できる。
半導体素子２０の材料がシリコン（Ｓｉ）の場合、バンドギャップエネルギーは略１．１２ｅＶであり、動作温度を２００℃以上とすることが困難である。他方、ワイドバンドギャップ半導体では、高温動作が容易である。例えば、バンドギャップエネルギーは、炭化珪素（ＳｉＣ）で２．２〜３．０２ｅＶ、窒化ガリウム（ＧａＮ）で略３．３９ｅＶ、と高い。このため、ワイドバンドギャップ材料を用いると、ＭＯＳＦＥＴやＩＧＢＴ (Insulated Gate Bipolar Transistor)を、例えば、３００℃以上で動作可能である。第１および第２の実施形態の半導体装置によれば、能動領域がこのような高温となっても、半導体素子と、実装部材と、の接着強度が確保できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２０ 半導体素子、２１ 接合金属層付き半導体素子、３２ 第１の絶縁材、３３ 導電部、３６ 枠部、４０ 実装部材、４１、４７ 保護金属層、４５ 第１接合金属層、４６ 第３接合金属層、４８ 第２接合金属層、４９ 固溶体層、５０ 接合金属層、６０ 導電パターン基板、６４ 接合導電層、７０ 基板、７１ 第２バリア金属層、７２ 基板保護層、７３ 第１バリア金属層

Claims (10)

  1. 基板と、
    前記基板の表面の外周領域に設けられた第１の絶縁材と、前記第１の絶縁材の上に設けられた導電部と、を有する枠部と、
    前記基板の表面のうち前記枠部が設けられない領域に設けられ、金および白金のうちのいずれかである基板保護層と、
    前記基板保護層の表面のうち前記枠部に囲まれた領域の内部に設けられた接合金属層と、
    前記接合金属層の上に設けられた半導体素子と、
    を備え、
    前記接合金属層は、銅および銅合金のいずれかである第１の金属と、前記第１の金属内に分散され、錫、亜鉛、およびインジウムのいずれかである第２の金属と、前記第１の金属内に分散され、金および白金のうちのいずれかである第３の金属と、を有し、前記第１の金属の重量百分率が前記第２の金属の重量百分率よりも高く、かつ前記第２の金属の重量百分率が前記第３の金属の重量百分率よりも高い固溶体層により、前記半導体素子と前記基板とを接合可能な半導体装置。
  2. 前記基板保護層の前記表面のうち前記枠部に囲まれた前記領域と、前記接合金属層と、の間に設けられた第１バリア金属層をさらに備えた請求項１記載の半導体装置。
  3. 前記基板と、前記基板保護層と、の間に設けられた第２バリア金属層をさらに備え、
    前記基板は、前記第１の金属からなり、
    前記基板保護層は、前記第３の金属からなり、
    前記第１および第２のバリア金属は、ニッケル、モリブデン、白金、パラジウム、タングステン、タンタルのいずれかからなる請求項２記載の半導体装置。
  4. 前記接合金属層は、前記第１の金属からなり前記基板と接合された第１接合金属層と、前記第１の金属からなり前記半導体素子と接合された第２接合金属層と、前記第１接合金属層と前記第２接合金属層との間に設けられた前記固溶体層と、を有することを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１の面と前記第１の面とは反対の側の第２の面とを有する第２の絶縁材と、前記第１の面に設けられた導電パターンと、前記第２の面に設けられた接合導電部と、を有し、上方からみて前記枠部と前記半導体素子との間に設けられた導電パターン基板をさらに備え、
    前記導電パターン基板と、前記基板と、が前記接合金属層により接合されたことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 基板と、
    前記基板の外周領域に設けられた第１の絶縁材と、前記第１の絶縁材の上に設けられた導電部と、を有する枠部と、
    前記基板の表面のうち前記枠部が設けられない領域に設けられ、金および白金のうちのいずれかである基板保護層と、
    前記基板保護層の表面うち前記枠部に囲まれた領域の内部に設けられた第１バリア金属層と、
    前記第１バリア金属層の上に設けられ、銅および銅合金のいずれかからなる第１接合金属層と、
    前記第１接合金属層の上に設けられ、錫、亜鉛、およびインジウムのいずれかからなる第３接合金属層と、
    を備えた実装部材。
  7. 前記基板と、前記基板保護層と、の間に設けられた第２バリア金属層とさらに備え、 前記基板は、銅および銅合金のいずれかからなり、
    前記基板保護層は、金および白金のいずれかからなり、
    前記第１および第２のバリア金属は、ニッケル、チタン、クロム、バナジウム、モリブデン、白金、パラジウム、タングステン、タンタルのいずれかからそれぞれなる請求項６記載の実装部材。
  8. 前記基板は、絶縁材からなり、
    前記基板保護層は、金および白金のいずれかからなる請求項６記載の実装部材。
  9. 前記枠部は、前記導電部の上に設けられた入力リードおよび出力リードと、前記導電部の表面と前記入力リードの表面と前記出力リードの表面とを覆いかつ金および白金のいずれかからなる枠部保護金属層と、をさらに有する請求項６〜８のいずれか１つに記載の実装部材。
  10. 半導体素子の一方の面に設けられた銅および銅合金のいずれかの表面と、請求項６記載の実装部材の前記第３接合金属層と、を重ね合わせる工程と、
    前記半導体素子と前記実装部材とに所定の圧力を加えつつ所定の温度に所定の時間保つことにより、錫、亜鉛、およびインジウムのいずれかが銅および銅合金のいずれかの内部にそれぞれ拡散した固溶体層を形成し前記半導体素子と前記実装部材とを接合する工程と、
    を備えた半導体装置の製造方法。
JP2012050501A 2012-03-07 2012-03-07 半導体装置およびその製造方法、並びに実装部材 Pending JP2013187303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012050501A JP2013187303A (ja) 2012-03-07 2012-03-07 半導体装置およびその製造方法、並びに実装部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050501A JP2013187303A (ja) 2012-03-07 2012-03-07 半導体装置およびその製造方法、並びに実装部材

Publications (1)

Publication Number Publication Date
JP2013187303A true JP2013187303A (ja) 2013-09-19

Family

ID=49388506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050501A Pending JP2013187303A (ja) 2012-03-07 2012-03-07 半導体装置およびその製造方法、並びに実装部材

Country Status (1)

Country Link
JP (1) JP2013187303A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2016000428A (ja) * 2014-05-21 2016-01-07 株式会社東芝 接合体およびその製造方法
JP2017100139A (ja) * 2015-11-30 2017-06-08 矢崎総業株式会社 導電部材の接合体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2016000428A (ja) * 2014-05-21 2016-01-07 株式会社東芝 接合体およびその製造方法
JP2017100139A (ja) * 2015-11-30 2017-06-08 矢崎総業株式会社 導電部材の接合体

Similar Documents

Publication Publication Date Title
JP5588419B2 (ja) パッケージ
KR102036942B1 (ko) 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법
US9859185B2 (en) Semiconductor packaging structure and package having stress release structure
JP2014053384A (ja) 半導体装置およびその製造方法
US20210407954A1 (en) Semiconductor device
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP2013187303A (ja) 半導体装置およびその製造方法、並びに実装部材
JP2013187418A (ja) 半導体装置およびその製造方法、並びに実装部材
JP2016100424A (ja) パワーモジュール
JP2013077741A (ja) 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP2014032985A (ja) 半導体装置およびその製造方法
US20230411338A1 (en) Semiconductor device
JP2017107942A (ja) 半導体装置
JP2015072957A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP5418654B2 (ja) 半導体装置
NL2021598B1 (en) Seed layer for electroplating eutectic AuSn solder
JP6046010B2 (ja) 半導体装置及びその製造方法
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP2019110280A (ja) 半導体装置の製造方法
JP2014086581A (ja) 半導体素子収納用パッケージ
CN117894836B (zh) 顶部具有热传递器件的高电子迁移率晶体管及其封装方法
US20230056682A1 (en) Semiconductor device
JP2017126648A (ja) 電子モジュール
WO2015079808A1 (ja) 半導体装置
JP2019134076A (ja) 半導体装置の製造方法