CN103077934A - 部件的接合结构体、部件的接合方法以及封装体 - Google Patents

部件的接合结构体、部件的接合方法以及封装体 Download PDF

Info

Publication number
CN103077934A
CN103077934A CN2012102799895A CN201210279989A CN103077934A CN 103077934 A CN103077934 A CN 103077934A CN 2012102799895 A CN2012102799895 A CN 2012102799895A CN 201210279989 A CN201210279989 A CN 201210279989A CN 103077934 A CN103077934 A CN 103077934A
Authority
CN
China
Prior art keywords
parts
copper
metal layer
junction surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102799895A
Other languages
English (en)
Other versions
CN103077934B (zh
Inventor
高木一考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103077934A publication Critical patent/CN103077934A/zh
Application granted granted Critical
Publication of CN103077934B publication Critical patent/CN103077934B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12458—All metal or with adjacent metals having composition, density, or hardness gradient

Abstract

本发明提供一种具有第1以及第2部件和接合部、且用于收纳或载置电子器件的部件的接合结构体。接合部介于所述第1部件与所述第2部件之间，并将所述第1部件以及所述第2部件机械地结合在一起。另外，接合部含有锡、铟以及锌之中的至少1种金属和铜，朝所述第1部件以及所述第2部件之中的至少任一方的一侧所述金属的含量减少，而朝该方向所述铜的含量增加。

Description

部件的接合结构体、部件的接合方法以及封装体
技术领域
这里所说明的实施方式全部涉及部件的接合结构体、部件的接合方法以及封装体（package）。
本申请基于2011年10月26日先行提出的日本专利申请第2011-235385号并主张其优先权的利益，且追求其利益，这里通过引用而包含其全部内容。
背景技术
以半导体元件为代表的电子器件被焊接（bonding）在支持它的基板上，安装在如安装基板这样的基板上。大部分电子器件为提高其可靠性而被气密性地封装在包含基板的封装体的内部。要求这样的基板以及封装体对于电子器件在焊接或工作时的温度是稳定的。所以，构成基板或封装体的多个部件例如采用熔点比电子器件的焊接温度高的银钎料进行接合。
基板或封装体一般是包含用于输入输出信号或用于从电源供给电力的电路元件以及向外部释放电子器件的热的散热元件等的复合体。构成这样的复合体的部件有线膨胀系数不同的可能性。起因于部件的线膨胀系数的差异，因采用银钎料的高温下的组装而使这些部件产生翘曲或变形。这些翘曲或变形成为使电子器件的特性劣化，从而使可靠性降低的主要原因。所以，需要对于电子器件在焊接或工作时的温度能够稳定、且能够抑制翘曲或变形的部件的接合结构以及部件的接合方法。
发明内容
本发明的实施方式提供一种对于电子器件在焊接或工作时的温度能够稳定、且能够抑制翘曲或变形的部件的接合结构、部件的接合方法以及封装体。
根据一实施方式，提供一种具有第1以及第2部件和接合部、且用于载置电子器件的部件的接合结构体。接合部介于所述第1部件与所述第2部件之间，并将所述第1部件以及所述第2部件机械地结合在一起。另外，接合部含有锡、铟以及锌之中的至少1种金属和铜，朝所述第1部件以及所述第2部件之中的至少任一方的一侧所述金属的含量减少，朝该方向所述铜的含量增加。
根据上述构成，对于电子器件在焊接或工作时的温度能够稳定，且能够抑制翘曲或变形。
附图说明
图1A是表示第1实施方式的封装体的示意平面图。
图1B是示意性且放大地表示第1实施方式的封装体的剖视图。
图2A以及图2B是表示第1实施方式的封装体的形成过程的示意剖视图。
图3A～图3C是表示第1实施方式的接合结构体的接合部的形成过程的示意剖视图。
图4A～4C是表示第1实施方式的接合结构体的接合部的形成过程的第1变形例的示意剖视图。
图5A～5C是表示第1实施方式的接合结构体的接合部的形成过程的第2变形例的示意图。
图6A以及6B是表示第1实施方式的接合结构体的接合部的形成过程的第3变形例的示意图。
图7A是表示第1实施方式的封装体的第1变形例的示意平面图。
图7B是示意性且放大地表示第1实施方式的封装体的第1变形例的剖视图。
图8A是表示第2实施方式的封装体的示意平面图。
图8B是示意性且放大地表示第2实施方式的封装体的示意剖视图。
图9是铜-锡二元素平衡相图。
具体实施方式
以下，参照附图对实施方式进行说明。在附图中，同一符号表示同一部分或类似部分。参照图1A以及图1B对第1实施方式进行说明。
图1A以及图1B是表示第1实施方式的封装体的示意图。图1A是所述封装体的平面图，图1B是沿着图1A中的Ib-Ib线的剖视图。所述封装体例如在其内部收纳有半导体元件、光半导体元件、压电元件这样的电子器件。
在图1A中，封装体10具备作为第1部件的基板3、作为第2部件的框体5、两个馈通端子（或连接端子：feed through terminal）7。基板3具有粘着电子器件（未图示）及其周边的电路元件的器件载置部12和用于通过螺钉固定在安装基板上的凸缘部14。框体5围住器件载置部12，划定凸缘部14和器件载置部12的边界。
馈通端子7被设在基板3与框体5之间，是为了将气密性封装在封装体10内部的所述电子器件和外部电路进行电连接而设置的。在两个馈通端子7上分别连接有引线9，引线9被连接在所述外部电路上。所述电子器件和馈通端子7的夹心线7b例如通过未图示的丝或带、导电性板进行连接。
如图1B所示，基板3和框体5通过接合部13进行连接。基板3、框体5以及接合部13构成接合结构体。例如，在为收纳功率放大用功率场效应管（FET：Field Effect Transistor）的封装体时，应重视散热性。考虑到散热性，作为基板3，采用铜（Cu）、或铜和钼（Mo）的合金等导热率高的金属。另一方面，作为框体5，要求刚性，例如采用在铁（Fe）中配合了镍（Ni）以及钴（Co）的合金即科瓦铁镍钴合金（KOVAL）材。
所述电子器件例如采用金锡（AuSn）软钎料焊接在基板3的表面3a（器件载置部12）上。另外，在框体5上粘着有盖（未图示），从而将内部气密性密封。在所述焊接工序中，封装体10大致被加热到280～300℃。所以，接合部13的再熔化温度优选为大于等于300℃。另外，焊接温度和接合部13的再熔化温度（熔点）之间的温度差越大，制造就越稳定。
例如，银钎料的熔点大于等于780℃，因此银钎料相对于电子器件的焊接温度是稳定的。因此，作为接合材料广泛使用银钎料。但是，在采用银钎料接合基板3和框体5时，因银钎料的熔点为高温，所以在银钎料、基板3以及框体5的冷却过程中，例如使起因于由铜合金构成的基板3与由科瓦铁镍钴合金构成的框体5之间的线热膨胀率的差异的翘曲或变形增大。
其结果是，例如在将收纳有半导体元件的封装体10组装在安装基板上时，在基板3的背面3b与安装基板之间产生间隙，从而使散热性降低。另外，在基板3以及框体5中的任一种采用陶瓷的情况下，有时还在该部分产生裂纹。
与此相对照，在本实施方式中，例如通过铜和锡的液相扩散形成接合部13。铜和锡的液相扩散在250～300℃的温度范围产生，可在比银钎料低的温度下形成接合部。通过形成这样的接合部13，能够抑制基板3以及框体5的翘曲或变形。通过铜和锡的液相扩散形成的化合物的熔点例如为750℃，与银钎料大致相同。所以，所述化合物对于电子器件的焊接温度或其工作温度是稳定的。
以下，对接合部13的形成过程的例子以及形成的接合部13的结构例进行详细说明。图2A～2B是示意性地表示封装体10的形成过程的一个例子的剖视图。图3A～3C、图4A～4C、图5A～5C以及图6A～6C分别是表示接合部13的形成过程的例子的示意剖视图。
在封装体10的制造过程中，准备第1部件即基板3和第2部件即框体5。如图2A所示，在框体5的接合面5a上设有第1接合金属层21。接合金属层21为锡（Sn）、铟（In）以及锌（Zn）之中的至少1种低熔点金属层。另一方面，在基板3的表面3a设有含铜的第2接合金属层23。如果基板3是铜板或以铜为主成分的铜合金，也可以将接合金属层23省略。
接着，如图2B所示，使基板3或第2接合金属层23的含铜的表面与形成在框体5上的接合金属层21的表面接触。以施加负载并使其密合的状态对基板3与框体5之间进行加热，保持在250～300℃的温度范围。通过该加热，含在接合金属层21中的低熔点金属熔化，低熔点金属从液相状态的接合金属层21向基板3的第2接合金属层23的含铜的表面扩散。在图2B所示的例子中，使低熔点金属向接合金属层23扩散。
接合金属层21例如能够采用真空蒸镀、溅射法或镀覆法形成。另一方面，接合金属层23例如可通过对基板3的表面溅射铜，将沉积的铜层布图成规定的形状来形成。另外，也可以在接合金属层21与框体5之间以及接合金属层23与基板3之间设置例如含有钛或镍等的粘接层，以强化它们的粘接。
图3A～3C是放大地表示在基板3与框体5之间形成构成接合结构体的接合部的过程的局部剖视图。如图3A所示，使接合金属层21的表面与接合金属层23的表面接触，通过施加负载而使其密合在一起。
然后，将基板3加热，使接合金属层21以及接合金属层23的温度例如保持在250℃～300℃的范围。由此，如图3B所示，含在接合金属层21中的低熔点金属向接合金属层23扩散，形成扩散区域23a。
另外，在250℃～300℃的温度下，通过将密合状态维持规定时间，则如图3C所示，形成接合金属层21和接合金属层23熔合的接合部13。由此，基板3和框体5通过接合部13接合在一起。优选使低熔点金属全部扩散到接合金属层23而其固相不会残留。
接合部13含有锡（Sn）、铟（In）以及锌（Zn）之中的至少1种低熔点金属和铜（Cu）。而且，朝基板3侧低熔金属的比例减小，朝基板3侧铜的比例增加。
例如，接合金属层21由厚度为4μm的锡构成，接合金属层23是厚度为4μm的Cu层。使接合金属层21与接合金属层23接触，在250℃的温度下保持大约30分钟。在这样的温度下，能够形成Sn向所述Cu层扩散而成的接合部13。
图9中示出了铜-锡二元素平衡相图。纵轴为温度（℃），横轴为锡的重量百分率（wt%）。如果使接合金属层21以及接合金属层23的温度达到高于锡的熔点232℃的250℃，则锡为液相状态，锡向固相的铜扩散。同时，铜也向锡一侧扩散。其结果是，铜和锡形成含有锡大致小于等于15wt%的α固溶体的固溶体层。接合金属层21包含铜和锡的α固溶体。
例如，如果固溶体是含有90wt%的铜和10wt%的锡的组成（图9中沿纵向延伸的虚线的组成），则在大致330～820℃的温度范围，能够不产生相变化而得到高的接合强度。另外，在上述温度范围形成的固溶体不含Cu6Sn5的金属间化合物（η层）或Cu3Sn的金属间化合物（ε层），因此可形成对冲击等具有耐性的接合。
接合金属层21以及23的厚度在考虑接合时间以及接合强度后进行设定。例如，如果接合金属层21的厚度薄，则有时没有使接合面的平坦性不足彻底补偿而产生空隙，从而使接合强度减弱。另一方面，如果过厚，则接合需要长时间，从而制造效率下降。例如，接合金属层21的厚度优选为小于等于10μm且大于等于2μm。
图4A～4C是放大表示第1实施方式中的接合结构体的接合部的形成过程的第1变形例的局部剖视图。如图4A所示，在本变形例中，在接合金属层21与框体5之间设有接合金属层25，这点与图3所示的接合结构不同。接合金属层25为含铜的金属。另外，在接合金属层25与框体5之间，例如也可以设置包含钛或镍等的粘接层。
如图4B所示，使接合金属层21的表面与接合金属层23的表面接触，例如保持在250℃～300℃的范围。由此，形成所述低熔点金属从接合金属层21的表面向基板3侧扩散的区域23a和低熔点金属从接合金属层21的背面向框体5侧扩散的区域25a。
另外，然后，如图4C所示，能够形成由接合金属层21和接合金属层23以及接合金属层25熔合而成的接合部13。在接合部13中，在基板3与框体5之间的中间位置上形成以高比例含有所述低熔点金属的区域。所述低熔点金属的比例朝基板3以及框体5的双方侧减少，铜的比例朝基板3以及框体5的双方侧增加。
如图4C示意性地所示，优选通过含在接合金属层21中的低熔点金属完全扩散而使接合金属层23以及接合金属层25一体化。可是，也可以是包含设在基板3一侧的含铜的第1层和设在框体5一侧的含铜的第2层的接合结构。
图5A～5C是放大地表示第1实施方式的接合结构体的接合部的形成过程的第2变形例的局部剖视图。如图5A所示，在本变形例中，不在基板31的表面上设置接合金属层23，而在接合金属层21与框体5之间设置接合金属层25，这一点与图3所示的接合结构不同。基板31例如由铜板构成或由以铜为主成分的合金构成。
如图5B所示，使接合金属层21的表面与基板31的表面接触，例如保持在250℃～300℃的范围。通过这样的方法，形成所述低熔点金属从接合金属层21的表面向基板31扩散的区域31a和低熔点金属从接合金属层21的背面向框体5侧扩散的区域25a。
另外，然后，如图5C所示，能够形成由接合金属层21和基板31以及接合金属层25熔合而成的接合部13。在此情况下，接合部13包含低熔点金属向基板31扩散的区域31a。另外，在接合部13中，在基板31与框体5之间的中间位置上形成以高比例含有低熔点金属的区域。低熔点金属的比例朝基板31以及框体5的双方侧减少，铜的比例朝基板3以及框体5的双方侧增加。
在本变形例中，可将设在框体5一侧的接合金属层25省略。此时，接合部13含有形成在基板31侧的扩散区域31a，低熔点金属的比例从框体5朝基板31的方向减少，铜的比例朝该方向增加。
图6A以及6B是放大地表示第1实施方式的接合结构体的接合部的形成过程的第3变形例的局部剖视图。如图6A所示，在本变形例中，在接合金属层21与框体5之间设置接合金属层25。另外，在基板3的含铜的表面（接合金属层23的表面）以及接合金属层21的表面设有保护金属层33以及35，这一点与图3所示的接合结构不同。
接合金属层21中所含的低熔点金属以及接合金属层23中所含的铜是容易氧化的金属。如果在接合金属层21的表面以及接合金属层23的表面上形成氧化层，则可阻止低熔点金属从接合金属层21向接合金属层23的扩散。为了促进扩散，在接合金属层21以及接合金属层23各自的表面上形成保护金属层33、35。
作为保护金属层33、35，例如能够采用金（Au）或铂（Pt）。使设在接合金属层21的表面上的保护金属层35与设在接合金属层23的表面上的保护金属层33接触，例如保持在250℃～300℃的范围。
在上述温度范围，如果接合金属层21中所含的所述低熔点金属熔化，则保护金属层33以及35进入到其液相中。其结果是，如图6B所示，形成低熔点金属从接合金属层21的表面向基板3扩散的区域31a和低熔点金属从接合金属层21的背面向框体5一侧扩散的区域25a。
然后，通过保持经由接合金属层21使接合金属层23和接合金属层25密合的状态，能够形成使接合金属层21和接合金属层23以及接合金属层25熔合而成的如图4C所示的接合部13。
接合部13在基板3和框体5之间的中间位置以高的比例含有低熔点金属。低熔点金属的比例朝基板3以及框体5的双方侧减少，铜的比例朝基板3以及框体5的双方侧增加。另外，接合部13含有从保护金属层33以及35进入的金（Au）以及铂（Pt）之中的至少任一种。
图7A是表示第1实施方式的封装体10的第1变形例的示意图。图7A是封装体10的平面图，图7B是沿着图7A中的VIIb-VIIb线的放大剖视图。也就是说，图7B示出了包含馈通端子7的断面。如采用图1A以及1B而对第1实施方式进行说明的那样，馈通端子7向粘着在器件载置部12上电子器件（未图示）输入信号，再输出信号。所述电子器件和引线9例如通过导电性板（未图示）来连接。
如图7A所示，在馈通端子7中，在第1绝缘材7a上设有夹心线7b，在该夹心线7b上连接引线9。所述电子器件和夹心线7b例如通过未图示的丝或带、导电性板来连接。第1绝缘材7a例如可采用氧化铝（Al2O3）这样的陶瓷来形成。另外，将夹心线7b的特性阻抗规定为50Ω，与外部电路匹配。通过该匹配，能够减低电子器件与外部电路之间的高频信号的传输损耗。
另外，如图7B所示，在馈通端子7中，在第1绝缘材7a上，经由夹心线7b设有第2绝缘材7c。第2绝缘材7c使夹心线7b与框体5之间电绝缘。
为了将上述结构的馈通端子7固定在基板3与框体5之间，经由接合部13a连接基板3和馈通端子7之间，经由接合部13b接合框体5和馈通端子7。如图7B所示，经由接合部13a接合馈通端子7的第1绝缘材7a与基板3之间，经由接合部13b接合第2绝缘材7c与框体5之间。
另外，在馈通端子7中的夹心线7b与引线9之间设置导电层13c。在框体5上粘着盖（未图示），从而将内部气密性密封。
接合部13a、13b分别含有锡（Sn）、铟（In）以及锌（Zn）之中的至少1种低熔点金属和铜（Cu）。在接合部13a中，朝第1绝缘材7a以及基板3之中的至少任一方的一侧低熔点金属的比例减少，铜的比例增加。在接合部13b中，朝第2绝缘材7c以及框体5之中的至少任一方的一侧低熔点金属的比例减少，铜的比例增加。
如上所述，在第1实施方式所示的部件的接合结构体中，采用使锡（Sn）、铟（In）以及锌（Zn）之中的至少1种低熔点金属扩散到含铜的接合金属层的接合部。由此，能够实现抑制了翘曲或变形的封装体。
使所述低熔点金属扩散的温度并不局限于上述的250℃～300℃的范围，因低熔点金属的种类的不同而不同。例如，在使铟扩散时，能在更低温度的范围实施，在为锌的情况下，能够在更高温度的范围使其扩散。
另外，在上述第1实施方式中，举例对收纳电子器件的封装体进行了说明，但本发明并不局限于此，例如也能够适用于将具有夹心线的部件等接合在基板上这种结构的所谓载流管（carrier）。
另外，第1部件以及第2部件之中的至少任一种也可以是氧化铝（Al2O3）或氮化铝（AlN）等陶瓷材料。
图8A以及8B是作为半导体装置表示第2实施方式的封装体的示意图。8A是该封装体的平面图，图8B是沿着图8A所示的Ⅷb-Ⅷb线的放大剖视图。
作为半导体装置的封装体100是作为电子器件收纳有用于增幅高频信号的功率晶体管41的例子。作为这样的功率晶体管，例如有以GaN或SiC等作为材料的HFET（异质结场效应管：Hetero Junction Field EffectTransistor）、以硅作为材料的LDMOSFET（横向双扩散金属氧化物半导体场效应晶体管：Lateral Double Diffuse MOS Transistor）等。都是功率放大元件，伴随着大量发热地工作。所以，作为收纳它们的封装体10的基板3，采用散热性好的铜板或铜合金。
如图8A所示，在封装体100的器件载置部12上载置功率晶体管41和两个电路基板43。在电路基板43的表面上形成导电图案43a。经由导电性板45b将导电图案43a和功率晶体管41的多个栅电极以及多个源电极（或漏电极）电连接。经由丝50（如图8B所示）或带、导电性板分别将多个导电图案43a和夹心线7b电连接。作为电路基板43，例如采用氧化铝（Al2O3）。
如图8B所示，功率晶体管41和电路基板43被焊接在基板3上。在该焊接中例如采用AuSn软钎料。通过该焊接，电连接功率晶体管41与基板3之间，能够提高散热性。例如功率晶体管41经由基板3而接地。
另外，在框体5上粘着盖49，气密性封装晶体管41。在封装体100的内部，例如封入氮气，以使晶体管41的工作稳定，可靠性得以提高。将盖49例如采用AuSn钎焊在框体5上。
在封装体100中，经由接合部13b，而且例如采用锡以及铜的液相扩散接合第2绝缘材7c和框体5。通过这样的接合，与银钎焊相比为低温工序，因此可抑制基板3以及框体5的翘曲或变形。其结果是，能够使基板3的背面密合在安装基板或散热装置上，能够高效率地散发功率晶体管41的发热。所以，能够使功率晶体管的工作稳定，从而提高可靠度。
在以GaN或SiC等宽带隙半导体作为材料的晶体管中，其工作温度达到600℃。即使在此情况下，例如使锡向铜扩散形成的接合部的熔点仍超过工作温度，可稳定地使晶体管工作。
本实施方式的封装体100并不局限于上述的晶体管，也能够载置LED或激光等光半导体元件以及SAW过滤器等压电元件。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不有意限定发明的范围。这些新的实施方式也可用其它多种方式来实施，能够在不脱离发明的要旨的范围内进行多种省略、置换和变更。这些实施方式或其变形都包含在发明的范围或要旨内，而且包含在权利要求书所述的发明及其等同置换的范围内。

Claims (19)

1.一种部件的接合结构体，其用于载置电子器件，其中，该接合结构体具备：
第1部件；
第2部件；以及
接合部，其介于所述第1部件与所述第2部件之间，将所述第1部件以及所述第2部件机械地结合在一起，并含有锡、铟以及锌之中的至少1种金属和铜，而且所述金属的含量朝所述第1部件以及所述第2部件之中的至少任一方的一侧减少，而所述铜的含量朝该方向增加。
2.根据权利要求1所述的部件的接合结构体，其中，
所述金属的含量朝所述第1部件以及所述第2部件的双方侧减少；
所述铜的含量朝所述第1部件以及所述第2部件的双方侧增加。
3.根据权利要求2所述的部件的接合结构体，其中，
所述接合部具有设在所述第1部件一侧的含有铜的第1层和设在所述第2部件一侧的含有铜的第2层。
4.根据权利要求1所述的部件的接合结构体，其中，
所述接合部含有金以及铂之中的至少任一种。
5.根据权利要求2所述的部件的接合结构体，其中，
所述接合部含有金以及铂之中的至少任一种。
6.根据权利要求3所述的部件的接合结构体，其中，
所述接合部含有金以及铂之中的至少任一种。
7.根据权利要求1所述的部件的接合结构体，其中，
所述第1部件由铜或铜合金构成，所述第2部件由含有铁的合金构成。
8.根据权利要求1所述的部件的接合结构体，其中，
所述第1部件以及所述第2部件之中的至少任一方含有陶瓷材料。
9.一种部件的接合方法，其用于载置电子器件，其中，
使包含铜的第1部件的表面与形成在第2部件上的锡（Sn）、铟（In）以及锌（Zn）之中的至少1种金属的第1接合金属层的表面接触；
以密合的状态对所述第1部件和所述第1接合金属层进行加热，从而使所述金属从包含铜的所述第1部件的所述表面向内部扩散。
10.根据权利要求9所述的部件的接合方法，其中，
在所述第1部件的表面上形成包含铜的第2接合金属层，使该第2接合金属层的表面与所述第1接合金属层的所述表面接触。
11.根据权利要求9所述的部件的接合方法，其中，
在所述第1部件与所述第1接合金属层之间，形成包含铜的第3接合金属层。
12.根据权利要求10所述的部件的接合方法，其中，
在所述第1部件与所述第1接合金属层之间，形成包含铜的第3接合金属层。
13.根据权利要求9所述的部件的接合方法，其中，
在所述第1部件的表面以及所述第1接合金属层的表面设置保护金属层。
14.根据权利要求13所述的部件的接合方法，其中，
所述保护金属层含有金以及铂之中的至少一种。
15.一种封装体，其中，具备：
粘着电子器件的基板，
框体，其围住粘着所述电子器件的部分，并经由含有锡、铟以及锌之中的至少1种金属和铜的接合部而机械地结合在所述基板上；
在所述接合部，所述金属的含量朝所述基板以及所述框体的至少任一方的一侧减少，所述铜的含量朝该方向增加。
16.根据权利要求15所述的封装体，其中，进一步具备用于向所述电子器件输入信号且输出信号的馈通端子；
所述接合部具有第1以及第2接合部；
经由所述第1接合部将所述基板与所述馈通端子接合在一起，而且经由所述第2接合部将所述框体与所述馈通端子接合在一起。
17.根据权利要求15所述的封装体，其中，
所述金属的含量朝所述基板以及所述框体的双方侧减少；
所述铜的含量朝所述基板以及所述框体的双方侧增加。
18.根据权利要求15所述的封装体，其中，
所述接合部具有设在所述基板一侧的含有铜的第1层和设在所述框体一侧的含有铜的第2层。
19.根据权利要求15所述的封装体，其中，所述接合部含有金以及铂之中的至少任一种。
CN201210279989.5A 2011-10-26 2012-08-08 部件的接合结构体、部件的接合方法以及封装体 Expired - Fee Related CN103077934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011235385A JP5588419B2 (ja) 2011-10-26 2011-10-26 パッケージ
JP235385/2011 2011-10-26

Publications (2)

Publication Number Publication Date
CN103077934A true CN103077934A (zh) 2013-05-01
CN103077934B CN103077934B (zh) 2016-05-18

Family

ID=47002542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210279989.5A Expired - Fee Related CN103077934B (zh) 2011-10-26 2012-08-08 部件的接合结构体、部件的接合方法以及封装体

Country Status (6)

Country Link
US (2) US20130105205A1 (zh)
EP (1) EP2587532A3 (zh)
JP (1) JP5588419B2 (zh)
KR (1) KR101476504B1 (zh)
CN (1) CN103077934B (zh)
TW (1) TWI471986B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105537756A (zh) * 2016-01-29 2016-05-04 山东大学 一种铜与锌基合金的低温真空扩散连接方法
CN106252422A (zh) * 2016-08-23 2016-12-21 太仓市威士达电子有限公司 一种用于光电器件封装的金属外壳

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP2014207388A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207389A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
TWI661494B (zh) 2014-07-31 2019-06-01 美商西凱渥資訊處理科技公司 多層暫態液相接合
US20160105984A1 (en) * 2014-10-09 2016-04-14 International Rectifier Corporation Power Unit with Conductive Slats
JP6365215B2 (ja) * 2014-10-15 2018-08-01 三菱電機株式会社 半導体装置の製造方法
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
JP2018113679A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイスを製造する方法
US11032914B2 (en) 2016-12-23 2021-06-08 Atotech Deutschland Gmbh Method of forming a solderable solder deposit on a contact pad
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
CN108366500A (zh) * 2018-01-03 2018-08-03 佛山杰致信息科技有限公司 一种电子元器件保护结构
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090756A1 (en) * 2000-10-04 2002-07-11 Masamoto Tago Semiconductor device and method of manufacturing the same
JP2005032834A (ja) * 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
JP2006013241A (ja) * 2004-06-28 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
CN101555557A (zh) * 2009-04-29 2009-10-14 金龙精密铜管集团股份有限公司 铜合金、铜合金的制备方法、铜管
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ 電子素子の実装方法および該実装方法によって実装された電子部品
CN101681888A (zh) * 2007-06-04 2010-03-24 株式会社村田制作所 电子零部件装置及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
US6271579B1 (en) * 1993-10-08 2001-08-07 Stratedge Corporation High-frequency passband microelectronics package
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
KR19990069950A (ko) * 1998-02-16 1999-09-06 윤종용 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
JP2000307228A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
AU2002239604A1 (en) * 2000-12-11 2002-06-24 Handy And Harman Barrier layer for electrical connectors and methods of applying the layer
US6793829B2 (en) * 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
JP2005274560A (ja) * 2004-02-27 2005-10-06 Fuji Electric Holdings Co Ltd 放射線検出器用フィルタの実装方法
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
US7091601B2 (en) * 2004-04-30 2006-08-15 Philliber Joel A Method of fabricating an apparatus including a sealed cavity
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
US20080176096A1 (en) * 2007-01-22 2008-07-24 Yen-Hang Cheng Solderable layer and a method for manufacturing the same
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5522045B2 (ja) * 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
EP2340554B1 (en) * 2008-09-18 2017-05-10 Imec Methods and systems for material bonding
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
TW201029059A (en) * 2009-01-22 2010-08-01 Univ Nat Central Tin/silver bonding structure and its method
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
JP5269864B2 (ja) * 2010-12-07 2013-08-21 株式会社東芝 半導体装置
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014049700A (ja) * 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ
JP2014207389A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207388A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090756A1 (en) * 2000-10-04 2002-07-11 Masamoto Tago Semiconductor device and method of manufacturing the same
JP2005032834A (ja) * 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
JP2006013241A (ja) * 2004-06-28 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
CN101681888A (zh) * 2007-06-04 2010-03-24 株式会社村田制作所 电子零部件装置及其制造方法
JP2010050163A (ja) * 2008-08-19 2010-03-04 Osaka Univ 電子素子の実装方法および該実装方法によって実装された電子部品
CN101555557A (zh) * 2009-04-29 2009-10-14 金龙精密铜管集团股份有限公司 铜合金、铜合金的制备方法、铜管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105537756A (zh) * 2016-01-29 2016-05-04 山东大学 一种铜与锌基合金的低温真空扩散连接方法
CN105537756B (zh) * 2016-01-29 2018-06-26 山东大学 一种铜与锌基合金的低温真空扩散连接方法
CN106252422A (zh) * 2016-08-23 2016-12-21 太仓市威士达电子有限公司 一种用于光电器件封装的金属外壳

Also Published As

Publication number Publication date
EP2587532A2 (en) 2013-05-01
CN103077934B (zh) 2016-05-18
EP2587532A3 (en) 2014-02-19
US9357644B2 (en) 2016-05-31
TW201330192A (zh) 2013-07-16
KR101476504B1 (ko) 2014-12-24
US20130105205A1 (en) 2013-05-02
TWI471986B (zh) 2015-02-01
JP5588419B2 (ja) 2014-09-10
JP2013093472A (ja) 2013-05-16
US20150043186A1 (en) 2015-02-12
KR20130045797A (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
CN103077934B (zh) 部件的接合结构体、部件的接合方法以及封装体
US7429790B2 (en) Semiconductor structure and method of manufacture
US7446411B2 (en) Semiconductor structure and method of assembly
TWI588919B (zh) 半導體封裝結構及其製造方法
US20140063757A1 (en) Joint structure of package members, method for joining same, and package
US20060164813A1 (en) Semiconductor package and semiconductor module
TW200401422A (en) Method to fix a semiconductor-chip in a plastic-housing body, opto-electronic semiconductor-component and its production method
KR100436876B1 (ko) 광 반도체 모듈 제조 방법
KR20240005847A (ko) 집적 수동 디바이스(ipd) 컴포넌트 및 이를 구현하기 위한 패키지 및 프로세스
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
JP2013187303A (ja) 半導体装置およびその製造方法、並びに実装部材
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JPWO2003010867A1 (ja) 光半導体モジュール及びその製造方法
JP2014187180A (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2001217498A (ja) 半導体レーザー
JP2019110280A (ja) 半導体装置の製造方法
JP2013077741A (ja) 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
CN219017629U (zh) 一种气密封装功放模块
JPH06132457A (ja) 半導体装置およびその製造方法
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
WO2020004566A1 (ja) 基体および半導体装置
JP2017126648A (ja) 電子モジュール
JP5151837B2 (ja) 半導体装置の製造方法
JPH085563Y2 (ja) 高電力ハイブリッドｉｃ用金属パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20190808