JP2015056602A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】薄層化された化合物半導体基板であっても、ハンドリングを容易に行うことができ、化合物半導体素子の放熱性を向上させることが可能な半導体装置および製造方法を提供する。【解決手段】半導体装置は、機能回路を構成する化合物半導体素子が形成された化合物半導体基板と、熱伝導率が前記化合物半導体基板より高い第１の基板と、前記化合物半導体基板と前記実装基板とを接合するための金属層とを備えた。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には、化合物半導体素子の放熱性を向上させることが可能な半導体装置およびその製造方法に関する。

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）などの化合物半導体素子は、高い電子移動度、電子飽和速度を利用して高速・高出力動作が可能であり、光通信、無線通信などの分野におけるアナログ回路に利用されている。回路の高性能化の観点から、化合物半導体素子に対してさらなる高速・高出力動作が求められている。しかし、ＩｎＰ、ＧａＡｓなどの化合物半導体は、熱伝導率が低いため、化合物半導体素子の内部温度が上昇し、素子寿命の低下、素子特性の低下が問題となる。

このような問題を受けて、化合物半導体素子からの放熱性を向上させる手法が考えられており、放熱経路の違いにより大別して２種類の手法がある。１番目の手法は、化合物半導体素子の周辺部に放熱ビアを形成しておき、素子電極から放熱を促進させる構造が提案されている（例えば、非特許文献１参照）。

図１に、従来の放熱ビアを用いた化合物半導体素子の放熱構造を示す。実装基板１１上に金属層１２を介して、化合物半導体基板１３が形成されている。化合物半導体基板１３上には、化合物半導体素子１４と、これに接続される素子電極１５が形成され、層間絶縁膜１８で覆われている。化合物半導体素子１４に隣接するように貫通孔が形成され、その内部に金属が充填されるか、または貫通孔の側壁に金属が堆積された放熱ビア１６が設けられている。放熱ビア１６は、素子電極１５と金属配線１７を介して接続され、化合物半導体基板１３の直下にある接着金属１２とも接続されている。

化合物半導体素子１４で発生した熱は、素子電極１５から熱伝導率の高い金属配線１７と放熱ビア１６を介して、金属層１２から実装基板１１に逃がすことができる。このため、化合物半導体素子１４の素子温度を効率よく低下させることができる。この手法では、化合物半導体基板１３の厚さが１００μｍ程度と比較的厚くても、放熱ビア１６を形成できるので、化合物半導体基板１３の機械強度を低下させずに放熱性を向上させることができる。

しかしながら、１番目の手法には以下の３つの問題がある。１つ目は、素子面積が増大する点である。基板の厚さに対して開口部が小さい高アスペクト比な貫通孔を形成することは困難である。例えば、１００μｍ厚の化合物半導体基板であれば、放熱ビアは、少なくとも２０〜５０μｍの開口幅が必要である。従って、素子面積が大きい化合物半導体素子であって、高出力用途の利用に限定されてしまう。

２つ目は、放熱ビアの金属充填にコストがかかる点である。化合物半導体素子では、金属配線としてＡｕを用いることが一般的であるので、金属配線に接続する放熱ビアもＡｕで充填することが望ましい。しかしながら、基板の厚さが１００μｍとした場合、配線形成の１０倍以上ものＡｕが必要となるため製造コストが増加してしまう。一方で、放熱ビアを充填せず、側壁に金属を堆積させただけの場合には、放熱ビアの熱抵抗が増大し、放熱性が損なわれる。

３つ目として、化合物半導体素子を用いる回路において、放熱ビアが形成可能な回路構成が限定されるという問題がある。放熱性を向上させるためには、放熱ビアと接続する素子電極は、化合物半導体素子の発熱領域に近接する電極を選択しなければならない。例えば、ＨＢＴでは、エミッタ電極を放熱ビアと接続することになるので、エミッタ電極は電気的に接地されることになる。したがって、ＨＢＴをコレクタ接地またはベース接地で用いる回路には、放熱ビアを適用できないので、放熱ビアを形成できる回路構成が限定されてしまう。

上述したように、放熱ビアを介して放熱する１番目の手法は、利用できる化合物半導体素子が限定されるという問題がある。そこで２番目の手法として、化合物半導体基板を薄層化することにより、基板の熱抵抗を低減し化合物半導体素子の放熱性を高める方法が考えられる。２番目の手法は、化合物半導体素子の発熱領域に最も近い素子電極を接地することなく、かつ素子面積を増加させることもないので、あらゆる種類の化合物半導体素子に適用することができる。

しかしながら、薄層化により放熱性を向上させるためには、化合物半導体基板の厚さを２０μｍ以下と極めて薄くする必要がある。しかしながら、ＩｎＰ、ＧａＡｓといった化合物半導体は極めて脆いため、ウェハ状の基板を破壊することなく２０μｍ以下に薄層化することが難しい。また、仮に薄層化できたとしても、薄層化した基板は、機械強度が基板の自重により生じる応力より小さくなるため、製造装置内における搬送などのハンドリングの際に、基板を破壊することなくハンドリングすることが難しい。基板破壊を生じさせずにハンドリングするためには、ＧａＡｓ基板の場合には５０〜１００μｍ程度の厚さ、ＩｎＰ基板の場合には１００〜１５０μｍ程度の厚さの基板が用いられている。

このため、化合物半導体基板の厚さを２０μｍ以下に加工する場合には、ウェハ状の化合物半導体基板上に形成されている化合物半導体素子を、ダイシングにより個別に切り出し（個片化）、切り出された個々のチップの化合物半導体基板を薄層化していた。この方法では個片化されたチップごとに薄層化する工程が必要となるため、ウェハ状の基板全体を一括で薄層化する場合と比較して、製造に掛かる時間とコストが増加してしまう。このため、化合物半導体基板を薄層化することによって放熱性を高めることは困難である。

T. Oka et al.， "High-performance InGaP power HBT technologies for wireless applications，" Proceeding of IEEE International Symposium on Compound Semiconductors， pp. 144-151 (2003)

化合物半導体素子の高速化・高出力化に向けて、放熱性を向上させることが求められている。化合物半導体素子の周辺部に放熱ビアを形成し、素子電極から金属配線を介して基板裏面に放熱させる手法が考えられている。しかし、放熱性は向上するものの、素子面積の増加、放熱ビアと接続される素子電極が接地されるため、使用できる化合物半導体素子が限定されてしまう問題が生じる。

一方、このような問題が生じることなく放熱性を向上させるために、化合物半導体基板を薄層化（例えば、２０μｍ以下）することが考えられる。しかしながら、ＩｎＰ、ＧａＡｓといった化合物半導体は機械強度が低く、ウェハの状態で薄層化した基板をハンドリングすることができず、個片化されたチップごとに基板を薄層化することも現実的でないことから、化合物半導体基板を薄層化することによって放熱性を高めることは困難である。

本発明の目的は、薄層化された化合物半導体基板であっても、ハンドリングを容易に行うことができ、化合物半導体素子の放熱性を向上させることが可能な半導体装置および製造方法を提供することにある。

本発明は、このような目的を達成するために、半導体装置は、機能回路を構成する化合物半導体素子が形成された化合物半導体基板と、熱伝導率が前記化合物半導体基板より高い第１の基板と、前記化合物半導体基板と前記実装基板とを接合するための金属層とを備えたことを特徴とする。

この半導体装置の製造方法は、機能回路を構成する化合物半導体素子が形成された化合物半導体基板の上に接着層を形成する工程と、前記接着層を薄層化し、かつ表面を平坦化する工程と、前記接着層に第２の基板を接合する工程と、前記化合物半導体基板の前記機能回路が形成された面と対向する面を薄層化し、かつ表面を平坦化する工程と、前記化合物半導体基板の前記対向する面に第２の金属層を形成する工程と、熱伝導率が前記化合物半導体基板より高く、第１の金属層が形成された第１の基板と、前記化合物半導体基板とを、前記第１および第２の金属層を介して接合する工程と、前記第２の基板と前記接着層を前記化合物半導体基板から剥離する工程とを備えたことを特徴とする。

本発明によれば、化合物半導体基板は、接着のための金属層を介して第１の基板と接合されることにより機械的に保持されるため、ウェハの状態で薄層化された化合物半導体基板であっても破壊することなくハンドリングすることができる。このとき、第１の基板は、化合物半導体基板より高い熱伝導率を有するので、放熱性を向上させることができる。個片化されたチップごとに基板を薄層化する必要がないので、製造コストを大幅に抑制することができる。

また、化合物半導体基板と第１の基板の接合面の金属層にも熱伝導率が高いＡｕ、Ｃｕを用いるので、化合物半導体基板と第１の基板を接合することで放熱性を損なうことはない。

以上述べたように、化合物半導体基板を破壊することなく薄層化することができるので、化合物半導体素子の放熱性を向上させることができる。

従来の放熱ビアを用いた化合物半導体素子の放熱構造を示す断面図である。 本発明の一実施形態にかかる半導体装置の構造を示す断面図である。 半導体装置の製造方法を説明するための断面図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

＜半導体装置の構成＞
図２に、本発明の一実施形態にかかる半導体装置の構造を示す。半導体装置２０は、機能回路を構成する化合物半導体素子２４が形成された化合物半導体基板２３と、熱伝導率が化合物半導体基板２３より高い実装基板２１（第１の基板）と、化合物半導体基板２３と実装基板２１とを接着するための金属層２２により構成されている。

金属層２２は多層構造であり、化合物半導体基板２３および実装基板２１に接する金属層はＴｉで構成されている。化合物半導体基板２３と実装基板２１とを接合するための金属層は、熱伝導率が高くヤング率が低いＡｕまたはＣｕで構成されている。すなわち、金属層２２は、典型的にはＴｉ／Ａｕ／ＴｉまたはＴｉ／Ｃｕ／Ｔｉの３層構造である。

実装基板２１は、化合物半導体より熱伝導率が高いＳｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌのいずれかの材料で構成されている。

熱伝導率が高い金属層２２を介して、化合物半導体基板２３を、熱伝導率が高い実装基板２１と接合することにより、薄層化した化合物半導体基板２３の放熱性を損ねることなく、基板強度を補強することができる。

また、化合物半導体基板２３と実装基板２１との接合に、低い接合温度かつ低い接合圧力で接合可能な表面活性化接合法を用いる。すなわち、接着層としてＡｕまたはＣｕを用いて、表面活性化接合法を適用することにより、化合物半導体素子の特性を熱応力、機械的応力により劣化させることがない。また、薄層化により著しく強度が低下した化合物半導体基板を破壊することなく、化合物半導体基板と実装基板とを接合することができる。

＜半導体装置の製造方法＞
次に、本発明の一実施形態にかかる半導体装置の製造方法について、図３を参照して説明する。

図３（ａ）に示すように、化合物半導体基板２３上に化合物半導体素子２４を形成し、所与の機能回路を形成する。化合物半導体基板２３は、ＩｎＰ、ＧａＡｓからなる。化合物半導体基板２３を機械的に保持するための第２の基板と仮接合するために、仮接着層２５を形成する。仮接着層２５としては、例えば、熱硬化性樹脂、熱可塑性樹脂、ＵＶ硬化性樹脂等の接着剤を用いることができる。

図３（ｂ）に示すように、仮接着層２５を薄層化および平坦化する。仮接着層２５の厚さ（ｈ１）は、下記の理由により、薄層化された化合物半導体基板２３の厚さ（ｈ２、図３（ｅ）参照）より薄い方が望ましい。仮接着層２５の膜厚が厚いと、面内の膜厚ばらつきが大きくなり、第２の基板と仮接合した際の化合物半導体基板２３上の表面の平坦性が悪化する。そのため、化合物半導体基板２３を薄層化するために研磨すると、化合物半導体基板２３の厚さにばらつきが生じてしまう。このような場合には、化合物半導体基板２３の厚さが薄いところを起点として、クラックが生じるなどの問題が生じる可能性がある。

また、化合物半導体基板２３が厚さｈ２に薄層化された際に、化合物半導体基板２３から生じる曲げ応力によって仮接着層２５は弾性変形し、歪むことになる。この歪み量は、仮接着層２５の膜厚に比例して増加する。したがって、仮接着層２５が厚い場合には、薄層化された化合物半導体基板２３の反りを抑制できずに、化合物半導体基板２３の面内の高さは、ばらつきが増大する。そのため、研磨工程における荷重が、化合物半導体基板２３に不均一に加わることになり、荷重が集中した箇所を起点として、化合物半導体２３が破壊される。

したがって、化合物半導体基板２３の薄層化された厚さｈ２を２０μｍ以下とする場合、仮接着層２５の厚さｈ１を２０ｕｍ以下にすることにより、薄層化した化合物半導体基板２３の反りを十分に抑制できる。また、研磨工程における荷重が、化合物半導体基板２３に不均一に加わり基板が破壊されることを抑制することができる。

一方、仮接着層２５の厚さの下限については、化合物半導体素子、金属配線、層間絶縁膜によって生じる機能回路内に形成された段差により決定される。例えば、機能回路内に形成された段差が１μｍの場合、仮接着層２５の厚さの下限は、この１μｍの段差を平坦化できるかどうかにより決定され、その下限値は、本発明の効果の及ぶ範囲に影響を与えるものではない。

図３（ｃ）に示すように、化合物半導体基板２３と第２の基板２６とを、仮接着層２５を介して仮接合する。第２の基板２６としては、例えば、ガラス基板を用いる。加圧・加熱あまたはＵＶ照射することにより、仮接着層２５を完全に硬化させて、第２の基板２６を接合すればよい。

図３（ｄ）に示すように、化合物半導体基板２３の機能回路が形成された面と対向する面（以下、基板裏面と呼ぶ）を研削し薄層化する。

図３（ｅ）に示すように、化合物半導体基板２３の基板裏面を研磨することにより平坦化を行う。最終的に、化合物半導体基板２３の厚さｈ２を２０μｍ以下の所望の厚さに薄層化する。このとき必要となる平坦性は、化合物半導体基板２３と第１の基板（実装基板２１）とを接合するための接合技術として、何を用いるかにより決定される。例えば、接着層としての金属が上述したようにＡｕまたはＣｕであり、表面活性化接合を用いて接合する場合には、化合物半導体基板２３の表面平坦性を３ｎｍ以下にする必要がある。このとき、接合温度１５０℃以下、接合圧力１ＭＰａ以下で接合することができる。

化合物半導体基板２３の表面平坦性が１ｎｍ以下であれば、常温でも接合することができる。つまり、必要とされる平坦性は、接合方法、温度、圧力等の接合条件に依存しており、平坦性そのものが本発明の効果の及ぶ範囲に直接的に影響を与えるものではない。

図３（ｆ）に示すように、化合物半導体基板２３の基板裏面に金属層２２ａを堆積する。金属層２２ａは、化合物半導体基板２３との接着強度が高く、かつ放熱性を損ねないように高い熱伝導率を有していることが望ましい。このような要求を満たすために、金属層２２ａは多層構造とすることが望ましく、上述したように、化合物半導体基板２３の側からＴｉ／ＡｕまたはＴｉ／Ｃｕの２層構造である。

Ｔｉは、熱伝導率がＡｕまたはＣｕと比較して低いため、放熱性を低下させないように、膜厚は接着性を保持できる範囲で薄ければ薄い方がよい。また、本発明の効果という点では、薄ければ薄いほどよいので、例えば、３０ｎｍ以下の厚さとすることが望ましい。ただし、厚くなった場合であっても、本発明の効果の度合いに影響を与えるが、本発明の効果が直ちに得られなくなるものではない。同様に、Ａｕ、Ｃｕの膜厚についても、本発明の効果をより高めるためには薄い方が望ましいが、その下限値は、正しく基板同士が接合できるかどうか、すなわち接合技術そのものにより決定され、本発明により制限されるものではない。

図３（ｇ）に示すように、薄層化した化合物半導体基板２３を接合する第１の基板（実装基板２１）を作製する。第１の基板としては、薄層化した化合物半導体基板２３の放熱性を損ねないように、化合物半導体基板２３より高い熱伝導率を有する材料を用いればよい。例えば、Ｓｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌを用いればよい。また、第１の基板の厚さが厚いと熱抵抗が増加し放熱性が悪くなるため、第１の基板が破壊することなく、ハンドリングが可能な限りで薄くすればよい。例えば、ＳｉＣ基板であれば、１００〜１５０μｍ程度が望ましい。

第１の基板の接合面にも金属層２２ｂを全面に形成する。金属層２２ｂは、化合物半導体基板２３の場合と同様に２層構造であり、実装基板２１の側からＴｉ／ＡｕまたはＴｉ／Ｃｕである。

化合物半導体基板２３と第１の基板（実装基板２１）とを、金属層２２ａ，２２ｂを介して接合する。接合方法としては接合温度が低く、接合圧力が低いことが望ましい。接合温度が高い場合、化合物半導体素子の特性が劣化したり、薄層化して機械強度が低下した化合物半導体基板が、熱応力によって破壊される恐れがある。接合圧力が高い場合も、同様に、機械応力により薄層化した化合物半導体基板が破壊される。このような低接合温度、低接合圧力の接合方法として、例えば、表面活性化接合法を用いればよい。

図３（ｈ）に示すように、表面活性化接合法は、真空中で接合面を表面処理することにより、接合面の表面の原子を化学結合しやすい状態にする。具体的には、金属層２２ａ，２２ｂの表面をＡｒビームでエッチングして、表面のわずかな不純物を除去して、原子が結合しやすいように活性化する。

図３（ｉ）に示すように、低接合温度、低接合圧力により金属層２２のＡｕまたはＣｕを接合して、化合物半導体基板２３と第１の基板（実装基板２１）とを接合する。なお、本発明における接合方法は、表面活性化接合法に限定されるものではなく、表面活性化接合と同等あるいは接合工程として基板や機能回路に影響を与えない条件で接合できる手法であればよい。

最後に、図２に示すように、不要となった第２の基板２６を、化合物半導体基板２３から剥離する。例えば、加熱、レーザー照射、有機溶剤を用いて、仮接着層２５を軟化・溶融させることにより、化合物半導体基板２３から第２の基板２６を剥離する。

このようにして、化合物半導体基板２３は、接着のための金属層２２を介して第１の基板（実装基板２１）と接合されることにより機械的に保持されるため、ウェハの状態で薄層化された化合物半導体基板２３であっても破壊することなくハンドリングすることができる。また、個片化されたチップ（化合物半導体素子２４）ごとに基板を薄層化する必要がないので、製造コストを大幅に抑制することができる。

第１の基板（実装基板２１）は、化合物半導体基板２３より高い熱伝導率を有するので、放熱性を向上させることができる。また、化合物半導体基板２３と第１の基板の接合面の金属層２２にも熱伝導率が高いＡｕ、Ｃｕを用いるので、化合物半導体基板２３と第１の基板を接合することで放熱性を損なうことはない。

さらに、化合物半導体基板と第１の基板との接合において、低い接合温度かつ低い接合圧力で接合可能な表面活性化接合法を用いることにより、化合物半導体素子の特性を熱応力、機械的応力により劣化させることなく、または化合物半導体基板を破壊することなく接合することができる。

１１，２１ 実装基板
１２，２２ 金属層
１３，２３ 化合物半導体基板
１４，２４ 化合物半導体素子
１５ 素子電極
１６ 放熱ビア
１７ 金属配線
１８ 層間絶縁膜
２５ 仮接着層
２６ 第２の基板

Claims (8)

1. 機能回路を構成する化合物半導体素子が形成された化合物半導体基板と、
   熱伝導率が前記化合物半導体基板より高い第１の基板と、
   前記化合物半導体基板と前記実装基板とを接合するための金属層と
   を備えたことを特徴とする半導体装置。
2. 前記金属層は多層構造であって、前記化合物半導体基板と前記第１の基板とに接する金属層はＴｉであり、前記化合物半導体基板と前記第１の基板とを接合するための金属層は、ＡｕまたはＣｕであることを特徴とする請求項１に記載の半導体装置。
3. 前記第１の基板は、Ｓｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌのいずれかの材料で構成されることを特徴とする請求項１または２に記載の半導体装置。
4. 機能回路を構成する化合物半導体素子が形成された化合物半導体基板の上に接着層を形成する工程と、
   前記接着層を薄層化し、かつ表面を平坦化する工程と、
   前記接着層に第２の基板を接合する工程と、
   前記化合物半導体基板の前記機能回路が形成された面と対向する面を薄層化し、かつ表面を平坦化する工程と、
   前記化合物半導体基板の前記対向する面に第２の金属層を形成する工程と、
   熱伝導率が前記化合物半導体基板より高く、第１の金属層が形成された第１の基板と、前記化合物半導体基板とを、前記第１および第２の金属層を介して接合する工程と、
   前記第２の基板と前記接着層を前記化合物半導体基板から剥離する工程と
   を備えたことを特徴とする半導体装置の製造方法。
5. 前記接着層は、前記化合物半導体基板の厚さと同じか、またはそれ以下に薄層化する
   ことを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記第１の金属層は多層構造であって、前記第１の基板に接する側からＴｉ／ＡｕまたはＴｉ／Ｃｕであり、
   前記第２の金属層は多層構造であって、前記化合物半導体基板に接する側からＴｉ／ＡｕまたはＴｉ／Ｃｕであり、
   前記化合物半導体基板と前記第１の基板とは、ＡｕまたはＣｕにより接合されることを特徴とする請求項４または５に記載の半導体装置の製造方法。
7. 前記化合物半導体基板と前記第１の基板との接合は、表面活性化接合法が用いられることを特徴とする請求項４、５または６に記載の半導体装置の製造方法。
8. 前記第１の基板は、Ｓｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌのいずれかの材料で構成されることを特徴とする請求項４ないし７のいずれかに記載の半導体装置の製造方法。

Images