JP2022177326A - 半導体素子、および半導体素子の製造方法 - Google Patents
半導体素子、および半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2022177326A JP2022177326A JP2019154592A JP2019154592A JP2022177326A JP 2022177326 A JP2022177326 A JP 2022177326A JP 2019154592 A JP2019154592 A JP 2019154592A JP 2019154592 A JP2019154592 A JP 2019154592A JP 2022177326 A JP2022177326 A JP 2022177326A
- Authority
- JP
- Japan
- Prior art keywords
- main
- semiconductor device
- groove
- thickness direction
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】ダイシングに起因する不具合を抑制可能な半導体素子、および半導体素子の製造方法を提供する。
【解決手段】半導体素子A1は、少なくとも一部が半導体からなり、z方向において互いに反対側を向く主面11および裏面12と、y方向に直交し、かつ、主面11に繋がる主面側第一側面13aと、主面側第一側面13aと同じ側を向き、かつ、裏面12に繋がる裏面側第一側面14aとを有する主部1と、主部1の裏面12の少なくとも一部を覆う裏面電極層2とを備えている。裏面側第一側面14aは、y方向において、主面側第一側面13aより外側に位置し、裏面電極層2は、裏面側第一側面14aの少なくとも一部を覆う第一延伸部22aを備えている。
【選択図】図13
【解決手段】半導体素子A1は、少なくとも一部が半導体からなり、z方向において互いに反対側を向く主面11および裏面12と、y方向に直交し、かつ、主面11に繋がる主面側第一側面13aと、主面側第一側面13aと同じ側を向き、かつ、裏面12に繋がる裏面側第一側面14aとを有する主部1と、主部1の裏面12の少なくとも一部を覆う裏面電極層2とを備えている。裏面側第一側面14aは、y方向において、主面側第一側面13aより外側に位置し、裏面電極層2は、裏面側第一側面14aの少なくとも一部を覆う第一延伸部22aを備えている。
【選択図】図13
Description
本開示は、半導体素子、および半導体素子の製造方法に関する。
半導体素子の製造方法においては、ウエハなどの半導体を含む主部材料に、各々が所定の機能を果たす複数の機能領域が形成される。そして、これらの機能領域を個別に分割するように上記主部材料が切断される。特許文献1に記載の構成においては、上記主部材料の裏面側に金属からなるコンタクト層が形成されている。そして、上記切断においては、裏面とは反対側の主面側から、ダイシングブレードを用いたダイシングが行われている。これにより、各々が上記機能領域を具備する複数の半導体素子が形成される。
上記切断において、コンタクト層には、ダイシングブレードによって裏面が向く方向に押し出される力が作用する。このため、製造された半導体素子の裏面に設けられたコンタクト層は、その端縁に裏面が向く方向に突出する微小なバリが生じやすい。また、主部材料およびコンタクト層が分断されたときに、ダイシングブレードが揺れて、主部材料の主面側の端縁に接触して、チッピングが発生する場合がある。
一方、レーザ光によるダイシングも開発されている。レーザ光によるダイシングの場合、主部材料およびコンタクト層を気化させることで分断するので、チッピングが発生しない。また、コンタクト層のバリは発生しない。しかしながら、レーザ光によってコンタクト層の一部が溶融して、主部材料の切断された側面に付着する。当該付着物は導電性があるので、主部材料の主面に達した場合、主面に形成された電極とコンタクト層とを導通させる可能性がある。
本開示は、上記した事情のもとで考え出されたものであって、ダイシングに起因する不具合を抑制可能な半導体素子、および半導体素子の製造方法を提供することをその課題とする。
本開示の第1の側面によって提供される半導体素子は、少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面と、前記厚さ方向に直交する第一方向に直交し、かつ、前記主面に繋がる主面側第一側面と、前記主面側第一側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第一側面とを有する主部と、前記主部の前記裏面の少なくとも一部を覆う裏面電極層とを備え、前記裏面側第一側面は、前記第一方向において、前記主面側第一側面より外側に位置し、前記裏面電極層は、前記裏面側第一側面の少なくとも一部を覆う第一延伸部を備えている。
本開示の第2の側面によって提供される半導体素子の製造方法は、少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面を有し、前記裏面の少なくとも一部が導電体層によって覆われた主部材料を準備する準備工程と、前記主部材料の前記裏面側を保持テープに保持させる保持工程と、前記厚さ方向に直交する第二方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第一溝を形成する溝形成工程と、前記厚さ方向および前記第二方向に直交する第一方向の寸法が、前記第一溝の前記第一方向の寸法以下であり、かつ、前記厚さ方向視において前記第一溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第一スリットを形成する分断工程とを備え、前記分断工程は、レーザ光の照射により行われる。
本開示によると、半導体素子は、主部材料の主面側に先に第一溝が形成され、厚さ方向視において第一溝に内包される第一スリットがレーザ光の照射により形成されることで主部材料および裏面電極層が分断されて製造される。第一溝の形成では、主部材料および裏面電極層が分断されないので、主部材料の揺れが小さく、チッピングは発生しにくい。また、分断はレーザ光の照射により行われるので、主部材料の揺れが小さく、チッピングの発生が抑制される。また、導電体層のバリは発生しない。さらに、レーザ光Lの照射により溶融した導電体層の一部が切断された側面に付着するが、先に形成された第一溝によって、当該付着物が主部材料の主面側まで繋がることが抑制される。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第1実施形態〕
図1~図12は、本開示の第1実施形態にかかる半導体素子の製造方法を示している。
図1~図12は、本開示の第1実施形態にかかる半導体素子の製造方法を示している。
まず、主部材料10を準備する。図1~図3は、本製造方法に用いられる主部材料10を示している。図1は、主部材料10の厚さ方向であるz方向視における要部平面図である。図2は、主部材料10の要部斜視図である。図3は、図2のIII-III線に沿う要部断面図である。主部材料10は、少なくとも一部が半導体材料からなり、本実施形態においては、n型領域およびp型領域が形成されたSiからなる。すなわち、主部材料10は、図1~図3に示す状態に先立ち、いわゆるウエハの状態で、半導体素子の所定の機能を果たすべき複数の機能領域が作りこまれたものである。主部材料10の厚さは、たとえば80~260μmであり、本実施形態では150μmである。なお、主部材料10の厚さは限定されない。
主部材料10は、主面101および裏面102を有する。主面101および裏面102は、z方向において互いに反対側を向いている。主面101には、複数の主面電極4と絶縁層30が形成されている。複数の主面電極4は、上記機能領域に導通する電極であり、たとえばAuからなる。絶縁層30は、たとえばSiO2からなり、厚さがたとえば3~10μmである。絶縁層30には、複数の開口31が形成されている。各開口31は、主面電極4を露出させている。
図1および図2に示すように、絶縁層30には、複数の絶縁層第一スリット32aおよび複数の絶縁層第二スリット32bが形成されている。絶縁層第一スリット32aは、絶縁層30の一部がx方向に沿って除去されたことによって形成されている。複数の絶縁層第一スリット32aは、各々がx方向に延び、互いにy方向に等ピッチで離間配置されている。絶縁層第二スリット32bは、絶縁層30の一部がy方向に沿って除去されたことによって形成されている。複数の絶縁層第二スリット32bは、各々がy方向に延び、互いにx方向に等ピッチで離間配置されている。複数の絶縁層第一スリット32aおよび複数の絶縁層第二スリット32bによって区画された複数の矩形状領域には、各々に1個ずつの主面電極4が配置された状態となる。
裏面102には、導電体層20が形成されている。導電体層20は、たとえばAuなどの金属からなる層であり、本実施形態においては、裏面102の全面を覆っている。導電体層20の厚さは、たとえば2μm程度である。
図1~図3においては、主部材料10は、保持テープDtに保持されている。保持テープDtは、図中上面が接着面とされている。主部材料10は、裏面102がz方向下方を向き、保持テープDtと対面する姿勢で保持テープDtに保持されている。このため、絶縁層30がz方向上方に露出している。
次いで、図4および図5に示すように、第一溝103aを形成する。第一溝103aの形成は、たとえばダイシングブレードDcでの切削により行う。まず、ダイシングブレードDcを用いて、主部材料10の主面101近傍の領域を、x方向に沿って順次削除することにより、x方向に延びる第一溝103aを形成する。この際、ダイシングブレードDcは、絶縁層第一スリット32aに沿って走査される。これにより、絶縁層第一スリット32aから露出した主部材料10の主面101近傍の領域が削除される。ダイシングブレードDcの幅は、絶縁層第一スリット32aの幅(y方向の寸法)と同程度としている。第一溝103aの深さは、たとえば30~200μm程度、第一溝103aの幅は、たとえば15~50μm程度である。本実施形態では、第一溝103aの深さは、主部材料10の厚さの3分の2程度として、100μm程度としている。なお、各寸法は限定されない。本工程では、ダイシングブレードDcをいわゆるハーフカットの状態で使用することにより、主部材料10が厚さ方向に切断されてしまうことはなく、上述した程度の寸法の第一溝103aが形成される。x方向に沿ったダイシングブレードDcによる削除作業を複数回行うことにより、各々がx方向に延び、互いにy方向に等ピッチで離間配置された複数の第一溝103aが形成される。
次いで、y方向に延びる第二溝103bを形成する。第二溝103bの形成は、第一溝103aの形成と同様に、たとえばダイシングブレードDcでの切削により行う。すなわち、絶縁層第二スリット32bに沿ってダイシングブレードDcを走査することで、絶縁層第二スリット32bから露出した主部材料10の主面101近傍の領域を順次削除することにより、y方向に延びる第二溝103bを形成する。y方向に沿ったダイシングブレードDcによる削除作業を複数回行うことにより、各々がy方向に延び、互いにx方向に等ピッチで離間配置された複数の第二溝103bが形成される。第二溝103bの形成においては、ダイシングブレードDcの削除深さなどの条件は第一溝103aの形成における条件と同様である。このため、第二溝103bは、第一溝103aと延びる方向が異なることを主な相違点とする以外は、同様の構成となっている。これらのダイシング工程によって、図6に示すように、主部材料10の主面101側に、複数の第一溝103aおよび複数の第二溝103bが形成される。
次いで、図8に示すように、保護膜8を形成する。保護膜8は、水溶性の樹脂材料からなり、たとえばポリビニルアルコールなどを含む材料からなる。次の工程であるレーザ光によるダイシング工程では、レーザ加工屑(デブリ)が発生する。主部材料10にデブリが付着すると、純粋洗浄だけでは完全に除去することが難しい。主部材料10に付着したデブリは、ボンディング不良やリーク電流の増加といったデバイス不良を発生させる。保護膜8は、デブリが主部材料10に直接付着することを防止するために形成される。保護膜8は、主部材料10の主面101側に塗布されて固化されることで形成される。保護膜8は、主部材料10の主面101、絶縁層30、および複数の主面電極4を覆うように形成され、複数の第一溝103aおよび複数の第二溝103bの内面にも形成される。
次いで、図9に示すように、x方向に沿って主部材料10の一部をz方向に貫通するように削除する。この削除は、レーザ光Lによるダイシングによって行う。すなわち、パルス発振されたレーザ光源からのレーザ光Lを集光レンズで集光し、集光されたレーザ光Lを主部材料10にz方向から照射する。照射の出力は、主部材料10および導電体層20を貫通し、かつ、保持テープDtを貫通しない程度に調整されている。レーザ光Lの照射を第一溝103aに沿って走査させることで、x方向に沿ったダイシングを行う。
図9に示すように、レーザ光のy方向の照射幅は、第一溝103aの幅よりも小さい。また、z方向視において、レーザ光の照射領域は、第一溝103aに重なり、さらに、y方向において、第一溝103aに内包されている。これにより、第一スリット104aが形成される。第一スリット104aは、z方向において第一溝103aの底面から裏面102にわたって形成されており、主部材料10を厚さ方向に分断している。第一スリット104aの幅寸法(y方向の寸法)は、第一溝103aの幅寸法よりもたとえば10μm程度小さく、第一スリット104aは、z方向視において第一溝103aに内包されている。x方向に沿うレーザ光の照射の走査を複数回繰り返すことにより、図10に示すように、複数の第一スリット104aが形成される。
図10および図11に示すように、第一スリット104aは、第一溝103aの底面から裏面102まで貫通しており、y方向において、第一スリット104aの側面は、第一溝103aの側面よりも外方に位置している。また、図11に示すように、第一スリット104aの側面と第一溝103aの側面とに繋がる第一接続面15aが形成されている。第一接続面15aの形状は、第一溝103aを形成したときのダイシングブレードDcの形状に依存する。本実施形態では、図5に示すように、ダイシングブレードDcの回転軸に平行な断面は、端部がU字形状であり、角部が丸まっている。本実施形態では、第一接続面15aは、曲面部16aおよび直交部17aを備えている。曲面部16aは、第一溝103aの側面に繋がる凹曲面状の部分である。直交部17aは、第一スリット104aの側面に繋がり、かつ、第一スリット104aの側面に直交する部分であり、z方向を向く平坦な部分である。
図11に示すように、第一スリット104aの形成により、裏面102は、x方向に長く延びる第一端縁102aを有するものとなっている。そして、第一端縁102aは、z方向視において導電体層20と少なくとも一部が重なっており、本実施形態においては、第一端縁102aの全長にわたって導電体層20と重なっている。
また、導電体層20は、第一延伸部22aを有している。第一延伸部22aは、第一端縁102aから主面101に向かう方向(z方向上方)に延出しており、第一スリット104aの側面の一部を覆っている。本実施形態においては、第一端縁102aの全長にわたって第一延伸部22aが存在している例を典型例として挙げるが、第一端縁102aの一部のみに第一延伸部22aが存在する構成であってもよい。第一延伸部22aは、第一スリット104aを形成したときのレーザ光によって導電体層20の一部が溶融して、第一スリット104aの側面に付着したものである。第一溝103aは保護膜8によって覆われているので、第一延伸部22aは、第一溝103aに直接接するようには形成されない。
複数の第一スリット104aを形成した後は、同様にして、レーザ光Lの照射を第二溝103bに沿って走査させることで、y方向に沿ったダイシングを行う。この際、レーザ光のx方向の照射幅は、第二溝103bの幅よりも小さい。また、z方向視において、レーザ光の照射領域は、第二溝103bに重なり、さらに、x方向において、第二溝103bに内包されている。これにより、第二スリット104bが形成される。第二スリット104bは、z方向において第二溝103bの底面から裏面102にわたって形成されており、主部材料10を厚さ方向に分断している。第二スリット104bの幅寸法(x方向の寸法)は、第二溝103bの幅寸法よりもたとえば10μm程度小さく、第二スリット104bは、z方向視において第二溝103bに内包されている。y方向に沿うレーザ光の照射の走査を複数回繰り返すことにより、複数の第二スリット104bが形成される。
第二スリット104bは、第二溝103bの底面から裏面102まで貫通しており、x方向において、第二スリット104bの側面は、第二溝103bの側面よりも外方に位置している。また、図示を省略しているが、第二スリット104bの側面と第二溝103bの側面とに繋がる第二接続面15bが形成されている。第二接続面15bの形状は、第二溝103bを形成したときのダイシングブレードDcの形状に依存する。本実施形態では、第二接続面15bは、曲面部16bおよび直交部17bを備えている。曲面部16bは、第二溝103bの側面に繋がる凹曲面状の部分である。直交部17bは、第二スリット104bの側面に繋がり、かつ、第二スリット104bの側面に直交する部分であり、z方向を向く平坦な部分である。
図示を省略しているが、第二スリット104bの形成により、裏面102は、y方向に長く延びる第二端縁102bを有するものとなっている。そして、第二端縁102bは、z方向視において導電体層20と少なくとも一部が重なっており、本実施形態においては、第二端縁102bの全長にわたって導電体層20と重なっている。
また、導電体層20は、第二延伸部22bを有している。第二延伸部22bは、第二端縁102bから主面101に向かう方向(z方向上方)に延出しており、第二スリット104bの側面の一部を覆っている。本実施形態においては、第二端縁102bの全長にわたって第二延伸部22bが存在している例を典型例として挙げるが、第二端縁102bの一部のみに第二延伸部22bが存在する構成であってもよい。第二延伸部22bは、第二スリット104bを形成したときのレーザ光によって導電体層20の一部が溶融して、第二スリット104bの側面に付着したものである。第二溝103bは保護膜8によって覆われているので、第二延伸部22bは、第二溝103bに直接接するようには形成されない。
その後、保護膜8を除去することにより、図12に示すように、主部材料10が複数の第一スリット104aおよび複数の第二スリット104bによって分割された複数の個片が、保持テープDtに保持された状態になる。保護膜8の除去は、たとえば、純水での洗浄により行われる。次いで、保持テープDtを剥離する。これにより、半導体素子A1ごとの複数の個片に分割される。以上の工程を経ることにより、半導体素子A1が形成される。
図13および図14は、半導体素子A1を示している。図13は、半導体素子A1を示す斜視図である。図14は、図13のXIV-XIV線に沿う要部拡大断面図である。半導体素子A1は、主部1、裏面電極層2、絶縁層3および主面電極4を備えている。本実施形態の半導体素子A1は、たとえばダイオードとして構成されている。
主部1は、主部材料10が分割されることによって得られた個片からなる。本実施形態の主部1は、z方向視において矩形状であり、x方向に延びる辺およびy方向に延びる辺の長さがたとえば0.4mm~6mmとされる。また、主部1のz方向厚さは、たとえば80μm~260μmであり、本実施形態では150μmである。なお、各寸法は限定されない。主部1は、主面11および裏面12を有している。主面11および裏面12は、z方向において互いに反対方向を向いている。主部1は、少なくとも一部が半導体によって形成されており、本実施形態においては、そのほとんどがSiからなる。
主部1は、2個ずつの主面側第一側面13a、裏面側第一側面14a、主面側第二側面13b、および裏面側第二側面14bを有している。主面側第一側面13aは、第一溝103aであった部分であり、裏面側第一側面14aは、第一スリット104aであった部分である。また、主面側第二側面13bは、第二溝103bであった部分であり、裏面側第二側面14bは、第二スリット104bであった部分である。主面側第一側面13aおよび主面側第二側面13bは、ダイシングブレードDcでの切削により形成されているので、平坦になっている。一方、裏面側第一側面14aおよび裏面側第二側面14bは、レーザ光Lのz方向への照射により形成されているので、z方向に延びる溝が形成されている。
主面側第一側面13aは、y方向に直交し、かつ、主面11に繋がっている。裏面側第一側面14aは、主面側第一側面13aと同じ側を向き、かつ、裏面12に繋がっている。裏面側第一側面14aは、主面側第一側面13aよりもy方向においてたとえば5μm程度外側に位置している。2個の主面側第一側面13aは、y方向において互いに反対側を向いている。また、2個の裏面側第一側面14aは、y方向において互いに反対側を向いている。
主面側第二側面13bは、x方向に直交し、かつ、主面11に繋がっている。裏面側第二側面14bは、主面側第二側面13bと同じ側を向き、かつ、裏面12に繋がっている。裏面側第二側面14bは、主面側第二側面13bよりもx方向においてたとえば5μm程度外側に位置している。2個の主面側第二側面13bは、x方向において互いに反対側を向いている。また、2個の裏面側第二側面14bは、x方向において互いに反対側を向いている。
また、主部1は、2個ずつの第一接続面15aおよび第二接続面15bを有している。第一接続面15aは、主面側第一側面13aおよび裏面側第一側面14aに繋がっている。図14に示すように、本実施形態では、第一接続面15aは、曲面部16aおよび直交部17aを備えている。曲面部16aは、主面側第一側面13aに繋がる凹曲面状の部分である。直交部17aは、裏面側第一側面14aに繋がり、かつ、裏面側第一側面14aに直交する部分であり、z方向を向く平坦な部分である。第二接続面15bは、主面側第二側面13bおよび裏面側第二側面14bに繋がっている。図示を省略しているが、本実施形態では、第二接続面15bは、曲面部16bおよび直交部17bを備えている。曲面部16bは、主面側第二側面13bに繋がる凹曲面状の部分である。直交部17bは、裏面側第二側面14bに繋がり、かつ、裏面側第二側面14bに直交する部分であり、z方向を向く平坦な部分である。
図14に示すように、主面側第一側面13aのz方向寸法h1は、裏面側第一側面14aのz方向寸法h2より大きく、本実施形態では、寸法h2の2倍程度である。本実施形態では、主面側第一側面13aのz方向寸法h1が100μm程度であり、裏面側第一側面14aのz方向寸法h2が50μm程度である。なお、寸法h1は、寸法h2の5倍以下であることが望ましい。同様に、主面側第二側面13bのz方向寸法は、裏面側第二側面14bのz方向寸法より大きく、本実施形態では、裏面側第二側面14bのz方向寸法の2倍程度である。本実施形態では、主面側第二側面13bのz方向寸法が100μm程度であり、裏面側第二側面14bのz方向寸法が50μm程度である。なお、各寸法は限定されない。ただし、裏面側第一側面14aおよび裏面側第二側面14bのz方向寸法は、製造時の第一溝103aおよび第二溝103bが形成された主部材料10の強度を確保するために、50μm以上であることが望ましい。
裏面電極層2は、裏面12に形成されており、本実施形態においては、裏面12の全体を覆っている。裏面電極層2は、たとえばAuなどの金属からなる層であり、本実施形態においては、その厚さは、たとえば2μm程度である。裏面電極層2は、裏面12の裏面側第一側面14aに繋がる第一端縁12aおよび裏面12の裏面側第二側面14bに繋がる第二端縁12bのそれぞれとそれらの全体を覆っている。裏面電極層2は、導電体層20が分割されることによって形成されている。
裏面電極層2は、2個の第一延伸部22aおよび2個の第二延伸部22bを有している。各第一延伸部22aはそれぞれ、各裏面側第一側面14aの少なくとも一部を覆っており、本実施形態においては、図13に示すように、第一端縁12aの全長にわたって第一端縁12aから主面11側に向かって延伸している。各第二延伸部22bはそれぞれ、各裏面側第二側面14bの少なくとも一部を覆っており、本実施形態においては、図13に示すように、第二端縁12bの全長にわたって第二端縁12bから主面11側に向かって延伸している。レーザ光によるダイシング工程は、複数の第一溝103aおよび複数の第二溝103bの内面に保護膜8が形成された上で行われるので、レーザ光によって溶融した導電体層20の一部は、第一溝103aまたは第二溝103bには付着しない。したがって、第一延伸部22aは、主面側第一側面13aまでは延伸しておらず、主面側第一側面13aを覆っていない。また、第二延伸部22bは、主面側第二側面13bまでは延伸しておらず、主面側第二側面13bを覆っていない。
主面電極4は、上述した通り、上記機能領域に導通する電極であり、たとえばAuからなる。絶縁層3は、絶縁層30が分割されることによって形成されており、たとえばSiO2からなり、厚さがたとえば3~10μmである。絶縁層3には、開口31が形成されている。開口31は、主面電極4を露出させている。
図15は、実際に作成された半導体素子A1の一例の写真である。図15は、半導体素子A1を、主部1の裏面12側から、主面側第一側面13aおよび裏面側第一側面14aを中心にして表している。図15に示すように、裏面電極層2から延伸した第一延伸部22aは、裏面側第一側面14aの大部分を覆っており、一方で、主面側第二側面13bをほとんど覆っていない。
図16は、半導体素子A1を用いて製造された半導体装置C1を示している。半導体装置C1は、半導体素子A1、リード51、リード52、ワイヤ6および封止樹脂7を備えている。
リード51およびリード52は、たとえばCuからなり、必要に応じてその表面にNiメッキなどが施されてもよい。リード51には、半導体素子A1が搭載されている。より具体的には、半導体素子A1の裏面電極層2をリード51に押し付けつつ、超音波振動を付与することにより、裏面電極層2とリード51とを共晶させることによって、半導体素子A1がリード51に接合されている。リード52は、ワイヤ6を介して半導体素子A1の主面電極4と導通している。封止樹脂7は、半導体素子A1およびワイヤ6のすべてと、リード51およびリード52の一部ずつを覆っており、たとえば黒色のエポキシ樹脂からなる。リード51およびリード52のうち封止樹脂7から露出した部分は、半導体装置C1を回路基板などに実装するための実装端子として用いられる。
次に、半導体素子A1および半導体素子A1の製造方法の作用について説明する。
本実施形態によると、半導体素子A1は、主部材料10の主面101側に先に第一溝103aおよび第二溝103bが形成され、保護膜8が形成された上で、z方向視において第一溝103aに内包される第一スリット104aおよび第二溝103bに内包される第二スリット104bがレーザ光Lの照射により形成されることで主部材料10および導電体層20が分断されて製造される。第一溝103aおよび第二溝103bの形成では、主部材料10および導電体層20が分断されないので、ダイシングブレードの揺れは発生しにくく、チッピングは発生しにくい。また、分断はレーザ光Lの照射により行われるので、分断時にはチッピングが発生しない。また、導電体層20のバリは発生しない。さらに、レーザ光Lの照射により溶融した導電体層20の一部が、切断された側面である裏面側第一側面14aおよび裏面側第二側面14bに付着して、第一延伸部22aおよび第二延伸部22bが形成されるが、先に形成された第一溝103aおよび第二溝103bの内面には保護膜8が形成されているので、主面側第一側面13aおよび主面側第二側面13bは、第一延伸部22aおよび第二延伸部22bに覆われない。したがって、第一延伸部22aおよび第二延伸部22bが、主部1の主面11まで延伸することがなく、主面電極4と裏面電極層2との導通が防止できる。
また、本実施形態によると、裏面側第一側面14aには裏面電極層2が延伸した第一延伸部22aが形成されており、裏面側第二側面14bには裏面電極層2が延伸した第二延伸部22bが形成されている。したがって、図16に示すように、半導体素子A1がリード51に接合される際、リード51と第一延伸部22aおよび第二延伸部22bとも共晶して接合される。これにより、接合強度を高めることができる。また、接合後の半導体素子A1とリード51との接合状態を、外観検査により判断しやすい。
また、本実施形態によると、裏面側第一側面14aおよび裏面側第二側面14bは、レーザ光Lのz方向への照射により形成されているので、z方向に延びる溝が形成されている。したがって、図16に示すように、半導体素子A1が封止樹脂7によって封止された場合、当該溝の凹凸があることで、主部1と封止樹脂7とが剥離することを抑制することができる。一方、本実施形態によると、主面側第一側面13aおよび主面側第二側面13bは、ダイシングブレードDcでの切削により形成されているので、平坦になっている。したがって、半導体素子A1をコレットでピックアップしやすい。
〔第2実施形態〕
図17~図18に基づき、本開示の第2実施形態にかかる半導体素子A2について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図17は、半導体素子A2を示す斜視図であり、図13に対応する図である。図18は、図17のXVIII-XVIII線に沿う要部拡大断面図である。
図17~図18に基づき、本開示の第2実施形態にかかる半導体素子A2について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図17は、半導体素子A2を示す斜視図であり、図13に対応する図である。図18は、図17のXVIII-XVIII線に沿う要部拡大断面図である。
本実施形態にかかる半導体素子A2は、主面側第一側面13aおよび主面側第二側面13bも、レーザ光Lの照射により形成されている点で、第1実施形態にかかる半導体素子A1と異なる。
半導体素子A2は、第一溝103aおよび第二溝103bの形成工程において、ダイシングブレードDcでの切削に代えて、レーザ光Lの照射が行われる。照射の出力は、主部材料10を貫通せずに所定の深さまで削除するように調整されている。したがって、図17に示すように、主面側第一側面13aおよび主面側第二側面13bには、裏面側第一側面14aおよび裏面側第二側面14bと同様、z方向に延びる溝が形成されている。また、図17および図18に示すように、第一接続面15aおよび第二接続面15bは、細かい凹凸が形成された面になっている。
本実施形態においても、半導体素子A2は、主部材料10の主面101側に先に第一溝103aおよび第二溝103bが形成され、第一スリット104aおよび第二スリット104bがレーザ光Lの照射により形成されて製造される。したがって、チッピングの発生が抑制され、バリの発生が防止される。また、主面電極4と裏面電極層2との導通が防止できる。
また、本実施形態においても、裏面側第一側面14aに第一延伸部22aが形成されており、裏面側第二側面14bに第二延伸部22bが形成されている。したがって、半導体素子A2とリード51との接合強度を高めることができ、また、接合状態を外観検査により判断しやすい。また、裏面側第一側面14aおよび裏面側第二側面14bは、z方向に延びる溝が形成されている。したがって、半導体素子A2が封止樹脂7によって封止された場合、主部1と封止樹脂7とが剥離することを抑制することができる。
〔第3実施形態〕
図19~図20に基づき、本開示の第3実施形態にかかる半導体素子A3について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図19は、半導体素子A3を示す要部拡大断面図であり、図14に対応する図である。図20は、半導体素子A3の製造方法において第一溝を形成する工程を示す要部断面図であり、図5に対応する図である。
図19~図20に基づき、本開示の第3実施形態にかかる半導体素子A3について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図19は、半導体素子A3を示す要部拡大断面図であり、図14に対応する図である。図20は、半導体素子A3の製造方法において第一溝を形成する工程を示す要部断面図であり、図5に対応する図である。
本実施形態にかかる半導体素子A3は、製造工程において保護膜8を形成しない点で、第1実施形態にかかる半導体素子A1と異なる。
図19に示すように、半導体素子A3の主部1は、半導体素子A1の主部1(図14参照)と比較して、主面側第一側面13aのz方向寸法h1が小さく、裏面側第一側面14aのz方向寸法h2が大きい。また、第一接続面15aの幅寸法(y方向の寸法)が大きい。半導体素子A3は、図20に示すように、第一溝103aの形成工程において、幅の大きいダイシングブレードDcで、浅く切削して行うことで形成される。なお、図示しないが、半導体素子A1と比較して、主面側第二側面13bのz方向寸法も小さく、裏面側第二側面14bのz方向寸法も大きく、第二接続面15bの幅寸法も大きい。半導体素子A3は、第一溝103aおよび第二溝103bが形成された後、保護膜8が形成されることなく、第一スリット104aおよび第二スリット104bが形成される。
半導体素子A3の主部1の形状は、上述した形状なので、製造工程において保護膜8を形成しない場合でも、第一延伸部22aおよび第二延伸部22bは、主部1の主面11まで延伸することはほとんどない。
本実施形態においても、半導体素子A3は、主部材料10の主面101側に先に第一溝103aおよび第二溝103bが形成され、第一スリット104aおよび第二スリット104bがレーザ光Lの照射により形成されて製造される。したがって、チッピングの発生が抑制され、バリの発生が防止される。また、主面電極4と裏面電極層2との導通を抑制できる。
また、本実施形態においても、裏面側第一側面14aに第一延伸部22aが形成されており、裏面側第二側面14bに第二延伸部22bが形成されている。したがって、半導体素子A3とリード51との接合強度を高めることができ、また、接合状態を外観検査により判断しやすい。また、裏面側第一側面14aおよび裏面側第二側面14bは、z方向に延びる溝が形成されている。したがって、半導体素子A3が封止樹脂7によって封止された場合、主部1と封止樹脂7とが剥離することを抑制することができる。また、本実施形態においても、主面側第一側面13aおよび主面側第二側面13bは、平坦になっている。したがって、半導体素子A3をコレットでピックアップしやすい。
なお、本実施形態においては、半導体素子A3の主部1の形状が半導体素子A1の主部1の形状と異なる場合について説明したが、これに限られない。本実施形態では、保護膜8が形成されない場合でも第一延伸部22aおよび第二延伸部22bが主部1の主面11まで延伸しにくい形状として、半導体素子A3の主部1の形状を上述したものとしている。主部1の形状がたとえば半導体素子A1と同じであっても、レーザ光Lのみで切断を行う従来の半導体素子と比較すると、第一延伸部22aおよび第二延伸部22bが主部1の主面11まで延伸することの抑制は可能である。ただし、第一延伸部22aおよび第二延伸部22bが主部1の主面11まで延伸することをより抑制するためには、主面側第一側面13aおよび主面側第二側面13bのz方向寸法を小さくし、裏面側第一側面14aおよび裏面側第二側面14bのz方向寸法を大きくし、第一接続面15aおよび第二接続面15bの幅寸法を大きくすることが望ましい。また、第一スリット104aおよび第二スリット104bの幅寸法を小さくすることが望ましい。
〔第4実施形態〕
図21~図22に基づき、本開示の第4実施形態にかかる半導体素子A4について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図21は、半導体素子A4を示す斜視図であり、図13に対応する図である。図22は、半導体素子A4の製造方法に用いられる主部材料を示す要部底面図であり、図1を底面側から見た図に対応する図である。なお、図22においては、保持テープDtを透過して、2点鎖線で示している。
図21~図22に基づき、本開示の第4実施形態にかかる半導体素子A4について説明する。これらの図において、先述した半導体素子A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図21は、半導体素子A4を示す斜視図であり、図13に対応する図である。図22は、半導体素子A4の製造方法に用いられる主部材料を示す要部底面図であり、図1を底面側から見た図に対応する図である。なお、図22においては、保持テープDtを透過して、2点鎖線で示している。
本実施形態にかかる半導体素子A4は、製造工程において第二溝103bを形成せず、第二スリット104bを主部材料10の主面101から裏面102まで貫通させて形成する点で、第1実施形態にかかる半導体素子A1と異なる。
図21に示すように、半導体素子A4の主部1は、主面側第二側面13bを備えておらず、裏面側第二側面14bが主面11および裏面12に繋がっている。また、裏面電極層2は、裏面12の全体を覆っておらず、裏面側第二側面14bに繋がる第二端縁12bの全体を露出させている。したがって、裏面電極層2は、第二延伸部22bを有していない。
半導体素子A4の製造方法に用いられる主部材料10は、図22に示すように、裏面102に、複数の導電体層20が形成されている。なお、理解の便宜上、導電体層20に点描を付している。複数の導電体層20は、各々がy方向に延び、互いにx方向に等ピッチで離間配置されている。各導電体層20は、z方向視において、各主面電極4の全体に重なり、各絶縁層第二スリット32bに重ならない。なお、各導電体層20は、z方向視において、各主面電極4の一部に重なってもよいし、各主面電極4に重ならなくてもよい。
そして、製造工程において、第一溝103aが形成された後、第二溝103bは形成されず、保護膜8が形成される。次いで、レーザ光Lによるダイシングによって、第一スリット104aおよび第二スリット104bが形成される。第二スリット104bは、主部材料10の主面101から裏面102まで貫通している。各導電体層20は、各絶縁層第二スリット32bに重なっていないので、第二スリット104bの形成において、レーザ光によって溶融されず、第二延伸部22bが形成されない。
本実施形態によると、半導体素子A4は、主部材料10の主面101側に先に第一溝103aが形成され、第一スリット104aおよび第二スリット104bがレーザ光Lの照射により形成されて製造される。したがって、チッピングの発生が抑制され、バリの発生が防止される。また、レーザ光Lの照射により溶融した導電体層20の一部が、切断された側面である裏面側第一側面14aに付着して、第一延伸部22aが形成されるが、先に形成された第一溝103aの内面には保護膜8が形成されているので、主面側第一側面13aは、第一延伸部22aに覆われない。また、各導電体層20が各絶縁層第二スリット32bに重なっていないので、第二延伸部22bが形成されない。したがって、主面電極4と裏面電極層2との導通を抑制できる。
また、本実施形態においても、裏面側第一側面14aに第一延伸部22aが形成されているので、半導体素子A4とリード51との接合強度を高めることができ、また、接合状態を外観検査により判断しやすい。また、裏面側第一側面14aおよび裏面側第二側面14bは、z方向に延びる溝が形成されている。したがって、半導体素子A4が封止樹脂7によって封止された場合、主部1と封止樹脂7とが剥離することを抑制することができる。
本開示にかかる半導体素子および半導体素子の製造方法は、先述した実施形態に限定されるものではない。本開示にかかる半導体素子の各部の具体的な構成および、本開示の半導体素子の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
〔付記1〕
少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面と、前記厚さ方向に直交する第一方向に直交し、かつ、前記主面に繋がる主面側第一側面と、前記主面側第一側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第一側面と、を有する主部と、
前記主部の前記裏面の少なくとも一部を覆う裏面電極層と、
を備え、
前記裏面側第一側面は、前記第一方向において、前記主面側第一側面より外側に位置し、
前記裏面電極層は、前記裏面側第一側面の少なくとも一部を覆う第一延伸部を備えている、
半導体素子。
〔付記2〕
前記裏面側第一側面は、前記厚さ方向に延びる溝が形成されている、
付記1に記載の半導体素子。
〔付記3〕
前記主面側第一側面は、平坦である、
付記1または2に記載の半導体素子。
〔付記4〕
前記主面側第一側面は、前記厚さ方向に延びる溝が形成されている、
付記1または2に記載の半導体素子。
〔付記5〕
前記第一延伸部は、前記主面側第一側面を覆わない、
付記1ないし4のいずれかに記載の半導体素子。
〔付記6〕
前記裏面電極層は、前記裏面の前記裏面側第一側面に繋がる第一端縁の全体を覆っている、
付記1ないし5のいずれかに記載の半導体素子。
〔付記7〕
前記第一延伸部は、前記第一端縁の全長にわたって、前記第一端縁から前記主面側に向かって延伸している、
付記6に記載の半導体素子。
〔付記8〕
前記裏面電極層は、前記裏面の全体を覆っている、
付記1ないし7のいずれかに記載の半導体素子。
〔付記9〕
前記主部は、前記主面側第一側面と前記裏面側第一側面とに繋がる第一接続面をさらに備えている、
付記1ないし8のいずれかに記載の半導体素子。
〔付記10〕
前記第一接続面は、前記主面側第一側面に繋がる凹曲面状の曲面部と、前記裏面側第一側面に繋がり、かつ、前記裏面側第一側面に直交する直交部とを備えている、
付記9に記載の半導体素子。
〔付記11〕
前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法より大きい、
付記1ないし10のいずれかに記載の半導体素子。
〔付記12〕
前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法の5倍以下である、
付記11に記載の半導体素子。
〔付記13〕
前記裏面側第一側面の前記厚さ方向の寸法は、50μm以上である、
付記1ないし12のいずれかに記載の半導体素子。
〔付記14〕
前記主部は、前記第一方向において互いに反対側を向く2個の前記主面側第一側面および2個の前記裏面側第一側面を有している、
付記1ないし13のいずれかに記載の半導体素子。
〔付記15〕
前記主部は、前記厚さ方向および前記第一方向に直交する第二方向に直交し、かつ、前記主面に繋がる主面側第二側面と、前記主面側第二側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第二側面とをさらに有し、
前記裏面側第二側面は、前記第二方向において、前記主面側第二側面より外側に位置し、
前記裏面電極層は、前記裏面側第二側面の少なくとも一部を覆う第二延伸部を備えている、
付記1ないし14のいずれかに記載の半導体素子。
〔付記16〕
前記主部は、前記第二方向において互いに反対側を向く2個の前記主面側第二側面および2個の前記裏面側第二側面を有している、
付記15に記載の半導体素子。
〔付記17〕
少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面を有し、前記裏面の少なくとも一部が導電体層によって覆われた主部材料を準備する準備工程と、
前記主部材料の前記裏面側を保持テープに保持させる保持工程と、
前記厚さ方向に直交する第二方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第一溝を形成する溝形成工程と、
前記厚さ方向および前記第二方向に直交する第一方向の寸法が、前記第一溝の前記第一方向の寸法以下であり、かつ、前記厚さ方向視において前記第一溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第一スリットを形成する分断工程と、
を備え、
前記分断工程は、レーザ光の照射により行われる、
半導体素子の製造方法。
〔付記18〕
前記溝形成工程は、ダイシングブレードでの切削により行われる、
付記17に記載の半導体素子の製造方法。
〔付記19〕
前記溝形成工程は、前記レーザ光の照射により行われる、
付記17に記載の半導体素子の製造方法。
〔付記20〕
前記溝形成工程と前記分断工程との間に行われ、前記第一溝の内面に保護膜を形成する保護膜形成工程と、
前記分断工程の後に行われ、前記保護膜を除去する保護膜除去工程と、
をさらに備える、
付記17ないし19のいずれかに記載の半導体素子の製造方法。
〔付記21〕
前記溝形成工程は、さらに、前記第一方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第二溝を形成し、
前記分断工程は、さらに、前記第二方向の寸法が、前記第二溝の前記第二方向の寸法以下であり、かつ、前記厚さ方向視において前記第二溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第二スリットを形成する、
付記17ないし20のいずれかに記載の半導体素子の製造方法。
少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面と、前記厚さ方向に直交する第一方向に直交し、かつ、前記主面に繋がる主面側第一側面と、前記主面側第一側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第一側面と、を有する主部と、
前記主部の前記裏面の少なくとも一部を覆う裏面電極層と、
を備え、
前記裏面側第一側面は、前記第一方向において、前記主面側第一側面より外側に位置し、
前記裏面電極層は、前記裏面側第一側面の少なくとも一部を覆う第一延伸部を備えている、
半導体素子。
〔付記2〕
前記裏面側第一側面は、前記厚さ方向に延びる溝が形成されている、
付記1に記載の半導体素子。
〔付記3〕
前記主面側第一側面は、平坦である、
付記1または2に記載の半導体素子。
〔付記4〕
前記主面側第一側面は、前記厚さ方向に延びる溝が形成されている、
付記1または2に記載の半導体素子。
〔付記5〕
前記第一延伸部は、前記主面側第一側面を覆わない、
付記1ないし4のいずれかに記載の半導体素子。
〔付記6〕
前記裏面電極層は、前記裏面の前記裏面側第一側面に繋がる第一端縁の全体を覆っている、
付記1ないし5のいずれかに記載の半導体素子。
〔付記7〕
前記第一延伸部は、前記第一端縁の全長にわたって、前記第一端縁から前記主面側に向かって延伸している、
付記6に記載の半導体素子。
〔付記8〕
前記裏面電極層は、前記裏面の全体を覆っている、
付記1ないし7のいずれかに記載の半導体素子。
〔付記9〕
前記主部は、前記主面側第一側面と前記裏面側第一側面とに繋がる第一接続面をさらに備えている、
付記1ないし8のいずれかに記載の半導体素子。
〔付記10〕
前記第一接続面は、前記主面側第一側面に繋がる凹曲面状の曲面部と、前記裏面側第一側面に繋がり、かつ、前記裏面側第一側面に直交する直交部とを備えている、
付記9に記載の半導体素子。
〔付記11〕
前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法より大きい、
付記1ないし10のいずれかに記載の半導体素子。
〔付記12〕
前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法の5倍以下である、
付記11に記載の半導体素子。
〔付記13〕
前記裏面側第一側面の前記厚さ方向の寸法は、50μm以上である、
付記1ないし12のいずれかに記載の半導体素子。
〔付記14〕
前記主部は、前記第一方向において互いに反対側を向く2個の前記主面側第一側面および2個の前記裏面側第一側面を有している、
付記1ないし13のいずれかに記載の半導体素子。
〔付記15〕
前記主部は、前記厚さ方向および前記第一方向に直交する第二方向に直交し、かつ、前記主面に繋がる主面側第二側面と、前記主面側第二側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第二側面とをさらに有し、
前記裏面側第二側面は、前記第二方向において、前記主面側第二側面より外側に位置し、
前記裏面電極層は、前記裏面側第二側面の少なくとも一部を覆う第二延伸部を備えている、
付記1ないし14のいずれかに記載の半導体素子。
〔付記16〕
前記主部は、前記第二方向において互いに反対側を向く2個の前記主面側第二側面および2個の前記裏面側第二側面を有している、
付記15に記載の半導体素子。
〔付記17〕
少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面を有し、前記裏面の少なくとも一部が導電体層によって覆われた主部材料を準備する準備工程と、
前記主部材料の前記裏面側を保持テープに保持させる保持工程と、
前記厚さ方向に直交する第二方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第一溝を形成する溝形成工程と、
前記厚さ方向および前記第二方向に直交する第一方向の寸法が、前記第一溝の前記第一方向の寸法以下であり、かつ、前記厚さ方向視において前記第一溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第一スリットを形成する分断工程と、
を備え、
前記分断工程は、レーザ光の照射により行われる、
半導体素子の製造方法。
〔付記18〕
前記溝形成工程は、ダイシングブレードでの切削により行われる、
付記17に記載の半導体素子の製造方法。
〔付記19〕
前記溝形成工程は、前記レーザ光の照射により行われる、
付記17に記載の半導体素子の製造方法。
〔付記20〕
前記溝形成工程と前記分断工程との間に行われ、前記第一溝の内面に保護膜を形成する保護膜形成工程と、
前記分断工程の後に行われ、前記保護膜を除去する保護膜除去工程と、
をさらに備える、
付記17ないし19のいずれかに記載の半導体素子の製造方法。
〔付記21〕
前記溝形成工程は、さらに、前記第一方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第二溝を形成し、
前記分断工程は、さらに、前記第二方向の寸法が、前記第二溝の前記第二方向の寸法以下であり、かつ、前記厚さ方向視において前記第二溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第二スリットを形成する、
付記17ないし20のいずれかに記載の半導体素子の製造方法。
A1~A4:半導体素子
1 :主部
11 :主面
12 :裏面
12a :第一端縁
12b :第二端縁
13a :主面側第一側面
13b :主面側第二側面
14a :裏面側第一側面
14b :裏面側第二側面
15a :第一接続面
16a :曲面部
17a :直交部
15b :第二接続面
16b :曲面部
17b :直交部
2 :裏面電極層
22a :第一延伸部
22b :第二延伸部
3 :絶縁層
4 :主面電極
C1 :半導体装置
51 :リード
52 :リード
6 :ワイヤ
7 :封止樹脂
8 :保護膜
10 :主部材料
101 :主面
102 :裏面
102a :第一端縁
102b :第二端縁
103a :第一溝
103b :第二溝
104a :第一スリット
104b :第二スリット
20 :導電体層
30 :絶縁層
31 :開口
32a :絶縁層第一スリット
32b :絶縁層第二スリット
Dc :ダイシングブレード
Dt :保持テープ
L :レーザ光
1 :主部
11 :主面
12 :裏面
12a :第一端縁
12b :第二端縁
13a :主面側第一側面
13b :主面側第二側面
14a :裏面側第一側面
14b :裏面側第二側面
15a :第一接続面
16a :曲面部
17a :直交部
15b :第二接続面
16b :曲面部
17b :直交部
2 :裏面電極層
22a :第一延伸部
22b :第二延伸部
3 :絶縁層
4 :主面電極
C1 :半導体装置
51 :リード
52 :リード
6 :ワイヤ
7 :封止樹脂
8 :保護膜
10 :主部材料
101 :主面
102 :裏面
102a :第一端縁
102b :第二端縁
103a :第一溝
103b :第二溝
104a :第一スリット
104b :第二スリット
20 :導電体層
30 :絶縁層
31 :開口
32a :絶縁層第一スリット
32b :絶縁層第二スリット
Dc :ダイシングブレード
Dt :保持テープ
L :レーザ光
Claims (21)
- 少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面と、前記厚さ方向に直交する第一方向に直交し、かつ、前記主面に繋がる主面側第一側面と、前記主面側第一側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第一側面と、を有する主部と、
前記主部の前記裏面の少なくとも一部を覆う裏面電極層と、
を備え、
前記裏面側第一側面は、前記第一方向において、前記主面側第一側面より外側に位置し、
前記裏面電極層は、前記裏面側第一側面の少なくとも一部を覆う第一延伸部を備えている、
半導体素子。 - 前記裏面側第一側面は、前記厚さ方向に延びる溝が形成されている、
請求項1に記載の半導体素子。 - 前記主面側第一側面は、平坦である、
請求項1または2に記載の半導体素子。 - 前記主面側第一側面は、前記厚さ方向に延びる溝が形成されている、
請求項1または2に記載の半導体素子。 - 前記第一延伸部は、前記主面側第一側面を覆わない、
請求項1ないし4のいずれかに記載の半導体素子。 - 前記裏面電極層は、前記裏面の前記裏面側第一側面に繋がる第一端縁の全体を覆っている、
請求項1ないし5のいずれかに記載の半導体素子。 - 前記第一延伸部は、前記第一端縁の全長にわたって、前記第一端縁から前記主面側に向かって延伸している、
請求項6に記載の半導体素子。 - 前記裏面電極層は、前記裏面の全体を覆っている、
請求項1ないし7のいずれかに記載の半導体素子。 - 前記主部は、前記主面側第一側面と前記裏面側第一側面とに繋がる第一接続面をさらに備えている、
請求項1ないし8のいずれかに記載の半導体素子。 - 前記第一接続面は、前記主面側第一側面に繋がる凹曲面状の曲面部と、前記裏面側第一側面に繋がり、かつ、前記裏面側第一側面に直交する直交部とを備えている、
請求項9に記載の半導体素子。 - 前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法より大きい、
請求項1ないし10のいずれかに記載の半導体素子。 - 前記主面側第一側面の前記厚さ方向の寸法は、前記裏面側第一側面の前記厚さ方向の寸法の5倍以下である、
請求項11に記載の半導体素子。 - 前記裏面側第一側面の前記厚さ方向の寸法は、50μm以上である、
請求項1ないし12のいずれかに記載の半導体素子。 - 前記主部は、前記第一方向において互いに反対側を向く2個の前記主面側第一側面および2個の前記裏面側第一側面を有している、
請求項1ないし13のいずれかに記載の半導体素子。 - 前記主部は、前記厚さ方向および前記第一方向に直交する第二方向に直交し、かつ、前記主面に繋がる主面側第二側面と、前記主面側第二側面と同じ側を向き、かつ、前記裏面に繋がる裏面側第二側面とをさらに有し、
前記裏面側第二側面は、前記第二方向において、前記主面側第二側面より外側に位置し、
前記裏面電極層は、前記裏面側第二側面の少なくとも一部を覆う第二延伸部を備えている、
請求項1ないし14のいずれかに記載の半導体素子。 - 前記主部は、前記第二方向において互いに反対側を向く2個の前記主面側第二側面および2個の前記裏面側第二側面を有している、
請求項15に記載の半導体素子。 - 少なくとも一部が半導体からなり、厚さ方向において互いに反対側を向く主面および裏面を有し、前記裏面の少なくとも一部が導電体層によって覆われた主部材料を準備する準備工程と、
前記主部材料の前記裏面側を保持テープに保持させる保持工程と、
前記厚さ方向に直交する第二方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第一溝を形成する溝形成工程と、
前記厚さ方向および前記第二方向に直交する第一方向の寸法が、前記第一溝の前記第一方向の寸法以下であり、かつ、前記厚さ方向視において前記第一溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第一スリットを形成する分断工程と、
を備え、
前記分断工程は、レーザ光の照射により行われる、
半導体素子の製造方法。 - 前記溝形成工程は、ダイシングブレードでの切削により行われる、
請求項17に記載の半導体素子の製造方法。 - 前記溝形成工程は、前記レーザ光の照射により行われる、
請求項17に記載の半導体素子の製造方法。 - 前記溝形成工程と前記分断工程との間に行われ、前記第一溝の内面に保護膜を形成する保護膜形成工程と、
前記分断工程の後に行われ、前記保護膜を除去する保護膜除去工程と、
をさらに備える、
請求項17ないし19のいずれかに記載の半導体素子の製造方法。 - 前記溝形成工程は、さらに、前記第一方向に沿って、前記主部材料の前記主面側の一部を削除することにより、第二溝を形成し、
前記分断工程は、さらに、前記第二方向の寸法が、前記第二溝の前記第二方向の寸法以下であり、かつ、前記厚さ方向視において前記第二溝に内包されるとともに、前記主部材料を前記厚さ方向に分断する第二スリットを形成する、
請求項17ないし20のいずれかに記載の半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019154592A JP2022177326A (ja) | 2019-08-27 | 2019-08-27 | 半導体素子、および半導体素子の製造方法 |
PCT/JP2020/032062 WO2021039802A1 (ja) | 2019-08-27 | 2020-08-25 | 半導体素子、および半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019154592A JP2022177326A (ja) | 2019-08-27 | 2019-08-27 | 半導体素子、および半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022177326A true JP2022177326A (ja) | 2022-12-01 |
Family
ID=74685898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019154592A Pending JP2022177326A (ja) | 2019-08-27 | 2019-08-27 | 半導体素子、および半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022177326A (ja) |
WO (1) | WO2021039802A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6195544A (ja) * | 1984-10-17 | 1986-05-14 | Hitachi Ltd | ペレタイズ方法 |
JP3333356B2 (ja) * | 1995-07-12 | 2002-10-15 | 株式会社東芝 | 半導体装置 |
JP6696842B2 (ja) * | 2016-06-22 | 2020-05-20 | 株式会社ディスコ | ウェーハの加工方法 |
JP6739873B2 (ja) * | 2016-11-08 | 2020-08-12 | 株式会社ディスコ | ウェーハの加工方法 |
JP2018078192A (ja) * | 2016-11-09 | 2018-05-17 | 株式会社村田製作所 | 半導体装置 |
-
2019
- 2019-08-27 JP JP2019154592A patent/JP2022177326A/ja active Pending
-
2020
- 2020-08-25 WO PCT/JP2020/032062 patent/WO2021039802A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021039802A1 (ja) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160225733A1 (en) | Chip Scale Package | |
JP2004031526A (ja) | 3族窒化物系化合物半導体素子の製造方法 | |
JPWO2003044872A1 (ja) | 化合物半導体発光素子 | |
JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
TW201523825A (zh) | 半導體裝置及其製造方法 | |
JP3292723B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
JP6100396B2 (ja) | 半導体素子の製造方法および半導体素子 | |
JP2001044498A (ja) | 窒化物半導体発光素子 | |
JP4535834B2 (ja) | 発光素子とその製造方法 | |
US20070087587A1 (en) | Method for manufacturing circuit board for semiconductor package | |
CN113614879A (zh) | 具有侧壁镀层的半导体封装 | |
JP2023174895A (ja) | 半導体素子および半導体装置 | |
JP2022177326A (ja) | 半導体素子、および半導体素子の製造方法 | |
JP2003142509A (ja) | 半導体装置およびその製造方法 | |
WO2020166512A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230197518A1 (en) | Semiconductor device and method for manufacturing same | |
WO2023188587A1 (ja) | 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 | |
JP3525808B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011258870A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005005727A (ja) | 化合物半導体発光素子 | |
JPH098198A (ja) | 半導体装置用リードフレーム | |
KR101124099B1 (ko) | 반도체 장치 및 그 제조 방법 |