CN113614893A - 具有侧壁镀层的半导体封装 - Google Patents

具有侧壁镀层的半导体封装 Download PDF

Info

Publication number
CN113614893A
CN113614893A CN201980093790.3A CN201980093790A CN113614893A CN 113614893 A CN113614893 A CN 113614893A CN 201980093790 A CN201980093790 A CN 201980093790A CN 113614893 A CN113614893 A CN 113614893A
Authority
CN
China
Prior art keywords
leads
series
plating
sidewalls
cuts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980093790.3A
Other languages
English (en)
Inventor
B·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Nix Co
Vishay Siliconix Inc
Original Assignee
Silicon Nix Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Nix Co filed Critical Silicon Nix Co
Publication of CN113614893A publication Critical patent/CN113614893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本文公开了用于在四方扁平无引线半导体封装上形成可润湿侧翼的方法。该方法可以从具有多个未分割封装的封装组件开始。该封装组件包括具有耦合到其上的管芯的引线框架组件。模制包封件覆盖管芯并暴露引线的一部分。电镀步骤在引线的暴露部分上沉积镀层。在管芯封装之间形成第一和第二系列平行阶梯切口，以形成可润湿侧翼的侧壁。第一和第二系列平行阶梯切口相互垂直。这些切口以完全切穿引线框架但未完全穿过模制包封件的深度形成。在第一和第二系列平行阶梯切口之后，使用无电方法对可润湿侧翼进行电镀。第三和第四系列切口将组件分割成分立的QNF半导体封装。

Description

具有侧壁镀层的半导体封装
背景技术
扁平“无引线(no-leads)”或“没有引线(leadless)”半导体封装通过扁平引线并且在没有延伸穿过印刷电路板(PCB)的通孔的情况下将集成电路管芯(或“芯片”)电耦合以及物理耦合到印刷电路板(“PCB”)。应注意，虽然这些封装被称为“无引线”或“没有引线”封装，但本公开中的术语“引线”用于指代存在于扁平无引线封装上的扁平接触焊盘。这些封装没有“引线”，其含义是没有引线延伸超过或超出封装的外周。扁平无引线封装可以分类为：四方扁平无引线(“QFN”)封装，其在封装的所有四个侧面都有引线；以及双扁平无引线(“DFN”)封装，其在两个相反的侧面具有引线。在这些封装内，一个或多个集成电路管芯被包封在非导电模制材料内。通常由铜等金属制成的导电引线框架电耦合到封装的内部部件，并在外部暴露可电耦合到PCB的引线。正在不断进行对扁平无引线封装的改进。
与具有延伸超出封装周边的引线的封装相比，没有引线的封装具有若干优点。与其他类型的封装相比，这种封装可具有低调的外形(low profile)。与具有延伸超出封装周边的引线的传统封装相比，这种封装可占据更少的空间，从而在印刷电路板上具有更小的“占地面积”。与具有延伸超出封装周边的引线的封装相比，这种没有引线的封装还可具有更好的热性能。
由于涉及QFN和DFN封装，相关行业内的一个问题涉及到封装引线的焊接连接的检查。为了确保QFN和DFN封装的适当焊接连接，有必要检查该连接。这些检查可以例如通过X射线执行，或通过自动光学检查(AOI)执行。自动光学检查(AOI)系统用于检查例如半导体设备和印刷电路板(PCB)的缺陷。QFN和DFN封装可以允许进行比X射线检查成本更低的AOI，如果引线的定向方式使得引线的侧面或“侧翼(flank)”的一部分可被焊料润湿(例如通过使焊料芯吸在暴露引线的侧面或侧壁上)的话。
因此，需要一种制造QFN封装的有效方法，该方法提供可润湿侧翼，从而允许AOI确认适当的焊接连接。
发明内容
在本发明的一个方面，提供了一种用于从封装组件制造具有阶梯切割可润湿侧翼的半导体封装的方法，所述封装组件包括引线框架、安装在引线框架上的多个集成电路管芯、以及围绕引线框架和多个集成电路管芯并暴露多个引线的模制包封件。该方法包括形成完全穿过引线框架并部分穿过模制包封件的第一系列平行切口，以限定多个引线的侧壁。该方法还包括形成垂直于第一系列平行切口的第二系列平行切口，第二系列平行切口完全穿过引线框架并部分穿过模制包封件，以限定多个引线的侧壁。该方法还包括对多个引线的侧壁进行无电电镀(化学镀，electrolessly plating)以形成可润湿侧翼。
在本发明的另一方面，提供了一种四方扁平无引线(“QFN”)半导体封装。四方扁平无引线封装包括模制包封件、设置在模制包封件内的一个或多个集成电路管芯、以及电耦合到一个或多个集成电路管芯的引线框架，其中多个引线通过模制包封件的底表面或接触表面暴露，模制包封件和引线框架在四个侧面上限定可润湿侧翼，可润湿侧翼包括无电电镀有电镀材料的阶梯切割侧壁。
在本发明的另一方面，提供了一种四方扁平无引线半导体封装，其通过用于从封装组件制造具有阶梯切割可润湿侧翼的集成电路封装的方法制造，所述封装组件包括引线框架、安装在引线框架上的多个集成电路管芯、以及围绕引线框架和多个集成电路管芯并暴露多个引线的模制包封件。用于制造半导体封装的方法包括：形成完全穿过引线框架并部分穿过模制包封件的第一系列平行切口，以限定多个引线的侧壁；形成垂直于第一系列平行切口的第二系列平行切口，第二系列平行切口完全穿过引线框架并部分穿过模制包封件，以限定多个引线的侧壁；对多个引线的侧壁进行无电电镀以形成可润湿侧翼；以及形成完全穿过模制包封件的垂直的第三系列切口和第四系列切口，以分离分立的半导体封装。
在本发明的一个方面，提供了一种半导体封装，其中，使用第一电镀工艺(例如电解电镀)电镀引线框架的引线和管芯焊盘的暴露的一个或多个第一表面，并且其中，使用第二电镀工艺(例如无电电镀)电镀引线的暴露侧壁，并且其中，两种电镀工艺是不同的工艺。
附图说明
可以从以下结合附图以示例的方式给出的描述中获得更详细的理解，其中：
图1A是根据一个示例的用于形成封装组件的说明性方法的流程图；
图1B是根据一个示例的用于在四方扁平无引线封装上形成可润湿侧翼的方法的流程图；
图2A示出了根据一个示例的对封装组件应用电解电镀；
图2B示出了根据一个示例的已经形成了暴露可润湿侧翼的垂直系列平行切口之后的封装组件；
图2C示出了根据一个示例的对可润湿侧翼的侧壁进行无电电镀；
图2D示出了根据一个示例的在无电电镀之后分割(singulate)管芯的第三和第四系列切口；
图2E示出了根据一个示例的具有可润湿侧翼的分割管芯；
图3A是示出根据一个示例的图2B的第一或第二系列切口的截面图；
图3B是示出根据一个示例的图2D的第三或第四系列切口的截面图；
图3C是示出根据一个示例的在管芯封装的可润湿侧翼上进行电解和无电电镀的截面图；
图4A示出了根据一个示例的具有可润湿侧翼的分割管芯的顶部正交视图；
图4B示出了根据一个示例的具有可润湿侧翼的分割管芯的透明顶部正交视图；
图4C示出了根据一个示例的具有可润湿侧翼的分割管芯的底部正交视图；
图4D示出了根据一个示例的具有可润湿侧翼的分割管芯的透明底部正交视图；
图5A示出了根据一个示例的电解电镀技术；以及
图5B示出了根据一个示例的无电电镀技术。
具体实施方式
在以下描述中使用某些术语只是为了方便而不作限制。词语“右”、“左”、“顶部”和“底部”表示所参考的附图中的方向。除非另有明确说明，否则在权利要求书和说明书的对应部分中使用的词语“一”和“一个”被定义为包括一个或多个所指代的项目。该术语包括上面特别提到的词语、其派生词以及具有类似含义的词语。短语“至少一个”后跟两个或更多个项目的列表(诸如“A、B或C”)意指A、B或C中的任何单独的一个以及它们的任何组合。
本文提供的描述是为了使本领域技术人员能够制造和使用所阐述的描述实施例。然而，各种修改、等同物、变化、组合和替代物对于本领域技术人员来说仍然是显而易见的。任何和所有这样的修改、变化、等同物、组合和替代物都旨在落入由权利要求限定的本发明的精神和范围内。
本文公开了用于在QFN封装上形成阶梯切割(step-cut)可润湿侧翼的技术。该技术从包括多个未分割封装的封装组件开始。封装组件包括引线框架组件，其具有耦合到其上的管芯和其他内部封装部件(例如导线键合件，wire bonds)。管芯和其他部件形成未分割封装的不同区域。管芯和其他部件被包封在非导电模制包封材料(也称为“模制件”、“模制物”、“包封件”、“包封材料”或本文中的其他类似术语)内，非导电模制包封材料覆盖大部分封装部件，但可以留出暴露的某些电接触焊盘(本文称为“引线”)，并且可以留出热接触焊盘(本文称为“管芯焊盘”)。引线框架在封装组件的一端与另一端之间，以及在封装的各种暴露引线和管芯焊盘之间提供连续的电连接。诸如导线键合件或系杆的元件可有助于形成电连接。该电连接用于在电镀过程中允许电流流动，这可能是该工艺中发生的第一步。
电镀步骤沉积覆盖引线框架并允许焊料粘附到引线框架的保护性导电电镀材料。电镀层在封装底部沉积在引线框架的暴露表面上。在对引线框架的底部暴露表面进行电镀之后，在第一方向和第二方向上在管芯封装之间形成第一和第二系列平行阶梯切割，以形成侧壁，该侧壁将形成可润湿侧翼。第一和第二系列平行阶梯切口相互垂直，并形成在管芯的周边上。这些切口以切割完全穿过引线框架但未完全穿过周围的模制包封件的深度形成，以允许封装保持为单个组件，以便在后续步骤中进行附加处理。在第一和第二系列平行阶梯切口之后，使用无电方法对暴露侧壁的可润湿侧翼进行电镀，该无电方法不使用电流的应用。使用无电方法是因为穿过引线框架的系列垂直切口将管芯封装中的每一个电隔离。
在无电电镀之后，形成与原始切口对齐的第三和第四系列平行切口，其宽度小于第一和第二系列平行切口的宽度。这些切口被形成为穿过模制包封材料的其余部分。第三和第四系列切口分割管芯，从而形成具有可润湿侧翼的分割QFN封装。
图1A是根据本发明的一个方面的用于形成封装组件的说明性方法100的流程图。方法100开始于步骤102，其中一个或多个管芯被沉积到引线框架组件上。引线框架组件包括集成为单个部件或单元的多个封装引线框架。引线框架组件可以包括一个或多个基准标记，这些基准标记是机器可检测的标记，其允许机器对齐自身以进行切割。引线框架组件可以是任何金属合金。管芯封装通常形成在管芯封装阵列中，然后被切割(“分割”)成单独的管芯封装。为了形成该阵列，从诸如铜片的引线框架材料切割单个引线框架组件。引线框架组件具有集成在其中的对应于单独的封装的多个引线框架。在步骤102，集成电路管芯中的一个或多个沉积在引线框架组件上。在步骤104，诸如导线键合件、导电夹(封装内将管芯耦合到一个或多个引线的元件)或其他元件的其他部件被沉积以形成封装。在步骤106，在引线框架和封装的其他部件周围沉积模制包封件。模制包封件为封装的部件提供了物理和电气屏障。在方法100结束时，封装组件包括多个未分割的封装管芯，其中封装部件(例如，管芯、引线框架和将管芯耦合到引线框架的部件)包封在模制材料内。
图1B是根据本发明的一个方面的用于形成QFN封装的说明性方法150的流程图。结合图2A-2E讨论图1B的方法150，图2A-2E示出了随着方法150进行的封装组件的阶段。方法150开始于封装组件200，该封装组件200包括引线框架组件205，其具有设置在其上并且附接到其上的一个或多个管芯。管芯被包封材料围绕。连续的引线框架组件205包括多个镀条203、管芯焊盘206(或“焊盘”)和封装边缘上的引线204。这些不同的部件在图2A中电耦合在一起。引线204由导电材料形成并且被构造为接收镀层(下文进一步描述)，以用作封装的将连接到印刷电路板的可焊接触点。非导电模制包封材料202围绕引线框架组件205。
封装组件200包括未切割(或“结合”或“未分割”)封装210的阵列。封装包括诸如集成电路管芯之类的电路元件、诸如导线键合件之类的导电元件以及未在图2A-2E中示出的其他元件(因为这些图示出了封装组件200的底表面)。本说明书中示出和描述的具体封装构造是示例，并且该构造的细节不应被视为限制。例如，每个封装210被示为具有三个管芯焊盘206，因此封装210包括三个管芯。此外，虽然示出了具体数量和构造的引线204，但本公开的技术适用于具有任何引线204和/或管芯焊盘206构造的封装210。因为图2A-2E示出了封装组件200的底表面或接触表面，因此这些图中未示出各种内部元件(诸如管芯、导线键合件以及其他)。
镀条203是引线框架组件205的部分，其在管芯封装210被分割之后最终不形成单独管芯封装210的引线框架。镀条203提供跨越管芯封装210的引线框架的结构完整性和导电性，以用于电镀。
现在参考图1B，在步骤152，电解电镀设备对引线框架组件205进行电镀。引线框架通常由诸如铜的材料制成。在铜的表面上镀上一层金属(诸如锡或锡合金)，以防止氧化并提供可润湿表面以供焊接。在典型的电解电镀装置中，引线框架浸入浴中，并且引线框架电耦合到电解电镀设备的负极。正极耦合到电镀材料，电镀材料也浸入浴中。向引线框架施加电流，这导致电镀材料沉积在引线框架的表面上，使得引线204和管芯焊盘206(图2A)被镀上电镀材料。在这个阶段，由于只有引线204和管芯焊盘206的底表面被暴露，所以只有这些表面被电镀——在这个阶段没有暴露的封装210的侧壁没有被电解电镀。电解镀层可以被认为是“第一镀层”。第一镀层可以是多种电镀材料中的任何一种(诸如锡、金、钯或银)。
在步骤154，切割设备在两个垂直方向上执行第一深度阶梯切割以形成引线204的侧壁。切割设备可以是例如具有锯片的锯，或者可以是激光切割机、等离子切割机或水射流切割机，或本领域技术人员已知的任何其他可接受的切割技术。这些切口在本文中可被称为第一系列平行切口和垂直于第一系列平行切口的第二系列平行切口。这种切割如图2B所示。切口的位置邻近封装210的引线204的边缘。所用刀片的宽度必须足以切割到两个邻近管芯封装的引线204的边缘。此外，切口被形成为完全穿过引线框架但不完全穿过对应的模制包封件，这允许封装组件200作为单个单元通过后续步骤被处理。步骤154的切割在引线204的部分处形成侧壁220。
在两个垂直方向上切穿引线框架205使管芯封装210中的每一个电隔离。因此，在步骤156，无电电镀设备用于对封装210的当前暴露侧壁220进行无电电镀(如图2C所示)。尽管在图2C中仅标记了少量侧壁220，但是应当理解，封装210的引线204中的每一个都包括用无电电镀技术进行电镀的侧壁220。
在无电电镀技术中，封装组件200被浸入包括电镀材料(诸如锡)的溶液中并且被施加热量。电镀材料沉积在暴露的金属表面、即引线204的侧壁220上。侧壁上的无电镀层可以被认为是“第二镀层”，并且优选地通过与第一镀层不同的工艺形成。第二镀层的材料可以是任何电镀材料(诸如锡、金、银或钯)。
在步骤158，形成第三组平行切口和与第三组平行切口垂直的第四组平行切口，以分割管芯并形成单独的半导体封装(如图2D所示)。用于形成第三组和第四组切口的刀片比用于进行步骤154并且如图2B所示的前两次切割的刀片窄。阶梯切口的两个宽度在图2D中示出为宽度1和宽度2。这种较窄的刀片形成阶梯切割可润湿侧翼，其将允许与焊接材料的良好连接并可进行光学检查。图2E示出了具有可润湿侧翼的分割封装210。
图3A-3B示出了与步骤154和158相关的细节。切割设备301在两个图中都示出。图3A示出了在步骤154中描述并如图2B所示的第一阶梯切割或第二阶梯切割(穿过引线框架并仅部分进入模制件的垂直阶梯切割)的示例。图3A中所示的切口以第一厚度形成，该第一厚度被构造为暴露封装210的引线204的侧壁220。图3A中所示的切口用具有标记为“Z1”的厚度的锯片形成，但是可以使用用于形成切口的任何技术上可行的手段，诸如激光切割机、等离子切割机或水射流切割机，或本领域技术人员已知的任何其他可接受的切割技术。电解沉积镀层310被示出为沉积在引线框架205上。
图3B示出了第三或第四系列切口的示例，其完全穿过在步骤154和图2B的第一和第二阶梯切割之后剩余的包封材料。这些完全贯穿的切口将封装210分割开，从而产生如图2E所示的分割封装。无电沉积电镀材料312被示为沉积在引线框架205上。
图3C示出了在步骤156的无电电镀之后但在管芯分割之前与电镀引线204相关的细节。由于步骤152，在第一和第二切割(步骤154和图2B)之前暴露的引线框架205的表面308镀有电解沉积镀层310。由于步骤154和156，侧壁220镀有无电沉积镀层312。
在一些示例中，引线框架205的底表面上的电解镀层310比侧壁220上的无电镀层312厚。在一些示例中，电解镀层310例如是无电镀层312的大约三倍厚。在一些示例中，电解镀层310大于或等于无电镀层312的三倍厚。在一些示例中，电解镀层310比无电镀层312厚，因为这些不同的镀层用于不同的目的。具体地，电解镀层310可以用于将管芯210安装到PCB，而无电镀层312用于通过焊料将封装210电耦合到PCB。
图4A-4D示出了分割半导体管芯封装210的不同视图，其示出了根据图1的方法100形成的阶梯切割可润湿侧翼。图4A和图4B示出了正交视图，其示出了封装210的顶部和侧面，而图4C和图4D示出了正交视图，其示出了封装的底部和侧面。半导体封装的导电安装表面或接触表面(在图4A和图4B的底部示出)可被视为封装的下表面或底表面，这取决于定向，并且是将安装到、接触和面向印刷电路板的表面。在图4C和图4D所示的半导体封装的定向中，导电安装表面或接触表面示出在顶部。
一起参考图4A-4D，所描绘的封装210包括模制包封件202并且具有阶梯切割可润湿侧翼402，其带有根据图1中描述的技术形成的无电镀层。阶梯切割可润湿侧翼402包括管芯封装210的在其处进行步骤154和158的三次切割的部分并且还包括无电电镀的引线204。系杆404的电耦合到引线框架205在模制包封件202内部的部分的边缘也显露在阶梯切割可润湿侧翼402中。图3C和图3D示出了引线204和管芯焊盘206的底表面，如本文别处所述，该底表面被电解电镀。
在内部，所示封装包括三个管芯406。管芯安装在管芯焊盘206上并且可以热耦合到管芯焊盘206，管芯焊盘206是引线框架205的一部分。导线键合件将管芯406耦合到引线框架205的引线204。夹414将一个或多个引线204电耦合到一个或多个管芯406。
图5A示出了说明性的电解电镀技术。这种技术可以用作例如如图2A所示的步骤152的一部分。根据该技术，在电镀设备500中，封装组件200(图5A中仅示出了其一部分)被放置在溶液502中。电源504的负极电耦合到引线框架205，并且电源504的正极耦合到电镀材料506。当电源504施加电流时，电镀材料508沉积到引线框架205的暴露表面上。
图5B示出了根据一个示例的无电电镀技术。这种技术可以用作例如方法100的步骤156的一部分，其是将无电电镀应用到阶梯切割可润湿侧翼的侧壁220上。根据该技术，在无电电镀设备530中，封装组件200(图5B中仅示出了其一部分)被放置在电镀材料溶液532中并且加热设备施加热量。由于热量的存在，电镀材料534被沉积到引线框架205的暴露表面上。在图5B中，这些暴露表面包括引线204的侧壁220。
应当理解，前述内容仅作为说明而非作为任何限制来呈现。预期在不脱离本发明的精神和范围的情况下可以对所描述的实施例进行各种替代和修改。已经如此详细地描述了本发明，对于本领域技术人员来说应该理解并且将显而易见的是，可以在不改变其中体现的发明概念和原理的情况下进行许多物理改变，其中仅少数在本发明的详细描述中举例说明。还应当理解，仅结合优选实施例的一部分的许多实施例是可能的，关于这些部分，这些实施例不会改变其中体现的发明概念和原理。因此，本发明的实施例和可选构造在所有方面都被认为是示例性和/或说明性的而非限制性的，本发明的范围由所附权利要求而不是前述描述来指定，因此，落入所述权利要求的等效含义和范围内的所有替代实施例和对该实施例的改变也包含在其中。

Claims (16)

1.一种用于从封装组件制造半导体封装的方法，所述封装组件包括：引线框架，其包括多个引线；安装在所述引线框架上的至少一个集成电路管芯；以及围绕所述引线框架的至少一些部分、同时留出所述多个引线的暴露的接触表面的模制包封件，所述方法包括：
形成完全穿过所述引线框架并至少部分穿过所述模制包封件的第一系列平行切口，以限定所述多个引线的第一系列侧壁；
形成垂直于所述第一系列平行切口的第二系列平行切口，所述第二系列平行切口完全穿过所述引线框架并至少部分穿过所述模制包封件，以限定所述多个引线的第二系列侧壁；以及
对所述第一系列侧壁和所述第二系列侧壁进行无电电镀以形成可润湿侧翼。
2.根据权利要求1所述的方法，还包括：
对所述引线框架的多个引线的暴露的接触表面进行电解电镀。
3.根据权利要求2所述的方法，其中，对所述多个引线的暴露的接触表面进行电解电镀包括：
将所述封装组件浸入溶液中，
将电源电耦合到所述引线框架和所述溶液中的电镀材料，以及
经由所述电源向所述引线框架施加电流。
4.根据权利要求2所述的方法，其中：
所述引线框架的多个引线的暴露的表面上的电解镀层比所述多个引线的侧壁上的无电镀层厚。
5.根据权利要求4所述的方法，其中：
所述引线框架的多个引线的暴露的表面上的电解镀层大约是所述多个引线的侧壁上的无电镀层的三倍厚。
6.根据权利要求1所述的方法，还包括：
形成完全穿过所述模制包封件的第三系列切口和垂直于所述第三系列切口的第四系列切口，以分离分立的半导体封装。
7.根据权利要求6所述的方法，其中，所述第一系列切口和第二系列切口的宽度大于所述第三系列切口和第四系列切口的宽度。
8.根据权利要求1所述的方法，其中，对所述多个引线的侧壁进行无电电镀包括：
将所述封装组件浸入包括电镀材料的溶液中；以及
施加热量。
9.根据权利要求1所述的方法，其中，所述引线框架包括铜并且镀层包括锡。
10.一种四方扁平无引线(“QFN”)半导体封装，其通过用于从封装组件制造半导体封装的方法制造，所述封装组件包括：引线框架，其包括多个引线；安装在所述引线框架上的至少一个集成电路管芯；以及围绕所述引线框架的至少一些部分、同时留出所述多个引线的暴露的接触表面的模制包封件，所述方法包括：
对所述多个引线的暴露的接触表面进行电解电镀；
形成完全穿过所述引线框架并部分穿过所述模制包封件的第一系列平行切口，以限定所述多个引线的第一系列侧壁；
形成垂直于所述第一系列平行切口的第二系列平行切口，所述第二系列平行切口完全穿过所述引线框架并部分穿过所述模制包封件，以限定所述多个引线的第二系列侧壁；
对所述侧壁进行无电电镀以形成可润湿侧翼；以及
形成完全穿过所述模制包封件的垂直的第三系列切口和第四系列切口，以形成分离的分立半导体封装。
11.根据权利要求10所述的四方扁平无引线(“QFN”)半导体封装，其中，所述引线框架的多个引线的暴露的接触表面上的电解镀层比所述多个引线的侧壁上的无电镀层厚。
12.根据权利要求10所述的四方扁平无引线(“QFN”)半导体封装：
所述引线框架的多个引线的暴露的表面上的电解镀层大约是所述多个引线的侧壁上的无电镀层的三倍厚。
13.根据权利要求10所述的四方扁平无引线(“QFN”)半导体封装，其中，所述第一系列切口和第二系列切口的宽度大于所述第三系列切口和第四系列切口的宽度。
14.一种四方扁平无引线(“QFN”)半导体封装，其包括：
引线框架，其包括耦合到一个或多个集成电路管芯的多个引线，
模制包封件，其围绕所述引线框架的至少一些部分、同时留出所述多个引线的暴露的接触表面和所述多个引线的被构造为形成可润湿侧翼的暴露的侧壁；
位于所述多个引线的暴露的接触表面上的第一镀层；以及
位于所述多个引线的暴露的侧壁上的第二镀层；
其中，所述第一镀层和第二镀层根据不同的电镀工艺形成。
15.根据权利要求14所述的四方扁平无引线(“QFN”)半导体封装，其中，所述第一镀层通过电解电镀沉积。
16.根据权利要求15所述的四方扁平无引线(“QFN”)半导体封装，其中，所述第二镀层通过无电电镀沉积。
CN201980093790.3A 2019-03-08 2019-03-08 具有侧壁镀层的半导体封装 Pending CN113614893A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/021276 WO2020185193A1 (en) 2019-03-08 2019-03-08 Semiconductor package having side wall plating

Publications (1)

Publication Number Publication Date
CN113614893A true CN113614893A (zh) 2021-11-05

Family

ID=72428034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093790.3A Pending CN113614893A (zh) 2019-03-08 2019-03-08 具有侧壁镀层的半导体封装

Country Status (8)

Country Link
US (1) US20220172961A1 (zh)
EP (1) EP3935663A4 (zh)
JP (1) JP7473560B2 (zh)
KR (1) KR20210137143A (zh)
CN (1) CN113614893A (zh)
IL (1) IL285950A (zh)
TW (1) TW202034389A (zh)
WO (1) WO2020185193A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
US11676885B2 (en) 2021-05-05 2023-06-13 Nxp B.V. Semiconductor device packaging leadframe assembly and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2009125250A1 (en) * 2008-04-11 2009-10-15 Freescale Semiconductor, Inc. Integrated circuit package, method of manufacturing an integrated circuit package and printed circuit board
US8642461B2 (en) * 2010-08-09 2014-02-04 Maxim Integrated Products, Inc. Side wettable plating for semiconductor chip package
CN102789994B (zh) * 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
JP2014072236A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
US9425130B2 (en) * 2014-10-29 2016-08-23 Nxp B.V. Package with multiple I/O side-solderable terminals
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
US10366948B2 (en) 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
EP3935663A4 (en) 2022-11-02
EP3935663A1 (en) 2022-01-12
JP7473560B2 (ja) 2024-04-23
JP2022531059A (ja) 2022-07-06
US20220172961A1 (en) 2022-06-02
WO2020185193A1 (en) 2020-09-17
KR20210137143A (ko) 2021-11-17
IL285950A (en) 2021-10-31
TW202034389A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
US8076181B1 (en) Lead plating technique for singulated IC packages
US11764075B2 (en) Package assembly for plating with selective molding
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
US11217513B2 (en) Integrated circuit package with pre-wetted contact sidewall surfaces
CN113614893A (zh) 具有侧壁镀层的半导体封装
EP2980845B1 (en) A leadless semiconductor package and method
JP7384918B2 (ja) 側壁メッキ層を有する半導体パッケージ
US20160126169A1 (en) Leadless semiconductor device and method of making thereof
CN113990831A (zh) 用于半导体器件的表面贴装封装件
TWI833739B (zh) 半導體封裝及製造其之方法
US20210195734A1 (en) Integrated circuit substrate having a recess for receiving a solder fillet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40063592

Country of ref document: HK