CN1601711A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1601711A
CN1601711A CNA2004100117280A CN200410011728A CN1601711A CN 1601711 A CN1601711 A CN 1601711A CN A2004100117280 A CNA2004100117280 A CN A2004100117280A CN 200410011728 A CN200410011728 A CN 200410011728A CN 1601711 A CN1601711 A CN 1601711A
Authority
CN
China
Prior art keywords
wiring substrate
multilayer wiring
mould
substrate
molding die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100117280A
Other languages
English (en)
Other versions
CN100437954C (zh
Inventor
仓富文司
西田隆文
清水福美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1601711A publication Critical patent/CN1601711A/zh
Application granted granted Critical
Publication of CN100437954C publication Critical patent/CN100437954C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

为在具有密封树脂的布线衬底基体上模制半导体芯片等，将布线衬底基体置于下模的下模型腔台上，此后使上模下降，由此上模的型腔的外部周边部分邻接布线衬底基体的主表面的外部周边部分，使衬底基体充分变形到防止树脂泄漏的程度，此后提供在上模上的挡销下压下模型腔台。根据这种结构，在通过上模和下模两者夹持布线衬底基体时，可以抑制或防止将过大压力施加到布线衬底基体上，因此可以抑制或防止由布线衬底基体的挤压而引起的变形或开裂。因此，提高了半导体器件制造产率。

Description

制造半导体器件的方法 相关申请的交叉引用
本申请要求2003年9月26日申请的日本专利申请No.2003-334858的优先权，在此将该申请的内容以引用参考的方式并入在本申请中。
发明领域
本发明涉及一种半导体器件制造技术。具体地说，本发明涉及以树脂密封电子部件、比如安装在布线衬底上的半导体芯片的模制技术。
发明背景
包括在半导体器件制造过程中的模制步骤中，具有这种电子部件比如安装在其上的半导体器件的引线框和布线衬底容纳在模制模具中，然后将树脂注入到模制模具的型腔中以形成覆盖并保护电子部件的树脂密封部件。在其上携带电子部件的构件是引线框的情况下，不需要改变模制模具，因为引线框的厚度几乎恒定。在携带电子部件的构件是布线衬底的情况下，采用半导体芯片的叠层结构并具有改进的封装密度的类型趋于多样化，因为树脂密封部件的厚度和布线衬底的厚度变化，因此需要改变模制模具。至于树脂密封部件的厚度不同的情况下，由于没有如此多的变化，因此重新制造模制部分以解决生产问题。然而，对于每种类型布线衬底的厚度都不同，厚度误差的范围因布线层的叠层结构而较大。因此，不可能采取满意的对策。因此，即使对于类似的产品，对于树脂密封部件的每种不同的厚度仍然需要制造适合的模制模具。此外，对于不同的厚度的树脂密封部件需要提供能够使布线衬底的不同的厚度匹配的模制模具。结果，不仅增加了新的投资和产生成本，而且还使产品的开发周期变长。作为对策，公知的方法是一种下模弹性结构技术，其中模制模具的下模借助于弹性部件比如弹簧可移动地垂直支撑。根据这种技术，在使用模制模具的模制步骤中，置于下模上的布线衬底的外部周边边缘的上表面由上模压紧以将布线衬底夹在上模和下模之间，然后将树脂注入型腔中。在这种情况下，在布线衬底通过上模下推时，下模根据布线衬底的厚度垂直地移动。因此，在布线衬底的厚度上的变化可以被下模的垂直运动吸收。
例如，在日本未审查的专利出版物No.2001-223229中公开了一种结构，其中具有安装在其上的布线衬底的布线衬底块由浮动机构垂直可移动地支撑，该浮动机构利用弹簧(参见专利文献1)。
例如，在日本未审查的专利出版物No.2000-58571中公开了一种技术，其中用于按压衬底的夹持块提供在模制模具中并进行控制以使夹持块给衬底最佳的按压力(参见专利文献2)。
此外，例如在日本未审查的专利出版物Hei.10(1998)-92853中公开了一种技术，其中调节每个排气孔的张开度以抑制由在以树脂密封的过程中在模制模具中的气孔的树脂阻塞引起的空隙等的形成(参见专利文献3)。
[专利文献1]
日本未审查的专利出版物No.2001-223229
[专利文献2]
日本未审查的专利出版物No.2000-58571
[专利文献3]
日本未审查的专利出版物Hei.10(1998)-92853
发明内容
本发明人发现上述的下模弹性结构技术涉及下面的问题。
在模制步骤中，大约4.9MPa(50kg/cm2)或更大的较大的树脂注入压力施加给布线衬底表面。因此，在采用下模弹性结构技术的情况下，需要将在模制模具中的下模的弹性部件的弹性力设定在不低于树脂注入压力(优选不低于49MPa(500kg/cm2)的高负载下)。在前述的下模弹性结构技术中，然而，由于布线衬底的外部周边边缘的上表面通过在模制模具中上模的外部周边部分直接朝下压，因此由来自下模的弹性力产生的高负载施加给挤压部分。此外，由于布线衬底由软材料比如抗蚀剂或铜箔形成，因此布线衬底被挤压到比在下模运动之前所需的挤压程度更大的程度。结果，出现的问题是，布线衬底受到了过大的变形或者开裂，或者出现的问题是气孔的开度受到布线衬底的阻挡而变小，由此使得难以平稳地将树脂注入到型腔中。在比预定厚度更厚的布线衬底容纳在模制模具中时这个问题更加严重。在另一方面，如果下模的弹性力减弱到不使布线衬底产生过量变形或开裂的程度，则下模和上模对布线衬底的挤压力都变得不足，其结果是树脂泄漏到型腔的外部。在比预定厚度更薄的布线衬底容纳在模制模具中时也会产生这个问题。这些问题导致了半导体器件生产产量降低。
本发明的一个目的是提供一种提高半导体器件生产产量的技术。
通过下文的描述和附图将会清楚本发明的上述和其它目的和新颖的特征。
下文概述所公开的本发明的典型模式。
在模制步骤中，在上模下移以将置于下模上的衬底夹在该上模和下模之间时，在上模中的型腔的外部周边部分与衬底的主表面的外部周边邻接，此后形成在上模的模制表面上的凸伸部分直接与下模接触并朝下推下模，由此在通过上模和下模两者紧紧保持着时施加给衬底的压力可以被缓解，因此可以改善半导体器件产生产量。
附图说明
附图1所示为在实施本发明的半导体器件制造方法中使用的安装布线衬底基体的表面的部件的整个平面视图；
附图2所示为它的侧视图；
附图3所示为在附图1的线X1-X1上的放大截面剖视图；
附图4所示为在实施本发明的半导体器件制造过程中在附图1中所示的布线衬底基体的侧视图；
附图5所示为在附图4之后的半导体器件的模制步骤的解释图；
附图6所示为在附图5之后的模具步骤的解释图；
附图7所示为在附图6之后的模具步骤的解释图；
附图8所示为在附图7之后的模具步骤的解释图；
附图9所示为在附图8中所示的模制步骤之后安装布线衬底基体的表面的部件的整个平面视图；
附图10所示为在附图9之后的半导体器件的焊接突起连接步骤的解释图；
附图11所示为在附图10之后的焊接突起连接步骤的解释图；
附图12所示为在附图11之后的半导体器件的切割步骤的解释图；
附图13所示为实施本发明的半导体器件的透视图；
附图14所示为在附图13中的半导体器件的部分切除的侧视图；
附图15所示为实施本发明的半导体器件制造方法中使用的自动模制系统的实例的解释图；
附图16所示为在附图15所示的自动模制系统中的模制模具的下模的模制表面的平面视图；
附图17所示为在附图16中所示的下模上的布线衬底基体的安装状态的模制表面的平面视图；
附图18所示为在附图17中的线Y1-Y1上的截面视图；
附图19所示为在附图17中的线X2-X2上的截面视图；
附图20所示为在实施本发明的半导体器件制造方法使用的模制模具的上模的模制表面的平面视图；
附图21所示为在附图20中所示的上模的模制表面的平面视图，显示了在附图20中所示的上模上叠加的布线衬底基体和下模的型腔台；
附图22所示为在附图21中的线X3-X3上的截面视图；
附图23所示为在附图21中的线Y2-Y2上的截面视图；
附图24所示为在附图20中的区域C的放大平面视图；
附图25所示为在附图21中的线Y1-Y1上的截面视图；
附图26所示为原理部分的放大平面视图，示出了在附图20、21、23和25中所示的模销及其附近；
附图27所示为在附图26中的线X4-X4上的截面视图；
附图28所示为上模的模制表面的平面视图，显示了在上模上叠加的布线衬底基体和下模的型腔台；
附图29所示为原理部分的放大平面视图，示出了在附图28中所示的模销及其附近；
附图30所示为在实施本发明的半导体器件制造过程中使用的模制模具的平面视图，显示了在模制模具中布线衬底基体被保持在什么状态中；
附图31所示为在附图30中的线Y1-Y1上的截面视图；
附图32所示为在附图30中的线X3-X3上的截面视图；
附图33所示为在附图30中的线Y2-Y2上的截面视图；
附图34所示为在实施本发明的半导体器件制造过程中使用的模制模具的平面视图，显示了在将布线衬底基体保持在模制模具中之后融化的树脂在什么状态下注入到型腔中；
附图35所示为在附图34中的线Y1-Y1上的截面视图；
附图36所示为在附图34中的线X5-X5上的截面视图；
附图37所示为根据本发明的另一实施例在半导体器件模制步骤中设定布线衬底基体的模制模具的夹持压力的序列图。
具体实施方式
为方便的缘故，以分为多个部分或实施例的方式描述下面的实施例，但除非另作说明，他们彼此不是不相关，而是彼此相关，因此它们是部件或整体方案的一种改进、细节的描述或补充解释。在下面的实施例中，在涉及到元件的数量(包括数字、数值、数量和范围)，都不将其限制到所指的数字，上面和下面将要提及的数字都是这样，除非另有说明以及除了很显然限制到所提及的数字的情况之外。此外，不用说在下面的实施例中他们的构成元件(包括构成步骤)不总是必要的，除非另有说明以及除了显然他们被认为是基本的情况之外。同样，可以理解的是在提及在下面的实施例中的部件的形状和位置关系时那些与这些形状基本类似或相象的形状等也包括在内，除非另有说明以及显然被排除在外的情况之外。对前述的数值和范围也是这样。此外，在所有的用于说明下面的实施例的附图中，具有相同的功能的部分以类似的参考标号表示，并省去对他们的重复解释。下文参考附图详细地描述本发明的实施例。
(第一实施例)
在这个第一实施例中，参考附图1至14，下文描述关于将本发明应用到MAO(模具阵列封装)类型的半导体器件制造方法的情况，在这种方法中安装在布线衬底上的多个半导体芯片都密封在一起。
首先，如附图1至3所示，提供布线衬底基体(在下文中称为“衬底基体”)1。附图1所示为衬底基体1的部件安装表面的整个平面视图，附图2的它的侧视图，附图3是在附图1中的线X1-X1的放大截面视图。
衬底基体1是下文要描述的半导体器件的布线衬底的基体。它的表面类似于例如在平面图中为矩形的薄板。衬底基体1具有主表面和与主表面相对的一侧上的背面。如下文所描述，衬底基体1的主表面是在其上安装半导体芯片(在下文中简单地称为“芯片”)的部件安装表面。衬底基体1的背面是在其上形成突起电极的突起电极形成表面，如下文所描述。在附图1的垂直和横向方向上相同的尺寸和形状的产品区DR彼此相邻地形成在衬底基体1上。每个产品区DR是具有构成一个半导体器件所需的布线衬底构造的单元区。在衬底基体1的外部周边的一个长边附近，形成了多个导孔GH以延伸过布线衬底的主表面和背面。下文要描述的模制模具的导销插入到导孔GH中，由此在衬底基体1与下模对齐的状态下衬底基体1能够置于模制模具的下模上。
衬底基体1具有多层的布线结构。在附图3中示出了四层的布线结构。在附图3，衬底基体1的上表面对应于部件安装表面，同时它的下表面对于突起电极形成表面。衬底基体1包括通过以交替的方式叠加绝缘底座(芯)2和布线层3形成的叠层部件和应用到叠层部件的上表面和下表面(部件安装表面和突起电极形成表面)的阻焊剂4。绝缘底座2例如由高度耐热玻璃纤维基环氧树脂形成。绝缘底座2的材料并不限于这些，也可以使用各种其它的材料。例如，也可以使用BT树脂或芳族聚酰胺无纺布。如果BT树脂被选择作为绝缘底座2的材料，则可以改善热耗散性能，因为它的热传导性较高。
在每个布线层3中形成各种导体图形3a至3e。导体图形3a至3e通过蚀刻例如铜(Cu)箔而被构图。在部件安装表面的布线层3中的导体图形3a是芯片安装图。导体图形3b是连接接合线的电极图形。导体图形3e用于下文描述的密封树脂的脱落。在部件安装表面上的布线层3中也形成了用于信号布线和电源布线的导体图形。在部件安装表面上的导体图形3a、3b和3e部分地从阻焊剂4中暴露并以例如镍(Ni)和金(Au)电镀暴露的表面。在突起电极形成表面上的布线层3中的导体图形3d是用于接合突起电极的电极图形。在突起电极形成表面上也形成用于信号布线和电源布线的导体图形。在突起电极形成表面上的导体图形3d也从阻焊剂4中部分地暴露并以例如镍和金电镀暴露的表面。在上述的叠层部件中，在布线层3中的导体图形3c是用于信号和电源的布线图。布线层3通过在通孔TH内形成的导体(例如铜箔)电互连。
阻焊剂4也称为焊接掩模或阻止件，在焊接步骤中起用作防止熔融焊料与不被焊接的导体图形接触并保护除了要焊接的部分之外的导体图形不受熔焊料影响的保护膜的作用。阻焊剂4还起如下的作用：防止在导体之间的焊桥、保护叠层部件不受污染和潮湿、防止损坏、确保环境电阻、防止移动、确保在电路之间的绝缘以及防止在电路和其他部件(例如芯片和印刷布线板)之间短路。阻焊剂4例如由聚亚胺树脂制成并形成在衬底基体1的主表面和背面上的特定区域中。
虽然在此参考四层的布线结构的衬底基体1，但是并不限于这些。在半导体器件的制造的中的模制步骤中，包括小于四层的两层布线结构的衬底基体1和多于四层的六层的布线结构的衬底基体1的各种布线层结构(各种类型)的衬底基体1均可实现。如果布线层的数量(类型)改变，则衬底基体1的厚度也改变(在目前的情况下，大约在210至1000微米的范围内改变)。即使在具有相同数量的布线层的多层布线结构的衬底基体1的情况下，他们在误差范围内的厚度上也不同(在目前的情况下，例如在大约±30微米的范围内改变)。具体地说，近来的趋势是大数量的布线层，但随着布线层的数量的增加，厚度误差也变得越来越显著。因此，在模制步骤中，重要的课题是相同步骤要能够普遍对付在衬底基体1的厚度上的变化。
接着，如附图4所示，附图4所示为衬底基体1的侧视图，使用粘合剂比如包含银的膏剂将芯片6分别安装在衬底基体1的部件安装表面上的产品区DR中。此后，例如，使用公知的利用两个超声振荡和热压键合的引线接合器，在衬底基体1的部件安装表面上的导体图形3b和芯片6的焊盘通过例如由金形成的焊线7彼此电连接。随后，如附图5所示，在引线接合步骤之后将衬底基体1传递给模制模具8。在该附图中所示的模制模具8包括下模8A、上模8B和层状膜8C。上模8B的型腔8B1是对应于密封树脂模制部分的区域，并且以允许多个芯片6一次密封在衬底基体1中的尺寸形成。层状膜8C是具有较高的导热性的柔性绝缘膜(例如含氟树脂)并插入在模制模具8的下模8A和上模8B之间。层状膜C在厚度上大约为50微米，并以能够基本覆盖型腔8B1的整个内壁表面的尺寸形成。通过卷绕滚筒可以卷起层状膜8C。模制模具8和树脂模制方法将在下文详细地描述。
现在描述使用模制模具8的模制步骤。首先，衬底基体1置于模制模具的下模(第一模具)8A上。这时，下模8A的导销插在导孔GH中，由此衬底基体1在与下模对齐的状态置于下模8A中。下模8A的温度例如设定到大约175至180℃，在这个温度下对衬底基体1进行预热处理大约20秒钟。执行这个处理以使衬底基体1的热变形稳定。此后，下模8A的温度和上模(第二模具)8B例如在大约175至180℃，然后朝上模8B对层状膜8C进行真空抽吸以与上模紧密接触。接着，如附图6所示，使上模B朝下模A下降以在上模和下模两者之间夹持并保持衬底基体1。这时，衬底基体1的外部周边部分通过层状膜8C推上模8B的型腔8B1的外部周边部分，使衬底基体1的总的厚度压缩大约5％。随后，维持上述的温度和层状膜8C的真空抽吸，密封树脂例如玻璃纤维基环氧树脂注入到上模8B的型腔8B1以将多个芯片6一次密封在衬底基体1的主表面和接合线上。结果，如附图7所示，包含多个芯片6的块密封部件9形成在衬底基体1的主表面上。此后，如附图8所示，下模8A保持在上述温度，停止对层状膜8C的真空抽吸并且通过利用层状膜8C的张力将模制步骤之后的衬底基体1从模制模具8中取出。这时，层状膜8C插入在上模8B的型腔8B1的内壁表面和块密封部件9的表面之间，即上模8B和块密封部件9彼此不直接接触，在从型腔8B1中取出块密封部件时力不施加到块密封部件9的表面上的点上，而是施加在块密封部件的整个表面上。因此，块密封部件可以以相对较小的力从上模8B中脱落。因此，不需要模制模具8具有在模制步骤之后取出衬底基体的脱模销，因此可以简化模制模具8的结构。此外，还可以有效地利用用于提供在块密封部件9上的脱模销的剩余的表面。此外，可以以较大的尺寸有效地实施密封，因为在上模8B和块密封部件之间的可释放性可以提高。此外，由于可以减少对模制模具8的内部的清洁频率，也可以减小半导体器件制造成本。当然，本发明的半导体器件制造方法可适用于这样的一种结构的模制模具，其中在模制步骤之后的衬底基体1使用脱模销释放，而不使用层状膜8C。附图9所示为在上述的模制步骤之后衬底基体1的部件安装表面侧上的总体平面视图。虽然在该附图中示出的是块密封部件9具有整体结构的情况，但是也可以采用这样的结构，其中通过产品区Dr一列一列地或对于每个产品区DR整体地进行树脂密封。在这种情况下，块密封部件9分离的部分出现在相同的衬底基体1上。
接着，如附图10所示，通过突起保持工具11保持的多个球形焊接突起12浸入焊剂容器中以将焊剂应用到焊接突起12的表面上，然后一起临时地连接到在衬底基体1的突起电极形成表面上的导体图形3d上。焊接突起12例如由铅(Pb)/锡(Sn)焊料形成。作为焊接突起12的材料，可以使用无铅的焊料比如锡/银(Ag)焊料。焊接突起12可以通过产品区连接产品区DR。然而，从改善焊接突起连接步骤的产率出发，优选焊接突起12一次连接多个产品区DR。此后，例如在220℃左右对焊接突起12进行热重熔，由此固定到导体图形3d以形成如附图11所示的突起电极12A。此后，在衬底基体1的表面上保留的剩余焊剂使用合成洗涤剂等清除，由此完成了焊接突起连接步骤。
接着，如附图12所示，使用切割刀片14从衬底基体1的背面上切割衬底基体1和块密封部件9，如将半导体晶片切割成芯片8那样。结果，例如一次获得了多个CSP(芯片尺寸封装)型半导体器件16，如附图13和14所示。附图13是半导体器件16的实例的透视图，附图14所示为在附图13中所示的半导体器件的部分切去的侧视图。布线衬底1A是通过对衬底基体1切割获得的部件。应用粘合剂17比如焊银的膏剂，在其主表面朝上的状态下芯片6安装在布线衬底1A的部件安装表面上的导体图形3a上。在芯片6的主表面上的焊盘BP通过上述的接合线7电连接到在布线衬底1A的部件安装表面上的导体图形3b。密封部件9A通过在布线衬底1A的部件安装表面上模制形成。芯片6和接合线7以密封部件9A密封。密封部件A是通过切割块密封部件9获得的部件。在另一方面，突起电极12A连接到在布线衬底1A的突起电极形成表面上的导体图形3d。在部件安装表面上的导体图形3a等通过导体图形3c和形成在布线衬底1A上的通孔TH电连接到在突起电极形成表面上的突起电极12A和导体图形3d。
现在描述关于具有上述的模制模具8的模制系统。
附图15所示为自动模制系统20的实例的解释性附图。自动模制系统20包括片对齐部分21、片部件输送器22、衬底装载器23、衬底对齐部分24、加载传送部分25a、模制模具8、浇口断开部分26、卸载传送部分25b和卸载器27。衬底基体1通过衬底装载器23容纳在自动模制系统20中，然后在衬底对齐部分24中对齐，此后置于模制模具8的下模中。在经过了在模制模具8中的模制步骤之后，衬底基体1传送给浇口断开部分26，在浇口断开部分26中清除在密封树脂入口中剩下的树脂，然后通过卸载传送部分25b将衬底基体1传送给卸载器27并取出到外面。
现在描述在自动模制系统20中的模制模具8。
首先参考下模8A。附图16所示为下模8A的模制表面的平面视图。附图17所示为模制表面的平面视图，显示了衬底基体1置于在附图16中所示的下模8A中的状态，附图18所示为在附图17中的线Y1-Y1上的截面视图，以及附图19所示为在附图17中的线X2-X2上的截面视图。参考标记X和Y分别表示第一和第二方向。
罐口支撑器8A1在下模8A的模制表面(与上模8B相对的表面)上在第一方向(在附图16和17的横向方向)上沿中心设置。多个罐口8A2在罐口支撑器8A1上在第二方向(在附图16和17中垂直方向)上并排设置。罐口8A2是模制材料馈送端口，柱塞8A3设置在每个罐口8A2中。柱塞8A3是从罐口8A2的内部将模制材料注入到上模8B的型腔8B1中并在挤压状态保持它的组成部件。下部柱塞在附图中示出。
下模型腔台8A4设置在下模8A的模制表面的中央设置的罐口支撑器8A1的左右两侧上。因此，在所示的实例中，模制模具8在一个模制步骤中可以实施两个衬底基体1的模制。在每个下模型腔台8A4的背侧(与模制表面相对的侧面)上设置了弹性件8A5，比如盘簧或片簧。借助于弹性件8A5的弹性，下模型腔台8A4在附图18和19中能够垂直地移动。为了经得住树脂注入的压力(大约4.9MPa(50kg/cm2)或更高)，弹性件8A5具有高负载的弹性力，它至少等于树脂注入压力，优选为49MPa(500kg/cm2)或更高。下模型腔台8A4的下部部分形成为在直径上稍微大点，在较大的直径部分上的阶梯部分8A41与下模8A的底座8A6的阶梯部分8A61邻接，由此防止下模型腔台8A4从附图18和19中朝上移动。在下模型腔台8A4的上表面(模制表面)上，在中心附近和在长侧边附近的位置上沿上表面的侧面提供多个导销8A7。如上文所描述，通过导销8A7插到在衬底基体1中形成的导孔GH中执行衬底基体1的定位。
接着，参考上模8B。附图20所示为上模8B的模制表面的平面视图，附图21所示为模制表面的平面视图，显示了在附图20中所示的在上模8B上在叠加状态下衬底基体1和下模8A的下模型腔台8A4，附图22所示为在附图21中的线X3-X3的截面视图，附图23所示为在线Y2-Y2上的截面视图，附图24所示为在附图20中的区域C的放大平面视图，附图25所示为在附图21中的线Y1-Y1上的截面视图，附图26所示为原理部分的放大平面视图，显示了挡销8Bp及其附近，以及附图27所示为在线X4-X4上的截面视图。在附图20和21中的第一方向X和第二方向Y分别对应于在附图16和17中的第一方向X和第二方向Y。虽然附图26是平面视图，但是仍然打上阴影线以边看得更清楚。
在与罐口支撑器8A1相对的位置上用于剔料和浇口道的凹槽8B2形成在上模8B的模制表面(与下模8A相对的表面)的第一方向X(在附图20和21中在横向方向上)中央。凹槽8B2在第二方向Y(在附图20和21中垂直方向)上延伸。多个浇口8B3从凹槽8B2的两个长侧边朝设置在凹槽8B2的左右两侧上的型腔8B1的一个长侧边形成，浇口8B3如此延伸以彼此连接凹槽8B2和型腔8B1。浇口8B3是入口，通过该入口从凹槽8B2流动的用于密封的熔融树脂被允许进入型腔8B1。
多个气孔8Bv从每个型腔8B1的另一长侧边朝外延伸(在离开型腔8B1的方向)。气孔8Bv是在将密封树脂注入到型腔8B1的过程中从树脂填充部分将空气送出到外部的凹槽。由于气孔8Bv设置多个，因此即使衬底基体1的主表面的状态(例如由布线引起的不均匀度的状态)在不同的位置上不相同，仍然可以使气孔8Bv在各种位置上的深度恒定，而与这种差别无关。因此，在密封树脂的注入过程中在树脂填充的部分中存在的空气可以平稳地送出到外部，因此允许密封树脂以满意的方式注入到型腔中。
可移动销8Bvp设置在每个气孔8Bv的通道中。在关闭模制模具8之前，可移动销8Bvp的下部端部部分凸伸到相关的气孔8Bv中。凹槽8Bvp形成在可移动销8Bvp的下端面中。凹槽8Bvp1形成了气孔8Bv的通道的一部分。
弹性件8Bvs例如盘簧或片簧安装在每个可移动销8Bvp的上端面(与下端面相对)上。因此，在模制模具8关闭并且每个衬底基体1被保持以便夹在下模8A和上模8B之间，可移动销8Bvp通过衬底基体1的主表面推并朝上模8B移动，因此在可移动销8Bvp上的弹性件8Bvs被压缩，同时可移动销8Bvp的下端面以通过弹性件8Bvs施加的斥力压下衬底基体1的主表面。结果，即使在衬底基体1的厚度上产生了变化或者即使由于在衬底基体1的主表面(部件安装表面)上的布线(导体图形)的原因而形成凹形和凸形，凸伸到气孔8Bv中的可移动销8Bvp的下端面接近衬底基体1以在衬底基体被模制模具8夹住时在主表面的不同位置上与衬底基体1的主表面的状态自动匹配。这时，即使在每个可移动销8Bvp的垂直方向上的停止位置根据衬底基体1的厚度上的变化或者根据主表面的状态的不同而不同，但如果形成在每个可移动销8Bvp的下端面上的凹槽8Bvp1的深度恒定则可以自动地使每个气孔8Bv的深度恒定，因此在树脂填充的部分中存在的空气在密封树脂的注入的过程中可以平稳地送出，因此密封树脂可以以满意的方式注入到每个型腔8B1中。
在模制步骤中，由于树脂注入压力不直接施加到气孔8Bv，因此弹性件8Bvs对可移动销8Bvp的弹力可以是轻微地推衬底基体1的载荷程度。可取地是，弹性件8Bvs的弹力比衬底基体1的模制模具8的夹紧压力(例如49MPa(500kg/cm2))大得多，是使衬底基体1不产生变形或损坏但可防止树脂泄漏的程度的压力，并且高于树脂注入压力。更为具体地，前述的载荷例如是6.86MPa(70kg/cm2)左右。此外，弹性件8Bvs的弹力设定为使得每个可移动销8Bvp的可移动量B例如大约为100至200微米。数字8Brp表示用于气孔运动的复位销。
接着，所提供的下面的描述是关于每个气孔8Bv的深度。每个气孔8Bv沿从相关的型腔8B1的流路上可以剖分为四个部分，它们是可移动销前部分8Bv1、可移动销部分(或气孔主要部分，对应于每个凹槽8Bv1)、可移动销后部分8Bv2和开口部分。现在描述可移动销前端部分8Bv1。如果在衬底基体1的厚度上的公差例如假设为±30微米，则即使在衬底基体是最厚的情况下，如果该设定在60至70微米，可以确保大约30至40微米的每个气孔8Bv的有效深度。在使用层状膜8C的情况下，不是从上模8B的表面而是从层状膜8C的下表面中测量深度(毫无疑问，如果不使用层状膜8C则可以从上模8B的表面测量该深度)。因此，如果层状膜8C的正常厚度是大约50微米，则在模制步骤中由于伸长的结果假设实际的厚度是大约30微米。结果，在使用层状膜8C的模制步骤中，气孔的机械切割深度变为上述的值和层状膜8C的实际厚度之和。在上述的可移动销部分中，通过设定切割深度在40至50微米自动地确保了这个值。对于可移动销后部分8Bv2，将该深度设定为50至60微米足够。这是因为可移动销后部分8Bv2直接连接到具有大约150微米的深度的开口部分。
因此，如上文所述，通过使气孔8Bv的主要部分的有效深度恒定，而不管衬底基体1(包括引线框)的厚度，可以有效地防止树脂泄漏而不会使模制模具8的夹持压力过大(在上述的实例中，对于一个衬底基体1施加高达5000kgw的载荷，由此使衬底基体过度地变形)。在公差的负方向上在衬底基体1较小的情况下，树脂的泄漏易于发生。然而，在第一实施例中使用的模制模具8中，由于可移动销8Bvp以弹性件8Bvs的弹力轻微地朝下压并不受树脂注入压力的直接影响，因此可以防止树脂从气孔8Bv中泄漏。
在这个第一实施例中使用的模制模具8中，每个气孔8Bv的可移动销前部分8Bv的深度和可移动销后部分8Bv2的深度不相同，前者比后者更大。更具体地说，可移动销前部分8Bv1的深度例如设定在70至80微米，而可移动销后部分8Bv2的深度深度例如设定在50至60微米。通过由此使可移动销前部分8Bv1更深，即使在衬底基体1的深度变化时，仍然不担心气孔8Bv被这种变化阻挡。即，可以肯定地确保每个气孔8Bv的面积。
现在描述每个气孔8Bv的宽度。在这个第一实施例中，如附图24所示，气孔8Bv的可移动销前部分8Bv1的出口宽度P小于可移动销8Bvp的直径Q。优选地，可移动销8Bvp的直径Q例如设定在5毫米左右，可移动销前部分8Bv1的宽度P例如设定在4毫米左右，可移动销后部分8Bv2的出口宽度S例如设定在5毫米左右，以及形成在每个可移动销8Bp的下端面中的凹槽8Bvp1的宽度R例如设定在2至3毫米左右。通过如此设定相应的值，即使在衬底基体1在它的厚度公差的负方向上形成为较小的情况下，通过可移动销8Bvp仍然可以阻挡密封树脂的泄漏，由此肯定能够防止泄漏。
在这个第一实施例中使用的模制模具8中，挡销8Bp在可拆卸地状态下安装在上模8B的模制表面上的每个型腔8B1的外周边部分的四个角落和在偏离衬底基体1的剖面的位置附近。在截面中看时，挡销8Bp在与模制表面正交的方向上从上模8B的每个型腔的外周边部分的模制表面凸伸一点。在模制步骤中，在半导体器件中每个型腔8B1的外周边部分的模制表面与衬底基体1的主表面(部件安装表面)的外周边邻接并使衬底基体1充分地变形到防止树脂泄漏的程度，此后下压在下模8A中的每个下模型腔台8A4。通过这样，在模制步骤中通过上模8B和下模8A夹持时，可以抑制或防止衬底基体1过量地被挤压，因此可以抑制或防止衬底基体1因它的挤压而变形或破裂。由每个型腔8B1的外周边部分的模制表面引起的衬底基体1的主表面的变形量例如是30至40微米。
挡销8Bp插入到在上模8B上开的导孔8Bph中，并且在螺栓8Bpb可取下的这种状态紧固。为什么可取下地形成挡销8Bp的原因在于每个挡销8Bp的凸伸长度D(自上模8B的模制表面凸伸的长度)必须根据衬底基体1的厚度改变，并且要取下挡销以便维护和更换。从确保衬底基体1的适量的变形的观点看，设定每个挡销8Bp从与衬底基体1接触的上模8B的模制表面的凸伸长度。例如，在衬底基体1的厚度是0.3毫米时，通过将凸伸长度D设置在0.27毫米可以确保衬底基体1的0.03毫米的变形量。每个挡销8Bp的总的长度E例如15毫米左右。挡销8Bp的材料是高度抗磨损的金属，比如SKS或SKH。在这个第一实施例中，挡销8Bp由与上模8B相同的金属材料形成，由此可以改善热稳定性。
每个挡销8Bp的平面形状(挤压表面的形状)例如是圆形。通过使每个挡销8Bp的平面形状为圆形，有利于导孔8Bph和挡销8Bp本身的加工，并且也可以实现减小成本。此外，可以增强每个挡销8Bp的强度，由此可以使挡销难以被压碎。每个挡销8Bp的平面直径例如是8至10毫米左右。挡销8Bp被设置成对每个型腔8B1垂直地和水平地对称，由此可以使从挡销8Bp到每个下模型腔台8A4的压力均衡。在挡销8Bp在平面(挤压表面)上是圆形的情况下，对于每个型腔8B1挡销的数量优选是四个左右。这是如下的原因。如果设置非常大的数量的挡销8Bp，则在上模8B上形成大量的导孔8Bph。结果，恐怕由于发生扭曲等损害上模8B的机械强度并降低模制模具的精度。此外，由于上模8B配备有其它部件比如加热器8B4，必须维护它们以免干扰这些其它部件。此外，如果挡销8Bp的数量非常大，则担心挡销8Bp的连接点变得更加不稳定。根据情况而定，加热器8B4不安装在上模8B中。
作为挡销8Bp的一种改进形状，如附图28和29所示，使用其纵横比不是1∶1的形状，比如面(挤压表面)内的矩形。在这种情况下，部件的数量以及成本可以降低，因为对于每个型腔8B1设置大约两个这样的矩形挡销就足够。附图28所示为模制表面的平面视图，显示了在上模8B上在叠加状态中衬底基体1和下模8A的下模型腔台8A4，附图29所示为原理部分的放大平面视图，显示了在附图28中所示的挡销8Bp及其附近。在附图28中的第一和第二方向X、Y分别对应于在附图16和17中的第一和第二方向X和Y。附图29的剖面视图省去，因为除了尺寸之外它与附图27相同。
下文描述使用模制模具8的模制步骤的实例。
首先，如上文所述，衬底基体1以较高的对准精度置于每个模制模具8的下模型腔台8A4上，此后使上模8B下降以保持衬底基体1夹在下模8A和上模8B之间。附图30所示为显示这种状态的平面视图，通过上模8B使其容易看到衬底基体1的状态和下模8A的状态。在这种状态中，衬底基体1被施加夹力的部分是型腔8B1的外周边部分的大约1毫米的宽度的环形部分。例如，如果衬底基体1为151毫米×66毫米的矩形，则在148毫米×60毫米、0.8毫米宽的情况下除了气孔和浇口之外的区域对应于大约1000毫米2的区域。
附图31所示为在附图30中的线Y1-Y1的截面视图，显示了与在衬底基体1的夹持状态中每个挡销8Bp相关的部分。在根据这个第一实施例的模制步骤中，如上文所述，在将衬底基体1置于下模8A的下模型腔台8A4上之后在使上模8B下降时，在上模8B中的型腔8B1的外周边部分邻接衬底基体1的主表面(部件安装表面)的外周边部分，使衬底基体1充分地变形到防止树脂泄漏的程度，此后上模8Bp的挡销8Bp下推下模型腔台8A4。这样，在通过上模8B和下模8A夹持衬底基体1时，可以抑制或防止过量的压力施加到衬底基体1上，因此可以抑制或防止由衬底基体1的加压引起的变形或开裂。因此，可以提高半导体器件制造产量。例如，在夹持衬底基体时在给衬底基体1施加490MPa(500kg/cm2)的载荷时，挡销8Bp吸收大约421MPa(430kg/cm2)的载荷，施加在受上模8B下压的衬底基体1的外周边部分上的载荷变为68.6MPa(70kg/cm2)左右。即，邻接每个衬底基体1的上模8B的模制表面的部分的压力小于挡销8Bp的部分的压力。因此，在下模型腔台8A4下的弹性件8A5的弹力没有降低，因此树脂泄漏到衬底基体1的主表面上的问题不会发生。在衬底基体1的类型改变并且发生较大的厚度变化时，对策是以具有能够对付这种变化的凸伸长度的挡销替换上述挡销8Bp。由于所考虑的模制步骤使用层状膜8C，因此上模8B通过层状膜C推每个衬底基体1的外周边部分并且挡销8Bp通过层状膜8C下推下模型腔台8A4。
附图32所示为在附图30中的线X3-X3的截面视图，附图33所示为在附图30中的线Y2-Y2的截面视图，每个附图显示了在夹持每个衬底基体1时与每个气孔8Bv相关的部分。在根据这个第一实施例的模制步骤中，在衬底基体1通过上模8B和下模8A夹持时，凸伸到相关的气孔8Bv的每个可移动销8Bvp被从相关的衬底基体1侧推并朝上移动。结果，气孔8Bv可以由可移动销前部分8Bv、凹槽8Bvp1和可移动销后部分8Bv2构成，并且可以确保将在树脂填充的部分(型腔8B1)中的气压输送到外部的流路(虽然使用层状膜8C可以确保气孔8Bv的流路)，因此熔融的密封树脂可以平稳地注入到型腔8B1中。在另一方面，通过叠加在可移动销8Bvp上的弹性件8Bvs的弹力，可移动销8Bvp适当地下压衬底基体1的主表面。因此，不会发生树脂泄漏到在气孔8Bv的区域中的衬底基体1的主表面的问题。
接着，在以上述的方式支持衬底基体1之后，以柱塞8A3将在罐口8A2中的熔融树脂9M挤压进凹槽8B2并通过浇口8B3注入每个型腔8B1。附图34所示为显示这种状态的平面视图，其中通过上模8B看内部以使衬底基体1的状态和下模8A的状态容易看到。箭头M表示熔融树脂9M的流动，箭头AR表示在型腔8B1中的空气流动。如上文所述，由于每个衬底基体1的主表面的外周边部分受到上模8B以适当的压力下压，不会发生过量的挤压或开裂，也不会发生树脂泄漏，因此用于密封的熔融的树脂9M可以注入到每个型腔8B1中。附图36所示为在附图34中线X5-X5的截面视图，该附图显示了在树脂输入时与每个气孔8Bv相关的部分的状态。也是在这种情况下，由于可以以上文所述的满意的方式确保气孔8Bv，因此在树脂填充的部分(8B1)中存在的空气可以释放到外部，因此用于密封的熔融的树脂9M可以平稳地注入到型腔8B1中。结果，由于模制模具8引起块密封部件9的较差的外观的百分比可以被降低，因此外观检查可以简化。在附图34至36中，熔融的树脂9M被打上阴影以便于察看。
可取的是，每个气孔8Bv具有足够高或宽的形状以使在树脂注入到每个型腔8B1中之后从气孔8Bv泄漏到外部的树脂的量最小。例如，如果每个气孔8Bv的高度根据包含在树脂中的填充料的颗粒直径设定，则可以控制从气孔8Bv中泄漏的树脂的量。例如，如果每个气孔8Bv的高度设置在不大于包含在树脂中的填充料的最大颗粒直径的两倍的值上，更为可取的是，如果它被设置在不大于填充料的最大颗粒直径的值上，则从每个气孔8Bv泄漏的树脂的量可以被抑制到满意的程度。
(第二实施例)
在这个第二实施例中，根据衬底基体的厚度改变在模制模具中的衬底基体的夹持压力(保持压力)的方法的实例。由于在本第二实施例中使用的衬底基体1和模制模具8都与第一实施例相同，因此下文参考在第一实施例中已经描述的附图提供下文的描述。
附图37所示为根据第二实施例设定在模制步骤中衬底基体1的模制模具的夹持压力的序列的实例。
首先，在将每个衬底基体1容纳在模制模具8中之前，测量要进行树脂模制的衬底基体1的实际厚度(步骤101)。在这种测量厚度中，例如在衬底装载器23、衬底阵列部分24或负载传送部分25a中，如附图15所示，在衬底基体的主表面的四至十个位置上机械或光学地测量衬底基体1的厚度。随后，基体厚度的平均值从上述的测量的结果中计算(步骤102)。
随后，参考衬底基体1的计算厚度值，相对于在模制模具8中的当前的夹持压力，将校正变化比例和可校正的值预设为多种校正模式。衬底基体1的厚度计算值与各种校正值进行比较并研究是否存在适合于所计算厚度值的衬底基体1的最佳校正模式。在附图37的处理流程中，检查以看校正模式1是否是最佳模式(步骤103A)，并且如果答案是肯定的，则计算夹持压力校正值(步骤104A)。在另一方面，如果答案是否定的，则检查以看校正模式2是否是最佳的模式(步骤103B)，如果答案是肯定的，则计算夹持压力校正值(步骤104B)。在另一方面，如果答案是否定的，则检查以看校正模式3是否是最佳模式(步骤103C)，并且如果答案是肯定的，则计算夹持压力校正值(步骤104C)。在另一方面，如果答案是否定的，由于在可校正的值的范围内没有衬底数据的计算值，则认为衬底厚度在通过模制模具能够覆盖的范围之外，即衬底基体被认为是偏离规格的衬底基体，并认为该衬底基体是有缺陷的并结束处理流。
在计算料夹持压力校正值之后，校正模制模具8的下模8A的夹持压力(步骤105)并平移到模制模具8的实际压力循环操作(步骤106)。这时，存储适合于衬底基体1的最佳夹持压力校正值的数据(步骤107)。在随后的模制步骤中可以有效地利用所存储的数据。
因此，在第二实施例中，根据每个衬底基体1的厚度可以设定在模制模具8中的衬底基体1的夹持压力。例如，如果衬底基体1的所测量的厚度值大于预定的值，则夹持压力自动降低，而如果所测量的厚度值小于预定的值，则夹持压力自动增加，由此模制步骤可以允许进行，同时进行校正以使施加给衬底基体1的夹持压力几乎变为恒定，即受上模8B挤压的衬底基体1的量几乎变为恒定。因此，可以使模制步骤继续进行而衬底基体1没有开裂或变形或树脂泄漏，因此可以提高半导体器件制造产率。此外，与要求停止自动模制系统的操作并改变在模制步骤中的开裂、变形或树脂泄漏每次发生时的各种设定值的情况相比，这个第二实施例允许对于每个衬底基体1自动地设定在模制模具8中的最佳的夹持压力。因此，可以允许模制步骤平稳地继续进行而不会由于改变衬底基体1的厚度造成开裂、变形或树脂泄漏，因此可以缩短制造半导体器件所要求的时间。
虽然参考本发明的实施例已经描述了本发明，但是毫无疑问本发明并不限于上述的实施例，在不脱离本发明的精神范围内可以作出各种改变。
例如，虽然在上述的第一和第二实施例中挡销8Bp提供在上模8B侧上，但是并不限于这些。挡销8Bp可以以与提供在上模侧的情况相同的方式提供在下模8A上。
虽然在上述的第一和第二实施例中给每个气孔8Bv提供上模8B的可移动销8Bvp，但是并不限于这些，还可以采用其中一个可移动销8Bvp分配给多个气孔8Bv的结构。
虽然在上述的第一和第二实施例中已经描述了具有多层布线结构比如衬底基体沿半导体器件制造生产线流动的情况，但是并不限于这些，本发明还可以应用于在对衬底进行树脂模制时引线框流动的情况。
虽然在上述的第一和第二实施例中已经描述了关于使用层状膜的模制步骤，但是并不限于这些，本发明还可以应用于不使用层状膜的模制步骤。
虽然在上述的实施例中通过自动模制系统测量每个衬底基体1的厚度，但是并不限于这些，例如在芯片6安装之前、或在芯片6安装之后且在引线接合步骤之前或者在引线接合步骤之后且在装入到自动模制系统之前，也可以测量每个衬底基体1的厚度。
此外，虽然上述的描述涉及本发明应用到作为背景技术应用领域的CSP型半导体器件的制造方法，但是并不限于这些，本发明也可以应用于各种其它的半导体器件。例如，本发明也可以应用到其它封装类型的半导体器件比如BGA(球栅阵列)和LGA(脊栅阵列)的制造。
本发明可应用于半导体器件制造工业。

Claims (23)

1.一种制造半导体器件的方法，包括如下的步骤：
(a)提供衬底；
(b)将半导体芯片安装在衬底上；
(c)将在其上安装了半导体芯片的衬底置于用于树脂模制的模制模具的模制表面上；
(d)保持衬底以便通过模制模具的第一模具和第二模具将该衬底夹在其间；和
(e)将密封树脂注入到模制模具的型腔中，
其中模制模具的第一模具具有能够在与模制表面交叉的方向上操作的弹性结构，和
其中在步骤(d)中，在模制模具的第二模具的模制表面邻接衬底之后，第一模具通过形成在第一模具或第二模具的模制表面上的凸伸部分被下压。
2.根据权利要求1所述的方法，其中衬底是多层布线衬底。
3.根据权利要求2所述的方法，其中多层布线衬底具有树脂和金属箔的叠层结构。
4.根据权利要求2所述的方法，其中在步骤(d)中，在第二模具的模制表面邻接多层布线衬底的位置处的压力低于在凸伸部分处的压力。
5.根据权利要求2所述的方法，其中凸伸部分与模制表面相对的表面的平面形状是圆形。
6.根据权利要求2所述的方法，其中凸伸部分的凸伸长度等于或大于多层布线衬底的厚度。
7.根据权利要求1所述的方法，其中模制模具包括与型腔连通的气孔和凸伸到气孔中的可移动销，可移动销能够通过弹性件在与模制表面交叉的方向上操作，并且凹槽形成在可移动销与多层布线衬底相对的表面中，
其中在步骤(d)中，在保持多层布线衬底以便被第一模具和第二模具夹在中间时，可移动销被多层布线衬底推压，反过来它又通过弹性件的排斥力推压多层布线衬底，和
其中在步骤(e)中，允许在型腔内存在的空气通过气孔和凹槽逃逸到型腔的外部。
8.根据权利要求7所述的方法，其中弹性件的弹力小于用于多层布线衬底的模制模具的保持力。
9.根据权利要求7所述的方法，其中提供多个气孔，并且为多个气孔中的每个气孔提供可移动销。
10.  根据权利要求2所述的方法，其中测量多层布线衬底的厚度并根据所测量的厚度值调节在步骤(d)中衬底的保持压力。
11.一种制造半导体器件的方法，包括如下的步骤：
(a)提供具有多个产品区的多层布线衬底；
(b)将半导体芯片分别安装在多层布线衬底上的多个产品区中；
(c)将在其上安装了半导体芯片的多层布线衬底置于用于树脂模制的模制模具的模制表面上；
(d)保持多层布线衬底以便通过模制模具的第一模具和第二模具将该衬底夹在其间；和
(e)将密封树脂注入到模制模具的型腔中，
其中模制模具的第一模具具有能够在与模制表面交叉的方向上操作的弹性结构，和
其中在步骤(d)中，在模制模具的第二模具的模制表面邻接多层布线衬底之后，第一模具通过形成在第一模具或第二模具的模制表面中的凸伸部分被下压。
12.根据权利要求11所述的方法，其中多层布线衬底具有树脂和金属箔的叠层结构。
13.根据权利要求11所述的方法，其中在步骤(d)中，在第二模具的模制表面邻接多层布线衬底的位置处的压力低于在凸伸部分处的压力。
14.根据权利要求11所述的方法，其中凸伸部分与模制表面相对的表面的平面形状是圆形。
15.根据权利要求11所述的方法，其中凸伸部分的凸伸长度等于或大于多层布线衬底的厚度。
16.根据权利要求11所述的方法，其中模制模具包括与型腔连通的气孔和凸伸到气孔中的可移动销，可移动销能够通过弹性件在与模制表面交叉的方向上操作，并且凹槽形成在可移动销与多层布线衬底相对的表面中，
其中在步骤(d)中，在保持多层布线衬底以便被第一模具和第二模具夹在中间时，可移动销被多层布线衬底推压，反过来它又通过弹性件的排斥力推压多层布线衬底，和
其中在步骤(e)中，允许在型腔内存在的空气通过气孔和凹槽逃逸到型腔的外部。
17.根据权利要求16所述的方法，其中弹性件的弹力小于用于多层布线衬底的模制模具的保持力。
18.根据权利要求16所述的方法，其中提供多个气孔，并且为多个气孔中的每个气孔提供可移动销。
19.根据权利要求11所述的方法，其中测量多层布线衬底的厚度并根据所测量的厚度值调节在步骤(d)中衬底的保持压力。
20.根据权利要求11所述的方法，其中通过密封树脂形成的密封部件将所有的半导体芯片密封在一起。
21.根据权利要求11所述的方法，在步骤(e)之后进一步包括如下的步骤：
(f)在多层布线衬底上形成突起电极；和
(g)在步骤(f)之后，将通过密封树脂形成的密封部件和多层布线衬底切割成每个半导体芯片。
22.一种制造半导体器件的方法，包括如下的步骤：
(a)提供具有多个产品区的多层布线衬底；
(b)将半导体芯片分别安装在多层布线衬底上的多个产品区中；
(c)将在其上安装了半导体芯片的多层布线衬底置于用于树脂模制的模制模具的第一模具的第一模制表面上；
(d)保持多层布线衬底以便通过模制模具的第一模具和第二模具将其夹在其间；
(e)将密封树脂注入到模制模具的型腔中，
(f)在多层布线衬底上形成突起电极；和
(g)在步骤(f)之后，将通过密封树脂形成的密封部件和多层布线衬底切割成每个半导体芯片。
其中第一模具具有能够在与模制表面交叉的方向上操作的弹性结构，
其中在与第二模具的第二模制表面交叉的方向上凸伸的凸伸部分可拆卸地形成在第二模具的第二模制表面上的偏离多层布线衬底的轮廓的位置处，和
其中在步骤(d)中，在第二模具的第二模制表面邻接多层布线衬底之后，形成在第二模具的第二模制表面上的凸伸部分直接下压第一模具。
23.根据权利要求22所述的方法，进一步包括根据多层布线衬底的厚度改变凸伸部分的步骤。
CNB2004100117280A 2003-09-26 2004-09-24 制造半导体器件的方法 Active CN100437954C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003334858A JP4094515B2 (ja) 2003-09-26 2003-09-26 半導体装置の製造方法
JP334858/2003 2003-09-26

Publications (2)

Publication Number Publication Date
CN1601711A true CN1601711A (zh) 2005-03-30
CN100437954C CN100437954C (zh) 2008-11-26

Family

ID=34373183

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100117280A Active CN100437954C (zh) 2003-09-26 2004-09-24 制造半导体器件的方法

Country Status (5)

Country Link
US (2) US7288440B2 (zh)
JP (1) JP4094515B2 (zh)
KR (1) KR20050030865A (zh)
CN (1) CN100437954C (zh)
TW (1) TWI346986B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329217B (zh) * 2007-06-19 2010-12-29 株式会社电装 用于检测树脂泄漏的装置和方法
CN101229673B (zh) * 2007-01-22 2012-02-08 三星电子株式会社 注射成型装置
CN102756454A (zh) * 2011-04-27 2012-10-31 松下电器产业株式会社 树脂密封成形品的制造方法
CN105374695A (zh) * 2011-01-12 2016-03-02 瑞萨电子株式会社 半导体器件的制造方法
CN107263827A (zh) * 2016-03-30 2017-10-20 第精工株式会社 树脂密封装置和树脂密封装置的异常检测方法
CN109727945A (zh) * 2017-10-27 2019-05-07 日月光半导体制造股份有限公司 衬底结构及半导体封装元件的制造方法
TWI811101B (zh) * 2021-12-06 2023-08-01 日商山田尖端科技股份有限公司 樹脂密封裝置及密封模具

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4647258B2 (ja) * 2004-07-29 2011-03-09 株式会社日立製作所 成形材料転写方法、基板構体
KR100784390B1 (ko) 2006-08-08 2007-12-11 삼성전자주식회사 반도체 패키지 제조 장치 및 패키지 제조 방법
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
KR100907326B1 (ko) * 2007-09-17 2009-07-13 미크론정공 주식회사 반도체 패키지 몰딩 장치
JP5655406B2 (ja) * 2010-07-20 2015-01-21 セントラル硝子株式会社 モール成形用金型および該金型を用いた装飾モール付きガラスの製造方法
JP5892683B2 (ja) * 2011-05-31 2016-03-23 アピックヤマダ株式会社 樹脂封止方法
JP5878054B2 (ja) 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
CN104953780A (zh) 2012-08-03 2015-09-30 埃塞克科技有限公司 模块化旋转横向磁通发电机
KR101398016B1 (ko) * 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
EP2890833A4 (en) 2012-08-28 2016-06-15 Hatch Pty Ltd IMPROVED CURRENT MEASUREMENT AND MANAGEMENT SYSTEM FOR ELECTROLYTE PLANTS
US9559559B2 (en) 2012-09-24 2017-01-31 Eocycle Technologies Inc. Transverse flux electrical machine stator with stator skew and assembly thereof
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
CA2829812A1 (en) 2012-10-17 2014-04-17 Eocycle Technologies Inc. Transverse flux electrical machine rotor
KR101482866B1 (ko) * 2013-07-23 2015-01-14 세메스 주식회사 반도체 소자 몰딩 장치
KR102376487B1 (ko) * 2015-02-12 2022-03-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 그 제조 방법
US10068822B2 (en) * 2016-09-30 2018-09-04 Nanya Technology Corporation Semiconductor package and method for forming the same
KR102337659B1 (ko) * 2018-02-21 2021-12-09 삼성전자주식회사 금형 검사 장치 및 금형 검사 방법
KR102545290B1 (ko) * 2018-08-29 2023-06-16 삼성전자주식회사 반도체 패키지 몰딩 장치
TWI711520B (zh) * 2019-09-11 2020-12-01 日商朝日科技股份有限公司 樹脂密封成形裝置及樹脂密封成形方法
CN111391217B (zh) * 2020-03-20 2021-11-30 东莞市艾尔玛塑件科技有限公司 自动脱模式热转印模具及设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002295B1 (ko) * 1993-02-23 1997-02-27 미쯔비시 덴끼 가부시끼가이샤 성형방법
DE19519901C2 (de) * 1995-05-31 1998-06-18 Richard Herbst Verfahren zum taktweisen Spritzgießen von Gegenständen aus Kunststoff und Halbzeug zur Verwendung bei diesem Verfahren
JP2991126B2 (ja) 1996-09-12 1999-12-20 日本電気株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3116913B2 (ja) 1998-07-31 2000-12-11 日本電気株式会社 半導体チップ樹脂封止用金型及びこれを用いた半導体チップ樹脂封止方法
JP3510554B2 (ja) 2000-02-10 2004-03-29 山形日本電気株式会社 樹脂モールド方法、モールド成形用金型及び配線基材
JP3394516B2 (ja) * 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
JP3560585B2 (ja) * 2001-12-14 2004-09-02 松下電器産業株式会社 半導体装置の製造方法
JP4268389B2 (ja) * 2002-09-06 2009-05-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
JP4628125B2 (ja) * 2005-02-09 2011-02-09 日本プラスト株式会社 樹脂漏れ防止構造
US20060223227A1 (en) * 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101229673B (zh) * 2007-01-22 2012-02-08 三星电子株式会社 注射成型装置
CN101329217B (zh) * 2007-06-19 2010-12-29 株式会社电装 用于检测树脂泄漏的装置和方法
CN105374695A (zh) * 2011-01-12 2016-03-02 瑞萨电子株式会社 半导体器件的制造方法
CN102756454A (zh) * 2011-04-27 2012-10-31 松下电器产业株式会社 树脂密封成形品的制造方法
CN102756454B (zh) * 2011-04-27 2016-03-09 松下知识产权经营株式会社 树脂密封成形品的制造方法
CN107263827A (zh) * 2016-03-30 2017-10-20 第精工株式会社 树脂密封装置和树脂密封装置的异常检测方法
CN107263827B (zh) * 2016-03-30 2020-05-19 第一精工株式会社 树脂密封装置和树脂密封装置的异常检测方法
CN109727945A (zh) * 2017-10-27 2019-05-07 日月光半导体制造股份有限公司 衬底结构及半导体封装元件的制造方法
TWI811101B (zh) * 2021-12-06 2023-08-01 日商山田尖端科技股份有限公司 樹脂密封裝置及密封模具

Also Published As

Publication number Publication date
US20050070047A1 (en) 2005-03-31
JP2005101407A (ja) 2005-04-14
US7445969B2 (en) 2008-11-04
CN100437954C (zh) 2008-11-26
US20080057626A1 (en) 2008-03-06
JP4094515B2 (ja) 2008-06-04
TW200512850A (en) 2005-04-01
KR20050030865A (ko) 2005-03-31
US7288440B2 (en) 2007-10-30
TWI346986B (en) 2011-08-11

Similar Documents

Publication Publication Date Title
CN1601711A (zh) 制造半导体器件的方法
US6670220B2 (en) Semiconductor device and manufacture method of that
CN1638071A (zh) 半导体器件的制造方法
JP6058431B2 (ja) 樹脂モールド装置、および樹脂モールド方法
US7520052B2 (en) Method of manufacturing a semiconductor device
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US20090093089A1 (en) Method for fabricating heat dissipating semiconductor package
CN1482658A (zh) 半导体封装件的制造方法
CN1735963A (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
CN1835222A (zh) 半导体器件及其制造方法
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2007036273A (ja) 半導体集積回路装置の製造方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
JP2001077287A (ja) 半導体装置用リードフレーム
JP6067475B2 (ja) Ｌｅｄ装置の製造方法、金型、及び、樹脂成形装置
JP2005150350A (ja) 半導体装置の製造方法
JP2019181872A (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
JP2006210941A (ja) 半導体装置
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
CN1163953C (zh) 可防止溢胶的基板式半导体装置封装方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN1893005A (zh) 防止封装元件溢胶的方法
CN101221909A (zh) 散热型封装件的制法及其所应用的散热结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100715

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder