CN109727945A - 衬底结构及半导体封装元件的制造方法 - Google Patents

衬底结构及半导体封装元件的制造方法 Download PDF

Info

Publication number
CN109727945A
CN109727945A CN201810163728.4A CN201810163728A CN109727945A CN 109727945 A CN109727945 A CN 109727945A CN 201810163728 A CN201810163728 A CN 201810163728A CN 109727945 A CN109727945 A CN 109727945A
Authority
CN
China
Prior art keywords
metal
substrat
block
line layer
substrat structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810163728.4A
Other languages
English (en)
Other versions
CN109727945B (zh
Inventor
廖顺兴
黄进吏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN109727945A publication Critical patent/CN109727945A/zh
Application granted granted Critical
Publication of CN109727945B publication Critical patent/CN109727945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

一种衬底结构包含第一部分、第二部分及至少第一金属挡止结构。所述第一部分用于供至少一半导体裸片设置在其上。所述第二部分环绕所述第一部分。所述第一金属挡止结构邻设于所述第二部分的第一表面，且大体上完全环绕所述第一部分。

Description

衬底结构及半导体封装元件的制造方法
技术领域
本发明涉及一种衬底结构及半导体封装元件的制造方法，具体涉及一种用于半导体封装元件的衬底结构，及包括所述衬底结构的半导体封装元件的制造方法。
背景技术
一个用于半导体封装结构的衬底通常会包括位于中央的裸片接合区(diebonding area)，以及位于裸片接合区周围的板边区(side rail area)。板边区主要是协助衬底在后续工艺(例如：裸片接合(die bonding)、打线接合(wire bonding)、模封(molding)及切割(cutting)等)时能被稳定放置于承载机台上，避免作业过程发生因衬底位置偏移而不能精准地将元件(例如：裸片、导线及封装胶体(molding compound)等)置于衬底上的问题。因此，衬底的板边区会设计多个能提供承载机台的定位销(position pin)穿设的定位孔(pin hole)，使得衬底在被移置于承载机台时，能够利用板边区的定位孔与承载机台的定位销的对应来达到定位效果。值得注意的是，因为板边区具有支撑功能，所以其最外两侧(上侧及底侧)需披覆一定的铜量来协助加强/支撑整个衬底的结构。
板边区的铜的设置，除了上述功能外，也可以用于减缓衬底经过烘烤后发生翘曲变形的程度(即，适当的残铜率可调整基材翘曲变形程度)。此外，当位于板边区的铜与裸片接合区之间存在电性连接关系时，板边区的铜还可协助进行衬底上/下表面的电镀作业。要注意的是，板边区会在封装工艺完成后即被切除，因此其仅出现于封装工艺前的阶段。
发明内容
在一或多个实施例中，一种衬底结构包含第一部分、第二部分及至少一第一金属挡止结构。所述第一部分用于供至少一半导体裸片设置在其上。所述第二部分环绕所述第一部分。所述第一金属挡止结构邻设于所述第二部分的第一表面，且大体上完全环绕所述第一部分。
在一或多个实施例中，一种半导体封装元件的制造方法包含以下步骤：(a)提供衬底结构，其中所述衬底结构包含第一部分、第二部分及至少一第一金属挡止结构，所述第二部分环绕所述第一部分，且所述第二部分包括邻近所述第一部分的胶注区及远离所述第一部分的压模区，所述第一金属挡止结构邻设于所述第二部分的第一表面，且位于所述压模区，所述第一金属挡止结构大体上完全环绕所述第一部分；(b)电性连接至少一半导体裸片到所述衬底结构的第一部分；(c)将灌胶模具的下表面压置所述衬底结构的压模区；(d)形成封装胶材以包覆所述衬底结构的第一部分、所述至少一半导体裸片及所述第二部分的胶注区；及(e)切除所述衬底结构的第二部分。
附图说明
图1描绘根据本发明的一些实施例的衬底结构的实例的俯视示意图，其中省略第一防焊层及第一表面处理层。
图2描绘根据图1的衬底结构1中的区域A的放大示意图。
图3描绘根据图2沿着线I-I的剖视示意图，其中进一步包含第一防焊层、第二防焊层、第一表面处理层及第二表面处理层。
图4描绘根据本发明的一些实施例的衬底结构的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。
图5描绘根据本发明的一些实施例的衬底结构的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。
图6描绘根据图5沿着线II-II的剖视示意图，其中进一步包含第一防焊层、第二防焊层、第一表面处理层及第二表面处理层。
图7描绘根据本发明的一些实施例的衬底结构的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。
图8描绘根据本发明的一些实施例的衬底结构的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。
图9描绘图8的局部立体示意图。
图10、11、12、13、14、15、16、17、18及19描绘根据本发明的一些实施例的半导体封装元件的制造方法。
具体实施方式
衬底的板边区的铜的分布设计可能有三种形式：全铜式(full copper type)、网状式(mesh type)及L形条状(L bar)。第一种全铜式分布为在板边区全部布满铜金属层或布满大面积的铜金属层。然而，由于这个铜层的下方为介电层(即，这个铜层形成且位于介电层上)，且铜金属与介电层的热膨胀系数(CTE)差距很大，在烘烤过程中的热涨作用下，越大片的全铜设计越容易与衬底的介电层发生脱层(delamination)。即，铜层容易与介电层分离(这是因为应力过大而无空间(space)可消除应力)。一旦发生脱层现象，将会造成后续电镀上的失败(因为会影响电镀夹具接触电镀夹点的稳定性)，或是影响板边区实际提供支撑功用时的支撑强度。因此，脱层的发生对于板边区而言将影响其结构强度与电性功能。
第二种网状式分布为在板边区形成多条彼此交叉的铜金属线段，以形成至少一网状结构。相较于上述全铜式设计，网状式设计有足够的空间可分散铜的应力而能避免脱层的发生，但是却因为过多的空间而可能造成衬底在后续进行模封(molding)时，封装胶体会直接从独立的网跟网之间的间隙流到板边区的最侧缘，而形成溢胶(bleed out)。之后，所述板边区的最侧缘的溢胶需另外处理，以避免造成后面机台卡料，如此，会降低整体工艺效率。
第三种L形条状分布为在板边区形成多组L形条状铜金属，每一组为由两个彼此对应的L形条状铜金属所形成的大致矩形型态，且每一大致矩形型态中具有弯曲的间隙。在这种分布中，铜金属及空间的比例分配虽介于上述两种分布之间，但因L形条状铜金属的形状设计为非对称的，导致热涨时应力依然无法通过空间平均分散，所以铜金属与介电层仍有发生脱层的风险，且在模封工艺时，封装胶体也常通过相邻的大致矩形方面之间的间隙流到基材侧缘。再者，单一L形条状铜金属的角落处也会有应力集中的问题。
下文所讨论的衬底结构及半导体封装元件的制造方法利用金属挡止结构，以减少溢胶的问题。
图1描绘根据本发明的一些实施例的衬底结构1的实例的俯视示意图，其中省略第一防焊层及第一表面处理层。图2描绘根据图1的衬底结构1中的区域A的放大示意图。所述衬底结构1包含第一部分(例如：裸片接合区(die bonding area)2)、第二部分(例如：板边区(side rail area)3)、至少一第一金属挡止结构4、至少一第一金属外围结构5、至少一第一金属内围结构7及多个定位孔103。如图1所示，所述衬底结构1可为条型(strip type)衬底结构。在其它实施例中，所述衬底结构1也可以是面板型(panel type)衬底结构。
所述第一部分(例如：所述裸片接合区2)用于供至少一半导体裸片24(图12)设置在其上。如图1所示，所述第一部分(例如：所述裸片接合区2)包括多个(例如：2*8＝16个)区域单元(unit area)21。每一区域单元21由多条交错的第一分界线20所定义，且用于供至少一半导体裸片24(图12)设置在其内。在一实施例中，所述第一分界线20为假想的切割线。要注意的是，在某些实施例中，所述第一分界线20可能为实线，即，其可能为实际存在的线段。每一区域单元21内具有第一线路层12。所述第一线路层12邻设于所述第一部分(例如：所述裸片接合区2)的第一表面101(图3)。所述第一线路层12具有多个导电迹线(conductivetrace)121、多个导电接垫(conductive pad)122及多个导电手指(conductive finger)123。可以理解的是，所有所述区域单元21内的第一线路层12的布线(layout)可能会彼此一致。此外，在后续模封工艺(molding process)后，可沿所述第一分界线20进行切割工艺，因此每一区域单元21会保留在每一最终产品(即半导体封装元件11(图19))中。
所述第二部分(例如：所述板边区3)环绕/围绕所述第一部分(例如：所述裸片接合区2)。即，所述第一部分(例如：所述裸片接合区2)位于所述衬底结构1的中间位置，而所述第二部分(例如：所述板边区3)位于所述衬底结构1的外围周边位置。所述第二部分(例如：所述板边区3)包括胶注区31及压模区32。如图1所示，在一实施例中，所述胶注区31及所述压模区32由第二分界线30区分，所述第二分界线30与所述第一分界线20的最外圈大致平行，且所述第二分界线30环绕/围绕所述第一分界线20的最外圈。所述胶注区31位于所述第二分界线30与所述第一分界线20的最外圈之间，且所述压模区32位于所述第二分界线30与所述衬底结构1的最外侧边之间。要注意的是，在某些实施例中，所述第二分界线30可能为假想线；然而，所述第二分界线30也有可能为实线，即，其可能为实际存在的线路。
所述胶注区31邻近且环绕/围绕所述第一部分(例如：所述裸片接合区2)，用以在后续模封工艺时，供封装胶材28(图14)形成在其上。可以理解的是，所述第一部分(例如：所述裸片接合区2)也可以在所述模封工艺时，同时供所述封装胶材28(图14)形成在其上。因此，在所述模封工艺后，所述第二分界线30为所述封装胶材28(图14)的边界线(即外围的轮廓线)。换句话说，所述第二分界线30所围成的区域内会充满所述封装胶材28(图14)(所述封装胶材28会覆盖所述胶注区31及所述第一部分(例如：所述裸片接合区2))，而所述第二分界线30之外则没有所述封装胶材28。
所述压模区32环绕所述胶注区31，即，所述压模区32较所述胶注区31远离所述第一部分(例如：所述裸片接合区2)。所述压模区32用于在所述模封工艺前，供灌胶模具90(图13)的下表面901压置于其上。换句话说，所述灌胶模具90的所述下表面901压置/覆盖在所述压模区32上，而所述灌胶模具90的模穴902则对应/容纳所述胶注区31及所述第一部分(例如：所述裸片接合区2)。
所述第一金属挡止结构4邻设于所述第二部分(例如：所述板边区3)的第一表面101(图3)，且大体上完全环绕/围绕所述第一部分(例如：所述裸片接合区2)。即，所述第一金属挡止结构4为连续式环状结构；或者，所述第一金属挡止结构4在某些地方可能会有一小段缺口，而形成不连续式环状结构。在一实施例中，所述第一金属挡止结构4位于所述压模区32，且非常靠近所述第二分界线30。所述第一金属挡止结构4与所述第二分界线30大致平行，且所述第一金属挡止结构4环绕/围绕所述第二分界线30。或者，在一实施例中，所述第二分界线30即位于所述第一金属挡止结构4的内侧边(或者是位于覆盖在所述第一金属挡止结构4上的防焊层的内侧边)。因此，模封工艺中，整个所述第一金属挡止结构4被所述灌胶模具90(图13)压住，使得所述灌胶模具90的所述模穴902形成密闭空间。在一实施例中，所述灌胶模具90的注胶口可能会位于所述第一金属挡止结构4的某一小段上。之后，所述封装胶材28(图14)在充满所述模穴902后不会溢流到所述压模区32，而仅会位于所述胶注区31及所述第一部分(例如：所述裸片接合区2)。
如图2所示，所述第一金属挡止结构4为条状结构，且具有大致单一宽度W1。所述宽度W1介于0.05mm到0.5mm之间、0.1mm到0.4mm之间或0.2mm到0.3mm之间。
所述第一金属外围结构5邻设于所述第二部分(例如：所述板边区3)的所述第一表面101(图3)，且环绕/围绕所述第一金属挡止结构4。在一实施例中，所述第一金属外围结构5与所述第一金属挡止结构4位于同一层，其材质皆为铜，且同时形成。所述第一金属外围结构5位于所述压模区32，用以平衡所述衬底结构1整体的残铜率及应力。所述第一金属外围结构5包含多个第一外围金属块51及多个第一外围金属连接段52。所述第一外围金属块51彼此间隔(例如：阵列排列)，且环绕/围绕所述第一金属挡止结构4。在图1及2的实施例中，所述第一金属外围结构5包含多排(例如6排)第一外围金属块51，且相邻排的第一外围金属块51的位置彼此对齐。每一所述第一外围金属块51为包括至少三个边的外凸多边形(例如：三角形、正方形、长方形、外凸五边形或外凸六边形等)、圆形或椭圆形，上述形状的第一外围金属块51可避免应力集中的问题。所述第一外围金属连接段52连接所述第一外围金属块51，且可连接所述第一外围金属块51及所述第一金属挡止结构4，且可连接所述第一金属挡止结构4及所述第一金属内围结构7。
如图2所示，在一实施例中，所述第一外围金属块51中相邻的任两者之间的最小间距G介于0.1mm到0.3mm之间。这个间距G有足够的空间可分散铜的应力而能避免脱层的发生。所述第一外围金属块51的最大宽度W2介于0.2mm到0.4mm之间。所述第一外围金属连接段52的最大宽度W3小于或等于0.3mm，小于或等于0.2mm，或小于或等于0.1mm。
所述第一金属外围结构5可进一步包含至少一个第一网状金属结构53及多个第一电镀夹点55。所述第一网状金属结构53由多条彼此交叉的铜金属线段形成。所述第一网状金属结构53的图案不同于所述第一外围金属块51的图案，这二者位于同一层，且其材质皆为铜，且同时形成。因此，所述第一网状金属结构53同样可用以平衡所述衬底结构1整体的残铜率及应力。所述第一电镀夹点55用于在电镀过程中供电镀元件的电镀夹头夹住，使得所述电镀装置的电流可以通过所述第一电镀夹点55进到所述衬底结构1。在一实施例中，所述第一电镀夹点55电性连接到所述第一线路层12。举例来说，所述第一电镀夹点55可通过所述第一外围金属连接段52、所述第一外围金属块51、所述第一金属挡止结构4及所述第一金属内围结构7而电性连接到所述第一线路层12。
第一金属内围结构7邻设于所述第二部分(例如：所述板边区3)的所述第一表面101(图3)，且位于所述第一金属挡止结构4与所述第一部分(例如：所述裸片接合区2)之间。即，所述第一金属内围结构7位于所述胶注区31，且位于所述第二分界线30与所述第一分界线20的最外圈之间，而环绕/围绕所述第一部分(例如：所述裸片接合区2)。在一实施例中，第一金属内围结构7、所述第一金属外围结构5、所述第一金属挡止结构4与所述第一线路层12位于同一层，其材质皆为铜，且同时形成。所述第一金属内围结构7也可用以平衡所述衬底结构1整体的残铜率及应力。在一实施例中，第一金属内围结构7包含多个第一内围金属块71及多个第一内围金属连接段72。所述第一内围金属块71彼此间隔(例如：排成一排)，且环绕/围绕所述第一部分(例如：所述裸片接合区2)。每一所述第一内围金属块71为包括至少三个边的外凸多边形(例如：三角形、正方形、长方形、外凸五边形或外凸六边形等)、圆形或椭圆形，上述形状的第一内围金属块71可避免应力集中的问题。在一实施例中，所述第一内围金属块71的形状及尺寸与所述第一外围金属块51的形状及尺寸大致相同。所述第一内围金属连接段72连接所述第一内围金属块71与所述第一金属挡止结构4，且可连接所述第一内围金属块71与所述第一线路层12。在一实施例中，所述第一内围金属连接段72的宽度与所述第一外围金属连接段52的宽度大致相同。
所述定位孔103贯穿所述衬底结构1，且位于所述衬底结构1的外周边，其用于供定位用。所述定位孔103供机台的定位销(position pin)穿过，使得当所述衬底结构1被放置于所述机台上后，在水平面的位置即被固定，不会产生水平方向的位移。
图3描绘根据图2沿着线I-I的剖视示意图，其中进一步包含第一防焊层15、第二防焊层17、第一表面处理层191及第二表面处理层192。如图3所示，所述衬底结构1进一步包含衬底主体10、至少一第二金属挡止结构8、至少一第二金属外围结构6、至少一第二金属内围结构9、第二线路层14、至少一外导电通道16、至少一内导电通道18、第一防焊层15及第二防焊层17。所述衬底主体10的材料通常为介电材料，其可以包含玻璃增强环氧树脂材料(例如FR4)、双马来酰亚胺三嗪(bismaleimide triazine,BT)、环氧树脂、硅、印刷电路板(PCB)材料、玻璃、陶瓷或光可成像介电(photoimageable dielectric,PID)材料。所述衬底主体10具有第一表面101以及与所述第一表面101相对的第二表面102。所述衬底主体10的第一表面101包括所述第一部分(例如：所述裸片接合区2)的第一表面101及所述第二部分(例如：所述板边区3)的第一表面101，且所述衬底主体10的第二表面102包括所述第一部分(例如：所述裸片接合区2)的第二表面102及所述第二部分(例如：所述板边区3)的第二表面102。
在一实施例中，所述第一线路层12、所述第一金属内围结构7、所述第一金属挡止结构4与所述第一金属外围结构5位于同一层，且皆位于所述衬底主体10的第一表面101上。所述第一金属挡止结构4的上表面41高于或等高于所述第一金属外围结构5的上表面54，即，所述第一金属挡止结构4的厚度大于或等于所述第一金属外围结构5的厚度，借此，所述第一金属挡止结构4可产生优选的挡止效果。在一实施例中，所述第一线路层12的导电手指123上具有第一表面处理层(surface finish layer)191，例如电镀金层或电镀锡层。
所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6位于同一层，且皆邻近于所述衬底主体10的第二表面102。举例来说，所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6皆嵌于所述衬底主体10的第二表面102，且所述第二线路层14的下表面、所述第二金属内围结构9的下表面、所述第二金属挡止结构8的下表面及所述第二金属外围结构6的下表面大致与所述衬底主体10的第二表面102共平面。然而，可以理解的是，所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6也可以位于所述衬底主体10的第二表面102上。
所述第二线路层14邻设于所述第一部分(例如：所述裸片接合区2)的第二表面102。所述第二线路层14至少具有多个导电接垫，其位置对应所述第一线路层12的导电接垫，例如：所述第二线路层14的导电接垫位于所述第一线路层12的导电接垫的正下方。可以理解的是，所述第二线路层14的布线与所述第一线路层12的布线可能会相同或不同。在一实施例中，所述第一线路层12透过所述内导电通道18而电性连接到所述第二线路层14。即，所述内导电通道18贯穿所述衬底主体10，且用以电性连接所述第一线路层12与所述第二线路层14。在一实施例中，所述第一线路层12与所述内导电通道18同时形成。在一实施例中，所述第二线路层14的导电接垫的下表面具有第二表面处理层192，例如电镀金层或电镀锡层。
所述第二金属挡止结构8邻设于所述第二部分(例如：所述板边区3)的第二表面102。在一实施例中，所述第二金属挡止结构8的形状及尺寸大致与所述第一金属挡止结构4的形状及尺寸相同，且所述第二金属挡止结构8位于所述第一金属挡止结构4正下方。
所述第二金属外围结构6邻设于所述第二部分(例如：所述板边区3)的所述第二表面102，且环绕/围绕所述第二金属挡止结构8。在一实施例中，所述第二金属外围结构6与所述第二金属挡止结构8位于同一层，其材质皆为铜，且同时形成。所述第二金属外围结构6的位置对应所述第一金属外围结构5的位置，例如：所述第二金属外围结构6位于所述第一金属外围结构5的正下方(即：位于所述压模区32)，用以平衡所述衬底结构1整体的残铜率及应力。所述第二金属外围结构6包含多个第二外围金属块61及多个第二外围金属连接段(图中未展示)。所述第二外围金属块61彼此间隔(例如：阵列排列)，且环绕/围绕所述第二金属挡止结构8。每一所述第二外围金属块61为包括至少三个边的外凸多边形(例如：三角形、正方形、长方形、外凸五边形或外凸六边形等)、圆形或椭圆形。所述第二外围金属连接段可连接所述第二外围金属块61，且可连接所述第二外围金属块61与所述第二金属挡止结构8，且可连接所述第二金属挡止结构8与所述第二金属内围结构9。在一实施例中，所述第二外围金属连接段可省略。
在一实施例中，所述第二外围金属块61的形状及尺寸与所述第一外围金属块51的形状及尺寸相同，且所述第二外围金属块61所排列出的第二图案与所述第一外围金属块51所排列出的第一图案相同。然而，在其它实施例中，所述第二外围金属块61的形状及尺寸与所述第一外围金属块51的形状及尺寸可以不同，且所述第二外围金属块61所排列出的第二图案不同于所述第一外围金属块51所排列出的第一图案。
在一实施例中，所述第二金属外围结构6透过所述外导电通道16而电性连接到所述第一金属外围结构5。即，所述外导电通道16贯穿所述衬底主体10，且用以电性连接所述第二金属外围结构6与所述第一金属外围结构5。在一实施例中，所述第一金属外围结构5与所述外导电通道16同时形成。
所述第二金属外围结构6可进一步包含至少一个第二网状金属结构(图中未展示)及多个第二电镀夹点65。所述第二网状金属结构由多条彼此交叉的铜金属线段形成，且对应所述第一网状金属结构53。所述第二网状金属结构的图案不同于所述第二外围金属块61的图案，其二者位于同一层，且其材质皆为铜，且同时形成。因此，所述第二网状金属结构同样可用以平衡所述衬底结构1整体的残铜率及应力。所述第二电镀夹点65用于在电镀过程中供电镀装置的电镀夹头夹住，使得所述电镀装置的电流可以通过所述第二电镀夹点65进到所述衬底结构1。在一实施例中，所述第二电镀夹点65电性连接到所述第一线路层12。举例来说，在一实施例中，所述第二电镀夹点65透过所述外导电通道16而电性连接到所述第一电镀夹点55，进而电性连接到所述第一线路层12。即，所述外导电通道16可用以电性连接所述第二电镀夹点65与所述第一电镀夹点55。在一实施例中，第一电镀夹点55与所述外导电通道16同时形成。
所述第二金属内围结构9邻设于所述第二部分(例如：所述板边区3)的所述第二表面102，且位于所述第二金属挡止结构8与所述第一部分(例如：所述裸片接合区2)之间。即，所述第二金属内围结构9位于所述胶注区31(且位于所述第一金属内围结构7的正下方)。在一实施例中，第二金属内围结构9、所述第二金属外围结构6、所述第二金属挡止结构8与所述第二线路层14位于同一层，其材质皆为铜，且同时形成。所述第二金属内围结构9也可用以平衡所述衬底结构1整体的残铜率及应力。在一实施例中，第二金属内围结构9包含多个第二内围金属块91及多个第二内围金属连接段(图中未展示)。在一实施例中，所述第二内围金属块91的形状及尺寸与所述第二外围金属块61的形状及尺寸大致相同。所述第二内围金属连接段可连接所述第二内围金属块91与所述第二金属挡止结构8，或可连接所述第二内围金属块91与所述第二线路层14。在一实施例中，所述第二内围金属连接段的宽度与所述第二外围金属连接段的宽度大致相同。
所述第一防焊层15覆盖所述第一部分(例如：所述裸片接合区2)的第一表面101及其上的所述第一线路层12，但是不覆盖所述第一线路层12的导电手指123上的第一表面处理层191，即，所述第一表面处理层191显露于所述第一防焊层15之外。同时，所述第一防焊层15覆盖所述第二部分(例如：所述板边区3)的第一表面101及其上的所述第一金属内围结构7、所述第一金属挡止结构4与所述第一金属外围结构5，但是不覆盖所述第一电镀夹点55。此外，所述第二防焊层17覆盖所述第一部分(例如：所述裸片接合区2)的第二表面102及其上的所述第二线路层14，但是不覆盖所述第二线路层14的导电接垫上的第二表面处理层192。即，所述第二表面处理层192显露于所述第二防焊层17之外。同时，所述第二防焊层17覆盖所述第二部分(例如：所述板边区3)的第二表面102及其上的所述第二金属内围结构9、所述第二金属挡止结构8与所述第二金属外围结构6，但是不覆盖所述第二电镀夹点65。
图4描绘根据本发明的一些实施例的衬底结构1a的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。这个实施例的衬底结构1a类似于图1到3中所说明的衬底结构1，其不同处如下所述。在所述衬底结构1a中，所述第一金属挡止结构4a包括多个第一挡止金属块42及多个第一挡止金属连接段43，其中每一第一挡止金属块42的宽度W4大于每一第一挡止金属连接段43的宽度W5。所述第一挡止金属块42彼此间隔，且所述第一挡止金属连接段43连接所述第一挡止金属块42。如图4所示，所述第一挡止金属块42的宽度W4等于所述第一外围金属块51的最大宽度W2，所述第一挡止金属连接段43的宽度W5大于所述第一外围金属连接段52的最大宽度W3，且所述第一挡止金属块42的间距等于所述第一外围金属块51中相邻的任两者之间的最小间距G。然而，在其它实施例中，所述第一挡止金属块42的宽度W4可以小于或大于所述第一外围金属块51的最大宽度W2，所述第一挡止金属连接段43的宽度W5可以等于或小于所述第一外围金属连接段52的最大宽度W3，且所述第一挡止金属块42的间距可以小于或大于所述第一外围金属块51中相邻的任两者之间的最小间距G。
图5描绘根据本发明的一些实施例的衬底结构1b的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。图6描绘根据图5沿着线II-II的剖视示意图，其中进一步包含第一防焊层15、第二防焊层17、第一表面处理层191及第二表面处理层192。图5及6的实施例的衬底结构1b类似于图1到3中所说明的衬底结构1，其不同处如下所述。在所述衬底结构1b中，每一所述第二外围金属块61并未对齐与每一第一外围金属块51，即，每一所述第二外围金属块61并未位于每一第一外围金属块51的正下方。如图6所示，每一所述第二外围金属块61的中心与每一第一外围金属块51的中心具有偏移量S。
图7描绘根据本发明的一些实施例的衬底结构1c的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。图7的实施例的衬底结构1c类似于图1到3中所说明的衬底结构1，其不同处如下所述。在所述衬底结构1c中，相邻排的第一外围金属块51的位置没有彼此对齐，即，相邻排的第一外围金属块51的位置彼此交错。换句话说，左右相邻的所述第一外围金属块51的中心点并不位于同一直线上。
图8描绘根据本发明的一些实施例的衬底结构1d的实例的局部放大示意图，其中省略第一防焊层及第一表面处理层。图9描绘图8的局部立体示意图。图8及9的实施例的衬底结构1d类似于图1到3中所说明的衬底结构1，其不同处如下所述。在所述衬底结构1d中，所述第一金属挡止结构4b包括多个第一挡止金属块44及多个第一挡止金属连接段45，其中每一第一挡止金属块44的宽度W6大于每一第一挡止金属连接段45的宽度W7。所述第一挡止金属块44彼此间隔，且二个第一挡止金属块44之间由二个第一挡止金属连接段45连接。如图8及9所示，所述第一挡止金属块44的宽度W6等于所述第一外围金属块51的最大宽度W2，所述第一挡止金属连接段45的宽度W7等于所述第一外围金属连接段52的最大宽度W3，且所述第一挡止金属块44的间距g等于所述第一外围金属块51中相邻的任两者之间的最小间距G。然而，在其它实施例中，所述第一挡止金属块44的宽度W6可以小于或大于所述第一外围金属块51的最大宽度W2，所述第一挡止金属连接段45的宽度W7可以小于或大于所述第一外围金属连接段52的最大宽度W3，且所述第一挡止金属块45的间距g可以小于或大于所述第一外围金属块51中相邻的任两者之间的最小间距G。
图10、11、12、13、14、15、16、17、18及19描绘根据本发明的一些实施例的半导体封装元件的制造方法。参考图10，提供载体22。在一实施例中，所述载体22为金属，例如铜。接着，形成第二线路层14、至少一第二金属内围结构9、至少一第二金属挡止结构8及至少一第二金属外围结构6于所述载体22上。在一实施例中，所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6为同一层，且在同一步骤中形成。
参考图11，在所述载体22上形成衬底主体10以覆盖所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6。接着，在所述衬底主体10上形成所述第一线路层12、所述第一金属内围结构7、所述第一金属挡止结构4、所述第一金属外围结构5、至少一外导电通道16、至少一内导电通道18与多个定位孔103，以形成衬底结构1。在一实施例中，所述第一线路层12、所述第一金属内围结构7、所述第一金属挡止结构4与所述第一金属外围结构5为同一层，且在同一步骤中形成。要注意的是，本阶段的衬底结构1与图1到3所示的衬底结构1大致相同，不同之处在于所述第二防焊层17及所述第二表面处理层192还未形成。
所述衬底主体10具有第一表面101以及与所述第一表面101相对的第二表面102。所述衬底结构1包含第一部分(例如：一裸片接合区2)、第二部分(例如：一板边区3)、所述第一金属挡止结构4、所述第一金属外围结构5、所述第一金属内围结构7、所述定位孔103、所述第二线路层14、所述第二金属内围结构9及所述第二金属挡止结构8。所述衬底结构1可为条型衬底结构。在其它实施例中，所述衬底结构1也可以是面板型衬底结构。
所述第一部分(例如：所述裸片接合区2)包括多个区域单元21。每一区域单元21内具有所述第一线路层12。所述第一线路层12位于所述第一部分(例如：所述裸片接合区2)的第一表面101上。所述第一线路层12具有多个导电迹线121、多个导电接垫122及多个导电手指123(图2)。
所述第二部分(例如：所述板边区3)环绕/围绕所述第一部分(例如：所述裸片接合区2)。所述第二部分(例如：所述板边区3)包括胶注区31及压模区32。所述胶注区31邻近且环绕/围绕所述第一部分(例如：所述裸片接合区2)。所述压模区32环绕所述胶注区31，即，所述压模区32较所述胶注区31远离所述第一部分(例如：所述裸片接合区2)。
所述第一金属挡止结构4邻设于所述第二部分(例如：所述板边区3)的第一表面101(例如：位于所述第一表面101上)，且大体上完全环绕/围绕所述第一部分(例如：所述裸片接合区2)(如图1及2所示)。在一实施例中，所述第一金属挡止结构4位于所述压模区32，且非常靠近所述第二分界线30。所述第一金属挡止结构4的上表面41高于或等高于所述第一金属外围结构5的上表面54，即，所述第一金属挡止结构4的厚度大于或等于所述第一金属外围结构5的厚度，借此，所述第一金属挡止结构4可产生优选的挡止效果。在一实施例中，所述第一线路层12的导电手指上具有第一表面处理层191，例如电镀金层或电镀锡层。
所述第一金属外围结构5邻设于所述第二部分(例如：所述板边区3)的所述第一表面101，且环绕/围绕所述第一金属挡止结构4。所述第一金属外围结构5位于所述压模区32，用以平衡所述衬底结构1整体的残铜率及应力。所述第一金属外围结构5包含多个第一外围金属块51及多个第一外围金属连接段52、至少一个第一网状金属结构53及多个第一电镀夹点55(如图1及2所示)。所述第一电镀夹点55用于在电镀过程中供电镀装置的电镀夹头夹住，使得所述电镀装置的电流可以通过所述第一电镀夹点55进到所述衬底结构1。在一实施例中，所述第一电镀夹点55电性连接到所述第一线路层12。
所述第一金属内围结构7邻设于所述第二部分(例如：所述板边区3)的所述第一表面101，且位于所述第一金属挡止结构4与所述第一部分(例如：所述裸片接合区2)之间。即，所述第一金属内围结构7位于所述胶注区31。在一实施例中，第一金属内围结构7包含多个第一内围金属块71及多个第一内围金属连接段72(如图1及2所示)。
所述定位孔103(图1)贯穿所述衬底结构1，且位于所述衬底结构1的外周边，其用于供定位用。
所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6皆嵌于所述衬底主体10的第二表面102，且所述第二线路层14的下表面、所述第二金属内围结构9的下表面、所述第二金属挡止结构8的下表面及所述第二金属外围结构6的下表面大致与所述衬底主体10的第二表面102共平面。
所述第二线路层14邻设于所述第一部分(例如：所述裸片接合区2)的第二表面102。所述第二线路层14至少具有多个导电接垫，其位置对应所述第一线路层12的导电接垫122，例如：所述第二线路层14的导电接垫位于所述第一线路层12的导电接垫122的正下方。在一实施例中，所述第一线路层12透过所述内导电通道18而电性连接到所述第二线路层14。即，所述内导电通道18贯穿所述衬底主体10，且用以电性连接所述第一线路层12及所述第二线路层14。在一实施例中，所述第一线路层12与所述内导电通道18同时形成。
所述第二金属挡止结构8邻设于所述第二部分(例如：所述板边区3)的第二表面102。所述第二金属挡止结构8的形状及尺寸大致与所述第一金属挡止结构4的形状及尺寸相同。
所述第二金属外围结构6邻设于所述第二部分(例如：所述板边区3)的所述第二表面102，且环绕/围绕所述第二金属挡止结构8。所述第二金属外围结构6的位置对应所述第一金属外围结构5的位置。所述第二金属外围结构6包含多个第二外围金属块61(如图1及2所示)及多个第二外围金属连接段(图中未展示)。在一实施例中，所述第二金属外围结构6透过所述外导电通道16而电性连接到所述第一金属外围结构5。即，所述外导电通道16贯穿所述衬底主体10，且用以电性连接所述第二金属外围结构6与所述第一金属外围结构5。在一实施例中，所述第一金属外围结构5与所述外导电通道16同时形成。
所述第二金属外围结构6可进一步包含至少一个第二网状金属结构(图中未展示)及多个第二电镀夹点65。所述第二电镀夹点65用于在电镀过程中供电镀装置的电镀夹头夹住，使得所述电镀装置的电流可以通过所述第二电镀夹点65进到所述衬底结构1。在一实施例中，所述第二电镀夹点65电性连接到所述第一线路层12。举例来说，在一实施例中，所述第二电镀夹点65透过所述外导电通道16而电性连接到所述第一电镀夹点55，进而电性连接到所述第一线路层12。
第二金属内围结构9邻设于所述第二部分(例如：所述板边区3)的所述第二表面102，且位于所述第二金属挡止结构8与所述第一部分(例如：所述裸片接合区2)之间。即，所述第二金属内围结构9位于所述胶注区31(且位于所述第一金属内围结构7的正下方)。在一实施例中，第二金属内围结构9包含多个第二内围金属块91及多个第二内围金属连接段(图中未展示)。
接着，形成第一防焊层15以覆盖所述衬底主体10的第一表面101及其上的所有元件，但是暴露所述第一线路层12的导电手指上的一部分及所述第一电镀夹点55。接着，在所述导电手指上的暴露部分形成第一表面处理层191。
参考图12，电性连接至少一半导体裸片24到所述衬底结构1的所述第一部分(例如：所述裸片接合区2)。在一实施例中，所述半导体裸片24利用黏胶层23黏附到所述衬底主体10的第一表面101上的第一防焊层15，且所述半导体裸片24透过至少一导线26而电性连接到所述导电手指123上的第一表面处理层191。
接着，提供灌胶模具90。所述灌胶模具90具有下表面901及模穴902。所述模穴902具有侧表面903，且所述模穴902的所述侧表面903大致对应所述第二分界线30。
参考图13，将所述灌胶模具90的下表面901压置所述衬底结构1的压模区32上，即，所述第一金属挡止结构4的位置对应所述灌胶模具90的所述下表面901，且所述衬底结构1的所述第一部分(例如：所述裸片接合区2)、所述至少一半导体裸片24及所述胶注区31的位置对应所述模穴902(例如：位于模穴902中)。换句话说，整个所述第一金属挡止结构4及位于其上表面41的第一防焊层15被灌胶模具90的所述下表面901紧紧压住，使得灌胶模具90的所述模穴902形成密闭空间。在一实施例中，所述模穴902的所述侧表面903大致与所述第二分界线30共平面。因此，在封装胶材28(图14)充满所述模穴902后不会溢流到所述压模区32，而仅会位于所述胶注区31及所述第一部分(例如：所述裸片接合区2)。可以理解的是，如果没有所述第一防焊层15，那么所述灌胶模具90的所述下表面901会压住所述第一金属挡止结构4。
参考图14及15，其中图15为图14的整体俯视图。形成封装胶材28以包覆所述衬底结构1的所述第一部分(例如：所述裸片接合区2)上的所有元件、所述至少一半导体裸片24、所述导线26及所述胶注区31的所有元件。由于所述第一金属挡止结构4的阻挡功效，所述第二分界线30之外则没有所述封装胶材28。即，所述第二分界线30为所述封装胶材28的边界线(即外围的轮廓线)，且所述封装胶材28不会溢流到所述压模区32。接着，进行脱膜。即，移开所述灌胶模具90。
参考图16，从所述载体22下表面减薄所述载体22。在一实施例中，所述载体22为铜，且利用去氧化(de-oxidation)工艺以去除铜下表面的氧化物。
参考图17，去除所述载体22以显露所述衬底主体10的第二表面102及所述第二线路层14、所述第二金属内围结构9、所述第二金属挡止结构8及所述第二金属外围结构6。在一实施例中，所述载体22为铜，且利用蚀刻工艺以去除整个所述载体22。
参考图18，在所述第二线路层14的一部分形成第二表面处理层192。在一实施例中，所述第一电镀夹点55及/或所述第二电镀夹点65用于在电镀过程中供电镀装置的电镀夹头夹住，使得所述电镀装置的电流可以透过所述第一电镀夹点55及/或所述第二电镀夹点65进到所述衬底结构1的所述第一线路层12及所述第二线路层14，以在所述第二线路层14的导电接垫上形成一第二表面处理层192。接着，形成第二防焊层17以覆盖所述第一部分(例如：所述裸片接合区2)的第二表面102及其上的所述第二线路层14，但是不覆盖所述第二线路层14的导电接垫上的第二表面处理层192。即，所述第二表面处理层192显露于所述第二防焊层17之外。同时，所述第二防焊层17覆盖所述第二部分(例如：所述板边区3)的第二表面102及其上的所述第二金属内围结构9、所述第二金属挡止结构8与所述第二金属外围结构6，但是不覆盖所述第二电镀夹点65。在其它实施例中，所述第二防焊层17可以覆盖所述第二电镀夹点65。
参考图19，沿着所述第一分界线20切除所述衬底结构1的所述第二部分(例如：所述板边区3)，以形成多个半导体封装元件11。即，每一半导体封装元件11对应上述所述第一部分(例如：所述裸片接合区2)的一个区域单元21。
除非另外规定，否则例如“上方”、“下方”、“向上”、“左边”、“右边”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上方”、“下面”等空间描述参考图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，前提是本发明的实施例的优点不因此布置而有偏差。
如本文中所使用，术语“大致”、“大体上”、“实质的”及“约”用以描述及考虑小变化。当与事件或情形结合使用时，术语可指事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述术语可指小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为两个数值“大体上”相同。术语“大体上共面”可指沿着同一平面处于若干微米(μm)内(例如，沿着同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内)的两个表面。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，这类范围格式为便利及简洁起见而使用，且应灵活地理解为不仅包含明确指定为范围限制的数值，且还包含涵盖于所述范围内的所有个别数值或子范围，如同明确指定每一数值及子范围一般。
在对一些实施例的描述中，提供“在另一组件上”的一组件可涵盖前一组件直接在后一组件上(例如，与后一组件实体接触)的状况以及一或多个介入组件位于前一组件与后一组件之间的状况。
尽管已参看本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。本领域技术人员应理解，在不脱离如由所附权利要求书所界定的本发明的真实精神及范围的情况下，可作出各种改变且可替代等效物。说明可不必按比例绘制。归因于制造程序及容限，本发明中的艺术再现与实际设备之间可存在区别。可存在并未明确说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神及范围。所有这类修改均打算处于此处所附的权利要求书的范围内。尽管已参看按特定次序执行的特定操作描述本文中所公开的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再细分或重新定序这些操作以形成等效方法。因此，除非本文中明确指示，否则操作的次序及分组并非本发明的限制。
符号说明
G 间距
W1 宽度
W2 宽度
W3 宽度
W4 宽度
W5 宽度
W6 宽度
W7 宽度
g 间距
1 衬底结构
1a 衬底结构
1b 衬底结构
1c 衬底结构
1d 衬底结构
2 裸片接合区
3 板边区
4 第一金属挡止结构
4a 第一金属挡止结构
4b 第一金属挡止结构
5 第一金属外围结构
6 第二金属外围结构
7 第一金属内围结构
8 第二金属挡止结构
9 第二金属内围结构
10 衬底主体
11 半导体封装元件
12 第一线路层
14 第二线路层
15 第一防焊层
16 外导电通道
17 第二防焊层
18 内导电通道
20 第一分界线
21 区域单元
22 载体
23 黏胶层
24 半导体裸片
26 导线
28 封装胶材
30 第二分界线
31 胶注区
32 压模区
41 第一金属挡止结构的上表面
42 第一挡止金属块
43 第一挡止金属连接段
44 第一挡止金属块
45 第一挡止金属连接段
51 第一外围金属块
52 第一外围金属连接段
53 第一网状金属结构
54 第一金属外围结构的上表面
55 第一电镀夹点
61 第二外围金属块
65 第二电镀夹点
71 第一内围金属块
72 第一内围金属连接段
90 灌胶模具
91 第二内围金属块
101 衬底主体的第一表面
102 衬底主体的第二表面
103 定位孔
121 导电迹线
122 导电接垫
123 导电手指
191 第一表面处理层
192 第二表面处理层
901 灌胶模具的下表面
902 模穴
903 模穴的侧表面

Claims (34)

1.一种衬底结构，其包含：
第一部分，其用以供至少一半导体裸片设置在其上；
第二部分，其环绕所述第一部分；及
至少一第一金属挡止结构，其邻设于所述第二部分的第一表面，且大体上完全环绕所述第一部分。
2.根据权利要求1所述的衬底结构，其中所述第一金属挡止结构为连续式环状结构。
3.根据权利要求2所述的衬底结构，其中所述第一金属挡止结构为条状结构，且具有单一宽度。
4.根据权利要求2所述的衬底结构，其中所述第一金属挡止结构包括多个第一挡止金属块及多个第一挡止金属连接段，每一第一挡止金属块的宽度大于每一第一挡止金属连接段的宽度，所述第一挡止金属块彼此间隔，且所述第一挡止金属连接段连接所述第一挡止金属块。
5.根据权利要求1所述的衬底结构，其进一步包含至少一第一金属外围结构，所述至少一第一金属外围结构邻设于所述第二部分的所述第一表面，且围绕所述第一金属挡止结构。
6.根据权利要求5所述的衬底结构，其中所述第一金属外围结构与所述第一金属挡止结构位于同一层。
7.根据权利要求5所述的衬底结构，其进一步包含第一线路层，邻设于所述第一部分的第一表面，且所述第一金属外围结构包含多个第一电镀夹点，其电性连接到所述第一线路层。
8.根据权利要求5所述的衬底结构，其中所述第一金属外围结构包含多个第一外围金属块，所述第一外围金属块彼此间隔，且围绕所述第一金属挡止结构。
9.根据权利要求8所述的衬底结构，其中所述第一外围金属块为包括至少三个边的外凸多边形、圆形或椭圆形。
10.根据权利要求8所述的衬底结构，其中所述第一外围金属块中相邻的任两者之间的最小间距介于0.1mm到0.3mm之间。
11.根据权利要求8所述的衬底结构，其中所述第一外围金属块的最大宽度介于0.2mm到0.4mm之间。
12.根据权利要求8所述的衬底结构，其中所述第一金属外围结构进一步包含多个第一外围金属连接段，其连接所述第一外围金属块。
13.根据权利要求12所述的衬底结构，其中所述第一外围金属连接段的最大宽度小于或等于0.1mm。
14.根据权利要求5所述的衬底结构，其进一步包含至少一第二金属外围结构，其邻设于所述第二部分的第二表面。
15.根据权利要求14所述的衬底结构，其进一步包含至少一外导电通道，其用以电性连接所述第一金属外围结构与所述第二金属外围结构。
16.根据权利要求14所述的衬底结构，其中所述第一金属外围结构包含多个第一外围金属块，且所述第二金属外围结构包含多个第二外围金属块。
17.根据权利要求16所述的衬底结构，其进一步包含第一线路层，所述第一线路层邻设于所述第一部分的第一表面，所述第二金属外围结构进一步包含多个第二电镀夹点，其电性连接到所述第一线路层。
18.根据权利要求16所述的衬底结构，其中每一所述第二外围金属块的中心与每一第一外围金属块的中心具有偏移量。
19.根据权利要求16所述的衬底结构，其中所述第二外围金属块为包括至少三个边的外凸多边形、圆形或椭圆形。
20.根据权利要求16所述的衬底结构，其中所述第二外围金属块所排列出的第二图案不同于所述第一外围金属块所排列出的第一图案。
21.根据权利要求5所述的衬底结构，其中所述第一金属外围结构包含多排第一外围金属块，相邻排的第一外围金属块的位置彼此对齐。
22.根据权利要求5所述的衬底结构，其中所述第一金属外围结构包含多排第一外围金属块，相邻排的第一外围金属块的位置彼此交错。
23.根据权利要求5所述的衬底结构，其中所述第一金属外围结构包含至少一个第一网状金属结构。
24.根据权利要求5所述的衬底结构，其中所述第一金属挡止结构的上表面高于或等高于所述第一金属外围结构的上表面。
25.根据权利要求1所述的衬底结构，其进一步包含至少一第一金属内围结构，所述第一金属内围结构邻设于所述第二部分的所述第一表面，且位于所述第一金属挡止结构与所述第一部分之间。
26.根据权利要求25所述的衬底结构，其中所述第一金属内围结构包含至少一第一内围金属连接段，其连接所述第一金属挡止结构及位于所述第一部分的第一线路层。
27.根据权利要求1所述的衬底结构，其中所述第二部分包括邻近所述第一部分的胶注区及远离所述第一部分的压模区，且所述第一金属挡止结构位于所述压模区。
28.根据权利要求1所述的衬底结构，其进一步包含：
第一线路层，其邻设于所述第一部分的第一表面；
第二线路层，其邻设于所述第一部分的第二表面；
至少一内导电通道，其电性连接所述第一线路层及所述第二线路层；及
至少一第一金属外围结构，其邻设于所述第二部分的所述第一表面，且电性连接到所述第一线路层。
29.根据权利要求1所述的衬底结构，其进一步包含第一防焊层，所述第一防焊层覆盖所述第一部分的第一表面、所述第二部分的所述第一表面及所述第一金属挡止结构。
30.一种半导体封装元件的制造方法，其包含以下步骤：
(a)提供衬底结构，其中所述衬底结构包含第一部分、第二部分及至少一第一金属挡止结构，所述第二部分环绕所述第一部分，且所述第二部分包括邻近所述第一部分的胶注区及远离所述第一部分的压模区，所述第一金属挡止结构邻设于所述第二部分的第一表面，且位于所述压模区，所述第一金属挡止结构大体上完全环绕所述第一部分；
(b)电性连接至少一半导体裸片到所述衬底结构的第一部分；
(c)将灌胶模具的下表面压置所述衬底结构的压模区；
(d)形成封装胶材以包覆所述衬底结构的第一部分、所述至少一半导体裸片及所述第二部分的胶注区；及
(e)切除所述衬底结构的第二部分。
31.根据权利要求30所述的制造方法，其中所述步骤(c)中，所述灌胶模具具有模穴，且所述衬底结构的第一部分、所述至少一半导体裸片及所述第二部分的胶注区的位置对应所述模穴。
32.根据权利要求30所述的制造方法，其中所述步骤(c)中，所述第一金属挡止结构的位置对应所述灌胶模具的所述下表面。
33.根据权利要求30所述的制造方法，其中所述步骤(a)中，所述衬底结构进一步包含第一线路层、第二线路层及至少一内导电通道，所述第一线路层邻设于所述第一部分的第一表面，所述第二线路层邻设于所述第一部分的第二表面，所述至少一内导电通道电性连接所述第一线路层与所述第二线路层；所述步骤(d)之后，所述方法进一步包含：
(d1)在所述第二线路层的一部分形成表面处理层。
34.根据权利要求33所述的制造方法，其中所述步骤(a)中，所述衬底结构进一步包含多个第一电镀夹点及多个第二电镀夹点，所述第一电镀夹点邻设于所述第二部分的所述第一表面，且围绕所述第一金属挡止结构，且电性连接到所述第一线路层；所述第二电镀夹点邻设于所述第二部分的第二表面，且电性连接到所述第一线路层；所述步骤(d1)透过所述第一电镀夹点及/或所述第二电镀夹点以在所述第二线路层的所述部分形成所述表面处理层。
CN201810163728.4A 2017-10-27 2018-02-27 衬底结构及半导体封装元件的制造方法 Active CN109727945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106137031 2017-10-27
TW106137031A TWI629761B (zh) 2017-10-27 2017-10-27 基板結構及半導體封裝元件之製造方法

Publications (2)

Publication Number Publication Date
CN109727945A true CN109727945A (zh) 2019-05-07
CN109727945B CN109727945B (zh) 2021-02-05

Family

ID=63640394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810163728.4A Active CN109727945B (zh) 2017-10-27 2018-02-27 衬底结构及半导体封装元件的制造方法

Country Status (2)

Country Link
CN (1) CN109727945B (zh)
TW (1) TWI629761B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571435A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114389B2 (en) 2019-09-17 2021-09-07 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing a semiconductor package
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
TWI746275B (zh) * 2020-11-20 2021-11-11 健鼎科技股份有限公司 具有非對稱結構的電路板的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274883B1 (en) * 1999-12-13 2001-08-14 Orient Semiconductor Electronics Ltd. Structure of a ball grid array substrate with charts for indicating position of defective chips
CN1601711A (zh) * 2003-09-26 2005-03-30 株式会社瑞萨科技 制造半导体器件的方法
TWI244150B (en) * 2004-12-09 2005-11-21 Siliconware Precision Industries Co Ltd Flash preventing substrate and fabrication method thereof
US20090224395A1 (en) * 2008-03-04 2009-09-10 Powertech Technology Inc. Substrate strip for semiconductor packages
CN105939577A (zh) * 2015-03-02 2016-09-14 三菱电机株式会社 电子设备单元及其制造模具装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
TWI327364B (en) * 2007-01-05 2010-07-11 En Min Jow Substrate structure for semiconductor package and package method thereof
TW200933757A (en) * 2008-01-16 2009-08-01 Lingsen Precision Ind Ltd Semiconductor packaging method
TW200945454A (en) * 2008-04-16 2009-11-01 Powertech Technology Inc Chip mounting device and chip package array
TWI471988B (zh) * 2012-11-13 2015-02-01 矽品精密工業股份有限公司 半導體封裝件之製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274883B1 (en) * 1999-12-13 2001-08-14 Orient Semiconductor Electronics Ltd. Structure of a ball grid array substrate with charts for indicating position of defective chips
CN1601711A (zh) * 2003-09-26 2005-03-30 株式会社瑞萨科技 制造半导体器件的方法
TWI244150B (en) * 2004-12-09 2005-11-21 Siliconware Precision Industries Co Ltd Flash preventing substrate and fabrication method thereof
US20090224395A1 (en) * 2008-03-04 2009-09-10 Powertech Technology Inc. Substrate strip for semiconductor packages
CN105939577A (zh) * 2015-03-02 2016-09-14 三菱电机株式会社 电子设备单元及其制造模具装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李仁荣等: "高性能封装金属基印制板制作技术研究 ", 《印制电路信息》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571435A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
CN113571435B (zh) * 2021-07-02 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Also Published As

Publication number Publication date
CN109727945B (zh) 2021-02-05
TW201917844A (zh) 2019-05-01
TWI629761B (zh) 2018-07-11

Similar Documents

Publication Publication Date Title
CN109727945A (zh) 衬底结构及半导体封装元件的制造方法
US6013947A (en) Substrate having gate recesses or slots and molding device and molding method thereof
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
US8115288B2 (en) Lead frame for semiconductor device
US20040080025A1 (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
EP3675142B1 (en) Method for manufacturing bus bar assembly
CN208077969U (zh) 衬底结构
US20050101055A1 (en) Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US20200365492A1 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
CN205452275U (zh) 半导体装置
JP2012054264A5 (zh)
US10707154B2 (en) Semiconductor device and method for manufacturing the same
US20090011548A1 (en) Hybrid integrated circuit device and manufacturing method thereof
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
KR20000019511U (ko) 반도체패키지용 인쇄회로기판
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
EP1636840B1 (en) Micro lead frame substrate and method for its manufacture
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP6525835B2 (ja) 電子部品の製造方法
CN101409265B (zh) 用于一半导体封装结构的基板、半导体封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant