KR100627563B1 - 몰드 플러시 제어 구조 - Google Patents

몰드 플러시 제어 구조 Download PDF

Info

Publication number
KR100627563B1
KR100627563B1 KR1020000083367A KR20000083367A KR100627563B1 KR 100627563 B1 KR100627563 B1 KR 100627563B1 KR 1020000083367 A KR1020000083367 A KR 1020000083367A KR 20000083367 A KR20000083367 A KR 20000083367A KR 100627563 B1 KR100627563 B1 KR 100627563B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
air vent
mold
vent hole
Prior art date
Application number
KR1020000083367A
Other languages
English (en)
Other versions
KR20020053657A (ko
Inventor
박성수
이상호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000083367A priority Critical patent/KR100627563B1/ko
Publication of KR20020053657A publication Critical patent/KR20020053657A/ko
Application granted granted Critical
Publication of KR100627563B1 publication Critical patent/KR100627563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 몰드플러시 제어 구조에 관한 것으로서, 몰딩다이의 하형의 에어벤트홀 내면에 단차홈을 형성하거나, 에어벤트홀과 일치되는 인쇄회로기판의 인출단자 부착용 전도성패턴들 사이면에 별도의 앵커홀을 형성하여, 상기 단차홈과 앵커홀이 에어벤트홀로 과도하게 흐르는 몰드플러시의 일부량이 채워지는 보상공간이 되도록 함으로써, 종래에 인쇄회로기판의 인출단자 부착용 전도성패턴등이 몰드플러시에 의하여 손상되는 것을 방지하여, 결국 반도체 패키지의 불량을 방지할 수 있도록 한 몰드 플러시 제어 구조를 제공하고자 한 것이다.
몰드플러시, 몰딩다이, 플레이트, 인쇄회로기판, 에어벤트홀, 단차홈, 앵커홀

Description

몰드 플러시 제어 구조{Control structure of mold flush}
도 1은 본 발명에 따른 반도체 패키지의 몰딩시 발생하는 몰드 플러시가 과도하게 흐르는 것을 제어하기 위한 몰딩다이의 구조와, 이것을 사용하여 몰딩하는 상태를 나타내는 단면도,
도 2a,2b는 본 발명에 따른 반도체 패키지의 몰딩시 발생하는 몰드 플러시가 과도하게 흐르는 것을 제어하기 위한 부재의 구조와, 이 부재가 몰딩다이에 클램핑되어 몰딩되는 상태를 나타내는 평면도 및 단면도,
도 3은 도 1의 몰딩다이에 도 2의 부재가 클램핑되어 몰딩되는 상태를 나타내는 단면도,
도 4a,4b,4c는 몰딩공정후, 부재상에 몰드플러시의 과도한 양이 제어된 상태로 남아 있는 것을 보여주는 단면도,
도 5는 종래의 반도체 패키지 제조용 몰딩 다이를 사용한 몰딩공정을 나타내는 단면도,
도 6a,6b는 종래의 몰딩다이를 사용하여 몰딩한 다음, 몰드 플러시가 과도하게 흘러 부재에 손상이 가해진 상태를 나타내는 평면도,
도 7은 본 발명에 적용되는 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 하형 12 : 상형
16 : 인쇄회로기판 18 : 에어벤트홀
20 : 단차홈 22 : 앵커홀
25 : 게이트 28 : 캐비티
32 : 인출단자 부착용 전도성패턴 34 : 수지
36 : 타이바 38 : 수지층
40 : 커버코트 42 : 전도성패턴
44 : 접착테이프 46 : 반도체 칩
48 : 와이어 50 : 인출단자
52 : 몰드플러시 100 : 반도체 패키지
본 발명은 몰드 플러시 제어 구조에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 제조공정중 몰딩공정시, 몰딩다이의 수지공급용 게이트 반대쪽에 형성된 에어벤트홀로 과도하게 유출되는 몰딩수지의 량을 적절하게 제어할 수 있도록 한 몰드 플러시 제어 구조에 관한 것이다.
일반적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등과 같은 각종 부재를 이용하여 다양한 구조로 제조되고 있는 바, 최근에는 칩 스케일 패키지(CSP:Chip Scale Package)라 하여, 반도체 패키지가 반도체 칩의 크기에 가깝게 경박단소화로 제조되는 추세에 있다.
여기서, 상기 칩 스케일 패키지의 일종으로서, 인쇄회로기판을 이용하여 제조된 반도체 패키지에 대하여 첨부한 도 7을 참조로 설명하면 다음과 같다.
상기 인쇄회로기판(16)은 도 6a,6b에 도시한 바와 같이, 4 ×4, 4 ×5등의 매트릭스 배열로 된 다수의 반도체 패키지 영역이 서로 타이바(36)에 의하여 연결되어 있는 바, 각각의 반도체 패키지 영역은 도 7에 도시한 바와 같이 베이스층의 수지층(38)과; 수지층(38)의 상하면에 식각처리된 전도성패턴(42)과; 상기 수지층(38)의 상면에 도포된 커버코트(40)로 구성되어 있다.
특히, 상기 수지층(38)상의 커버코트(40)층 사이로 와이어 및 인출단자 부착용 전도성패턴이 노출되고, 각각의 반도체 패키지 영역의 중앙면에는 반도체 칩의 크기보다 다소 큰 관통홀이 형성되어 있다.
따라서, 상기 인쇄회로기판(16)의 저면에 관통홀을 가리면서 접착테이프(44)를 부착시키는 단계와; 상기 관통홀내로 반도체 칩(46)을 픽업하여 접착테이프(44)에 부착시키는 단계와; 상기 반도체 칩(46)의 본딩패드와 상기 인쇄회로기판(16)의 와이어 본딩용 전도성패턴간을 와이어(48)로 본딩하는 단계와; 상기 관통홀내에 위치된 반도체 칩(46)과, 와이어(48)와, 와이어 본딩용 전도성패턴등을 수지(34)로 몰딩하는 단계와; 인쇄회로기판(16)의 인출단자 부착용 전도성패턴에 인출단자(50)를 부착하는 단계와; 상기 반도체 칩(46)의 저면이 외부로 노출되도록 상기 인쇄회 로기판(16) 저면의 접착테이프(44)를 떼어내는 단계와; 상기 각 반도체 패키지 영역 라인을 따라 싱귤레이션하여 낱개의 반도체 패키지로 분리하는 단계등을 거쳐 첨부한 도 7에 도시한 바와 같은 칩 스케일의 반도체 패키지(100)로 제조된다.
상기와 같은 제조공정중 몰딩공정과, 이 몰딩공정중에 발생하는 문제점에 대하여 첨부한 도 5와 도 6a,6b를 참조로 설명하면 다음과 같다.
도 5에 도시한 바와 같이, 몰딩공정을 위한 몰딩다이는 대개 평평한 형태의 상형(12)과; 캐비티(28)가 상면에 형성된 하형(10)으로 구성되어 있고, 상기 하형(10)의 각 캐비티(28)의 중앙에는 수지의 공급구 역할을 하는 게이트(25)가 형성되어 있다.
상기 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있고, 또한 상기 하형(10)의 상면 일측 모서리부위에는 에어벤트홀(18)이 형성되어 있다.
따라서, 상기 하형(10)의 상면에 반도체 칩 부착 공정과 와이어 본딩 공정이 완료된 상태의 인쇄회로기판(16)을 올려놓게 되는데, 상기 반도체 칩(46)과, 와이어(48)등을 포함하는 인쇄회로기판(16)의 몰딩영역이 상기 하형(10)의 캐비티(28)와 상하로 일치되도록 올려 놓는다.
이때, 상기 하형(10)의 에어벤트홀(18)은 상기 인쇄회로기판(16)의 모서리 부위면 즉, 인쇄회로기판(16)의 상면으로 노출되어 있는 인출단자 부착용 전도성패턴(32)들의 사이면과 상하로 일치되어진다.
다음으로, 상기 상형(12)과 하형(10)을 클램핑시킨 후, 상기 하형(10)의 게 이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 수지(34)는 하형(10)의 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.
한편, 상기 하형(10)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(10)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18)을 통하여 외부로 빠져나가게 된다.
이때, 상기 하형(10)의 캐비티(28)에 채워지는 수지(34)의 미량이 상기 에어벤트홀(18)을 통하여 유출되는 바, 이를 첨부한 도 6a,6b에 도시한 바와 같이 몰드 플러시(52)라 한다.
그러나, 상기와 같은 몰딩공정을 거치는 반도체 패키지는 칩 스케일로 제조되는 패키지이고, 이 패키지의 제조에 적용되어진 인쇄회로기판(16)의 인출단자 부착용 전도성패턴(32)들간의 거리는 0.025Mil 정도로 매우 협소하기 때문에, 에어벤트홀(18)을 따라 몰드플러시(52)가 과도하게 흐를 경우에, 첨부한 도 6a에 도시한 바와 같이 반도체 패키지 영역의 최외곽 라인 밖으로까지 몰드플러시(52)가 흘러 경화된 후에는 돌출된 식으로 형성되거나, 첨부한 도 6b에 도시한 바와 같이 주변의 인출단자 부착용 전도성패턴(32)에 몰드플러시(52)가 묻게 되어, 전도성의 솔더볼과 같은 인출단자가 용이하게 부착되지 않게 되는 등, 인쇄회로기판의 손상을 초래하고, 결국 반도체패키지의 불량을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 몰딩다이의 플레이트의 에어벤트홀 내면에 단차홈을 형성하거나, 에어벤트홀과 일치되는 인쇄회로기판의 인출단자 부착용 전도성패턴들 사이면에 별도의 앵커홀을 형성하여, 상기 단차홈과 앵커홀이 에어벤트홀로 과도하게 흐르는 몰드플러시의 일부량이 채워지는 보상공간이 되도록 함으로써, 종래에 인쇄회로기판의 인출단자 부착용 전도성패턴등이 몰드플러시에 의하여 손상되는 것을 방지할 수 있도록 한 몰드 플러시 제어 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 몰드 플러시 제어 구조는:
반도체 패키지 제조용 몰딩다이의 에어벤트홀 내면에 적어도 하나 이상의 단차홈을 형성한 것을 특징으로 한다.
바람직한 구현예로서, 상기 몰딩다이에 안착되어 에어벤트홀과 일치되는 인쇄회로기판의 인출단자 부착용 전도성패턴들 사이면에도 적어도 하나 이상의 앵커홀을 관통시켜 형성한 것을 특징으로 한다.
더욱 바람직한 구현예로서, 몰딩다이에 인쇄회로기판을 안착시킨 경우, 상기 에어벤트홀의 단차홈과 상기 인쇄회로기판의 앵커홀이 상하로 일치되도록 한 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여, 더욱 상세하게 설명하 면 다음과 같다.
첨부한 도 1은 본 발명에 따른 몰드 플러시 제어 구조를 나타내는 단면도로서, 특히 반도체 패키지의 몰딩시 발생하는 몰드 플러시가 과도하게 흐르는 것을 제어하기 위한 몰딩다이의 구조를 나타내는 단면도이다.
상기 몰딩다이는 대개 평평한 형태의 상형(12)과; 캐비티(28)가 상면에 형성된 하형(10)으로 구성되어 있고, 상기 하형(10)의 각 캐비티(28)의 중앙에는 수지의 공급구 역할을 하는 게이트(25)가 형성되어 있다.
상기 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있고, 또한 상기 하형(10)의 상면 일측 모서리부위에는 에어벤트홀(18)이 형성되어 있다.
여기서, 첨부한 도 1에 도시한 바와 같이 상기 에어벤트홀(18)의 내면에 적어도 하나 이상의 단차홈(20)을 형성하여, 내부 체적을 증대시켜준다.
따라서, 반도체 칩 부착 공정과 와이어 본딩 공정이 완료된 상태의 인쇄회로기판(16)을 상기 하형(10)의 상면에 올려놓게 되는데, 상기 반도체 칩(46)과, 와이어(48)등을 포함하는 상기 인쇄회로기판(16)의 몰딩영역이 하형(10)의 캐비티(28)와 일치되도록 올려 놓는다.
이때, 상기 하형(10)의 에어벤트홀(18)은 상기 인쇄회로기판(16)의 모서리 부위면과 일치된 상태가 되는데, 즉 인쇄회로기판(16)의 상면으로 노출되어 있는 인출단자 부착용 전도성패턴(32)들의 사이면과 일치되도록 한다.
다음으로, 상기 상형(12)과 하형(10)을 클램핑시킨 후, 상기 하형(10)의 게 이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 상기 수지(34)는 하형(14)의 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.
이때, 상기 하형(10)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(10)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18)을 통하여 외부로 빠져나가게 되고, 계속해서 하형(10)의 캐비티(28)에 채워지는 수지(34)의 미량, 즉 몰드플러시(52)가 에어벤트홀(18)을 통하여 유출되는 바, 몰드플러시가 과도할 경우에 상기 에어벤트홀(18)내의 단차홈(20)에 일부량이 채워지게 되어, 몰드플러시가 과도하게 흐르는 것을 적절히 제어해주게 된다.
그에따라, 상기 에어벤트홀(18) 주변에 위치된 인쇄회로기판(16)의 인출단자 부착용 전도성패턴(32)등에 몰드플러시가 묻지 않게 되고, 또한 인쇄회로기판(16)의 최외곽쪽까지 돌출되지 않게 되어, 인쇄회로기판(16)의 손상을 방지할 수 있고, 결국 반도체 패키지의 불량을 방지할 수 있게 된다.
첨부한 도 2a,2b는 본 발명에 따른 반도체 패키지의 몰딩시 몰드플러시가 과도하게 흐르는 것을 제어하기 위한 인쇄회로기판의 구조와, 그 몰딩상태를 나타내는 평면도 및 단면도로서, 이를 참조로 본 발명의 또 다른 실시예를 설명하면 다음과 같다.
상기 인쇄회로기판(16)의 한쪽 모서리 부위 즉, 다수의 인출단자 부착용 전도성패턴(32)들 사이면에 한 개 이상의 앵커홀(22)을 관통시켜 형성함을 그 특징으로 한다.
따라서, 반도체 칩 부착공정과 와이어 본딩공정이 완료된 상태의 상기 인쇄회로기판(16)을 상기 몰딩다이의 하형(10)에 안착시키면, 상기 하형(10)의 에어벤트홀(18)과 상기 인쇄회로기판(16)의 앵커홀(22)이 형성된 부분이 서로 일치된다.
그에따라, 상기 하형(10)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(10)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18)을 통하여 외부로 빠져나가게 되고, 계속해서 상기 하형(10)의 캐비티(28)에 채워지는 수지(34)의 미량, 즉 몰드플러시(52)가 에어벤트홀(18)을 통하여 유출되는 바, 몰드플러시(52)가 과도할 경우에 첨부한 도 4a,4c에 도시한 바와 같이 상기 앵커홀(22)로 일부량이 채워지게 되어, 몰드플러시(52)가 과도하게 흐르는 것을 적절히 제어해주게 된다.
더욱 바람직하게는, 첨부한 도 3에 도시한 바와 같이, 앵커홀(22)이 형성된 인쇄회로기판(16)을 에어벤트홀(18)내에 단차홈(20)을 갖는 몰딩다이에 안착시켜 몰딩을 하는 것이 바람직하고, 앵커홀(22)과 단차홈(20)이 상하로 일치되도록 한다.
그 결과, 도 4b에 도시한 바와 같이 상기 하형(10)의 에어벤트홀(18) 내부에 형성된 단차홈(20)과, 상기 인쇄회로기판(16)의 앵커홀(22)로 몰드플러시(52)가 동시에 채워지도록 함으로써, 과도한 몰드플러시의 흐름을 보다 용이하게 제어할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 몰드 플러시 제어 구조에 의하면, 반도체 패키지 제조용 몰딩다이의 에어벤트홀 내부에 단차홈을 형성하고, 에어벤트홀과 일치되는 인쇄회로기판에 앵커홀을 형성하여, 몰딩공정시 에어벤트홀로 과도하게 몰드플러시가 흐르게 되면, 상기 단차홈과 앵커홀로 몰드플러시의 일부량이 채워지도록 함으로써, 종래에 인쇄회로기판의 인출단자 부착용 전도성패턴등이 몰드플러시에 의하여 손상되는 것을 방지할 수 있고, 결국 반도체 패키지의 불량을 용이하게 방지할 수 있는 장점을 제공한다.

Claims (3)

  1. 몰드플러시 제어 구조에 있어서,
    인쇄회로기판이 안착되는 반도체 패키지 제조용 몰딩다이의 에어벤트홀 내면에 적어도 하나 이상의 단차홈을 형성한 것을 특징으로 하는 몰드플러시 제어 구조.
  2. 제 1 항에 있어서, 상기 몰딩다이의 에어벤트홀과 대응되는 상기 인쇄회로기판의 인출단자 부착용 전도성패턴들 사이면에도 적어도 하나 이상의 앵커홀을 관통시켜 형성한 것을 특징으로 하는 몰드플러시 제어 구조.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 몰딩다이에 인쇄회로기판을 안착시킨 경우, 상기 에어벤트홀의 단차홈과 상기 인쇄회로기판의 앵커홀이 상하로 일치되도록 한 것을 특징으로 하는 몰드플러시 제어 구조.
KR1020000083367A 2000-12-27 2000-12-27 몰드 플러시 제어 구조 KR100627563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083367A KR100627563B1 (ko) 2000-12-27 2000-12-27 몰드 플러시 제어 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083367A KR100627563B1 (ko) 2000-12-27 2000-12-27 몰드 플러시 제어 구조

Publications (2)

Publication Number Publication Date
KR20020053657A KR20020053657A (ko) 2002-07-05
KR100627563B1 true KR100627563B1 (ko) 2006-09-22

Family

ID=27687056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083367A KR100627563B1 (ko) 2000-12-27 2000-12-27 몰드 플러시 제어 구조

Country Status (1)

Country Link
KR (1) KR100627563B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024448B2 (en) 2012-07-17 2015-05-05 Samsung Electronics Co., Ltd. Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
US10559540B2 (en) 2017-11-30 2020-02-11 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930095B1 (ko) 2007-06-01 2009-12-07 삼성전자주식회사 에어 벤트를 포함한 인쇄회로기판 및 에어 벤트를 포함한인쇄회로기판을 사용한 패키지
KR101493701B1 (ko) 2008-09-18 2015-02-16 삼성전자주식회사 패키지 기판, 패키지 기판을 갖는 반도체 패키지, 및 반도체 패키지의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024448B2 (en) 2012-07-17 2015-05-05 Samsung Electronics Co., Ltd. Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
US10559540B2 (en) 2017-11-30 2020-02-11 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
KR20020053657A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US6746895B2 (en) Method for encapsulating a multi-chip substrate array
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US20020112881A1 (en) Substrate of semiconductor package
US7205642B2 (en) Semiconductor package and method for fabricating the same
US6780681B2 (en) Process of manufacturing a semiconductor device
KR100627563B1 (ko) 몰드 플러시 제어 구조
US7888602B2 (en) Printed circuit board having air vent for molding and package using the same
US7384805B2 (en) Transfer mold semiconductor packaging processes
KR100401149B1 (ko) 반도체 패키지 제조용 몰딩 금형
JPH05226505A (ja) プリント配線板
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
KR100401147B1 (ko) 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
KR100625951B1 (ko) 반도체 패키지의 이젝트 방법
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
KR100955642B1 (ko) 반도체 패키지 몰딩 방법
JP3299650B2 (ja) 樹脂封止型半導体装置用基板
KR100545097B1 (ko) 인쇄회로기판
KR100374135B1 (ko) 반도체 패키지 제조용 리드프레임 및 이것의 제조방법
KR20050059791A (ko) 적층패키지의 제조방법
US20010048999A1 (en) Reinforced flexible substrates and method therefor
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너
JPH05211187A (ja) Ｉｃパッケージ用のモールド金型
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드
KR19980022349A (ko) Bga 반도체패키지용 패키지 성형금형의 pcb 클램프
KR19990003309A (ko) 공기 방출구를 갖는 볼 그리드 어레이 패키지용 인쇄 회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 13