JPS61125025A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61125025A
JPS61125025A JP24601384A JP24601384A JPS61125025A JP S61125025 A JPS61125025 A JP S61125025A JP 24601384 A JP24601384 A JP 24601384A JP 24601384 A JP24601384 A JP 24601384A JP S61125025 A JPS61125025 A JP S61125025A
Authority
JP
Japan
Prior art keywords
semiconductor chip
vacuum
substrate
chamber
eutetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24601384A
Other languages
English (en)
Inventor
Takashi Ishida
尚 石田
Kunizo Sawara
佐原　邦造
Norio Kishikawa
岸川　範夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24601384A priority Critical patent/JPS61125025A/ja
Publication of JPS61125025A publication Critical patent/JPS61125025A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の製造方法に係り、特に。
大型半導体チップのペレット付は技術に適用して有効な
技術に関するものである。
〔背景技術〕
半導体チップを半導体基板又はパッケージ基板等の半導
体チップ塔載用基板の上にペレット付け（ダイボンディ
ング）を行う場合、前記半導体チップ塔載用基板の半導
体チップが乗る面に厚く金（Ａｕ）メッキ等の接着用金
属（メタライズ）を施し、４００　Ｃ’　Ｃ１前後に昇
温しで半導体チップをコレットで挟持して微動させなが
ら圧着すると、半導体チップの裏面と接着用金属が共晶
を作り、半導体チップを前記基板に接着するペレット付
は技術が知られている。
しかしながら、ペレット付けの濡れ性を向上させるため
に、前記のような半導体チップの微動が必要であり、こ
の時、コレットで半導体チップを挟持して圧着するので
、特に、大型半導体チップでは、半導体チップがかけた
り、クラックを生じたりすることがある。また、ダイボ
ンディング時の金・シリコン（Ａｕ−５ｉ）、金・錫（
Ａｕ・Ｓｎ）等の共晶反応で酸化膜により全面が均一に
反応しないためボイドが発生する。これは、温度サイク
ル等による熱歪によりペレットクラックを発生する原因
となることを、本発明者は見い出した。
なお、パッケージ基板のシリコンチップが乗る面に厚く
金（Ａｕ）メッキを施し、４００［’Ｃ］前後に昇温し
でシリコンチップを圧着すると、シリコンチップの裏面
と金が共晶を作り、シリコンチップが接着される技術は
、例えば、株式会社オーム社、昭和５７年１０月２５日
発行、編著者右高正俊、ｒＬｓＩプロセス工学Ｊ、Ｐ１
７９に記載されている。
〔発明の目的〕
本発明の目的は、半導体チップのペレット付けを良好に
行うことができる技術を提供することにある。
本発明の他の目的は、半導体装置の信頼性を向上するこ
とができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔発明の概要〕
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、半導体チップ塔載用基板の上に真空形成用穴
又は空洞を設けた接着剤層を配置し、それを真空雰囲気
中で加熱して半導体チップと半導体チップ塔載用基板と
の間に真空空洞を形成し、前記真空雰囲気中に不活性ガ
スを注入して真空状態を破って半導体チップ及び半導体
チップ塔載用基板に圧力を加えて両者を接着することに
より。
半導体チップのペレット付けを良好にして、装置の信頼
性を向上させたものである。
以下、本発明の構成について、実施例とともに説明する
。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
第１図乃至第６図は１本発明の一実施例の半導体装置製
造方法を説明するための図であり、第１図は、それに用
いる共晶金属の形状を示す斜視図、第２図乃至第４図は
、第１図の共晶金属を用いて半導体チップ塔載用基板に
半導体チップを接着する方法を説明するための断面図、
第５図は、半導体チップのダイボンディング装置の概略
構成を示すブロック図、第６図は、第５図に示すダイボ
ンデング装置のシーケンス制御フローである。
第１図乃至第４図シ；おいて、１はパッケージ基板又は
半導体基板（マザーチップ）等の半導体チップ塔載用基
板、２は半導体チップ、３は半導体チップ２と基板１と
をダイボンディングするための共晶金属であり、第１図
に示すように、真空空洞形成用穴４が複数個設けられて
いる。この共晶金属としては、金・シリコン（Ａｕ−３
ｉ）共晶又は金・、Ｉ（Ａｕ−３ｎ）共晶を用いる。５
は真空空洞である。
第５図において、６は真空を作るためのチャンバ、７は
チャンバ６の中を真空にするための真空ポンプ、８は窒
素（Ｎ２）ガス、アルゴン（Ａｒ）ガス等の不活性ガス
を注入するためのバルブである。９は前記チャンバ６の
中に配置されたヒータであり、１０はこのヒータ９の温
度を調節するための温度調節器である。１１はシーケン
スコントローラであり、真空ポンプ７、バルブ８及び温
度調節器１０を制御するためのものである。１２は第２
図に示すように、基板１の上にその共晶金属３を重ね、
その上に半導体チップ２を重ねて形成した複合体である
。
本実施例の半導体装置のダイボンディングは。
まず、第１図に示すように、金・シリコン（Ａ１１・Ｓ
ｉ）共晶又は金・錫（Ａｕ−５ｎ）共晶等の共晶金属３
に真空空洞形成用穴４を設けたものを準備する。次に、
第２図に示すように、基板ｌの上にその共晶金属３を重
ね、その上に半導体チップ２を重ねて複合体１２を形成
する。これを第５図に示すチャンバ６の中にセットし、
シーケンスコントローラ１１の第６図に示すシーケンス
制御フローに従ってダイボンディングが行われる。
すなわち、複合体重２をチャンバ６にセットしく１０１
）、チャンバ６を密閉する（１０２）。
次に、真空ポンプ７をオンしてチャンバ６内を真空にす
る（１０３）。その後、シーケンスコントローラ１１に
より、温度調節器１０を介してヒー、り９をオンし、チ
ャンバ６内の温度が所定温度になるまで加熱し、複合体
１２の共晶金属３に第３図に示す真空空洞５を形成する
（１０４）。チャンバ６内の温度が所定温度になると（
１０５）。
真空ポンプ７をオフする（１０６）、そして、バルブｉ
を開いて窒素ガス等の不活性ガスを注入して複合体１２
を加圧し、前記真空空洞５を縮退させ、第４図に示すよ
うなボイドのない良好なペレット付は状態が得られる（
１０７）。その後、それを冷却して（１０８）、チャン
バ６を開放しく１０９）、複合体１２を取り出す（１１
０）　。
里４体チップ２のダイボンディングにおいて、るが１本
実施例によれば、ダイボンディングを真空加熱、加圧と
いうシーケンス制御を行うことにより、ボイドをなくす
ることができるので、耐ペレットクラック性の高いダイ
ボンディングができる。特に、大型半導体チップモジュ
ールウェハにおいてその効果が大きい。
また、半導体チップ２をコレットで挟持しないでペレッ
ト付けを行うので、半導体チップ２に傷を付けたりする
ことがない。
また、半導体チップ２をコレットで挟持しないでペレッ
ト付けを行うので、半導体チップ２に傷を付けたりする
ことがない。
なお、本実施例では接着剤として共晶金属を用いたが、
本発明は、銀（Ａｇ）ペースト、シリコン接着剤等を使
用し、常温で真空空洞を形成して加圧を行い、加熱して
硬化させることにより、前記実施例と同様の効果が得ら
れるようにすることもできる。
Ｃ効果〕 以上説明したように１本願で開示した新規な技術によれ
ば５次に述べるような効果を得ることができる。
（１）半導体チップ塔載用基板の上に真空形成用穴又は
空洞を設けた接着剤層を配置し、それを真空雰囲気中で
加熱して半導体チップと半導体チップ塔載用基板との間
に真空空洞を形成し、前記真空雰囲気中に不活性ガスを
注入して真空状態を破つり、半導体チップ及び半導体チ
ップ塔載用基板にガス圧力を加えて両者を接着すること
により、ボイドをなくすることができるので、半導体チ
ップの耐ペレットクラック性の高いペレット付けができ
る。
（２）前記（１）ににより、半導体装置の信頼性を向上
させることができる。
（３）前記（１）により、半導体チップをコレットで挟
持しないでペレット付けを行うことができるので、半導
体チップに傷を付けたり、クラックを発生させたりする
ことがない。
以上、本発明を実ＩＩｉ例にもとずき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことはいうまでもない。
例えば、本発明は、モジュール、フルウェハ・システム
等のペレット付けにも応用できる。
【図面の簡単な説明】
第１図乃至第６図は、本発明の一実施例の半導体装置製
造方法を説明するための図であり、第１図は、それに用
いる共晶金属の形状を示す斜視図。 第２図乃至第４図は、第１図の共晶金属を用いて半導体
チップ塔載用基板に半導体チップを接着する方法を説明
するための断面図、 第５図は、半導体チップのダイボンディング装置の概略
構成を示すブロック図、 第６図は、第５図に示す爬造装置のシーケンス制御フロ
ーである。 図中、１・・・半導体チップ塔載用基板、２・・・半導
体チップ、３・・・共晶金属、４・・・真空空洞形成用
穴、５・・・真空空洞、６・・・チャンバ、７・・・真
空ポンプ、８・・・バルブ、９・・・ヒータ、１０・・
・温度調節器。 １１・・・シーケンスコントローラ、１２・・・複合体
である。 第　　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図 第　　５　　図 ／θ　　デ 第　　６　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ塔載用基板の上に、真空形成用穴又は
    空洞を設けた接着剤層を配置し、それを真空雰囲気中で
    加熱して半導体チップと半導体チップ塔載用基板との間
    に真空空洞を形成し、前記真空雰囲気中に不活性ガスを
    注入して真空状態を破って半導体チップ及び半導体チッ
    プ塔載用基板に圧力を加えて両者を接着することを特徴
    とする半導体装置の製造方法。 ２、パッケージ基板の上に接着用金属層を設け、該接着
    用金属層の上に真空形成用穴又は空洞を設けた共晶金属
    を配置し、それを真空雰囲気中で加熱して半導体チップ
    と半導体チップ塔載用基板との間に真空空洞を形成し、
    前記真空雰囲気中に不活性ガスを注入して真空状態を破
    って半導体チップ及び半導体チップ塔載用基板に圧力を
    加えて両者を接着することを特徴とする特許請求の範囲
    第１項記載の半導体装置の製造方法。 ３、前記接着用金属に金を用い、共晶金属として金・錫
    共晶を用いたことを特徴とする特許請求の範囲第１項又
    は第２項記載の半導体装置製造方法。 ４、前記共晶金属として金・シリコン共晶を用いたこと
    を特徴とする特許請求の範囲第３項記載の半導体装置製
    造方法。 ５、前記接着層として、銀ペースト、シリコンゴム等を
    用いたことを特徴とする特許請求の範囲第１項記載の半
    導体装置製造方法。
JP24601384A 1984-11-22 1984-11-22 半導体装置の製造方法 Pending JPS61125025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24601384A JPS61125025A (ja) 1984-11-22 1984-11-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24601384A JPS61125025A (ja) 1984-11-22 1984-11-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61125025A true JPS61125025A (ja) 1986-06-12

Family

ID=17142158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24601384A Pending JPS61125025A (ja) 1984-11-22 1984-11-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61125025A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373630A (ja) * 1986-09-17 1988-04-04 Seiko Epson Corp 半導体装置の製造方法
EP0264122A2 (en) * 1986-10-17 1988-04-20 Hitachi, Ltd. Method of producing a composite structure for a semiconductor device
US4927069A (en) * 1988-07-15 1990-05-22 Sanken Electric Co., Ltd. Soldering method capable of providing a joint of reduced thermal resistance
WO1996025837A1 (en) * 1995-02-17 1996-08-22 Rogren Philip E Device and method for forming and attaching an array of conductive balls
US6818543B2 (en) 2001-08-01 2004-11-16 Lilogix, Inc. Process and apparatus for mounting semiconductor components to substrates and parts therefor
JP2007201286A (ja) * 2006-01-27 2007-08-09 Kyocera Corp 表面実装モジュールの製造方法および表面実装モジュール
CN104465578A (zh) * 2013-09-13 2015-03-25 株式会社东芝 半导体装置及半导体模块

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373630A (ja) * 1986-09-17 1988-04-04 Seiko Epson Corp 半導体装置の製造方法
EP0264122A2 (en) * 1986-10-17 1988-04-20 Hitachi, Ltd. Method of producing a composite structure for a semiconductor device
US4819857A (en) * 1986-10-17 1989-04-11 Hitachi, Ltd. Method for fabricating composite structure
EP0264122B1 (en) * 1986-10-17 1992-03-18 Hitachi, Ltd. Method of producing a composite structure for a semiconductor device
US4927069A (en) * 1988-07-15 1990-05-22 Sanken Electric Co., Ltd. Soldering method capable of providing a joint of reduced thermal resistance
WO1996025837A1 (en) * 1995-02-17 1996-08-22 Rogren Philip E Device and method for forming and attaching an array of conductive balls
US5620129A (en) * 1995-02-17 1997-04-15 Rogren; Philip E. Device and method for forming and attaching an array of conductive balls
US6818543B2 (en) 2001-08-01 2004-11-16 Lilogix, Inc. Process and apparatus for mounting semiconductor components to substrates and parts therefor
JP2007201286A (ja) * 2006-01-27 2007-08-09 Kyocera Corp 表面実装モジュールの製造方法および表面実装モジュール
CN104465578A (zh) * 2013-09-13 2015-03-25 株式会社东芝 半导体装置及半导体模块

Similar Documents

Publication Publication Date Title
US5090609A (en) Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5188280A (en) Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US9412717B2 (en) Apparatus and methods for molded underfills in flip chip packaging
US6651321B2 (en) Microelectronic joining processes
JP3336095B2 (ja) 半導体モジュールの製造方法
US6365436B1 (en) Connecting multiple microelectronic elements with lead deformation
JPH0997806A (ja) 半導体装置、その製造方法、及びダイシング用接着部材
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JPS61125025A (ja) 半導体装置の製造方法
EP0338199A2 (en) Method and apparatus for encapsulation of an electronic device
US5046656A (en) Vacuum die attach for integrated circuits
JP2004282042A (ja) 半導体デバイスのアセンブリ法
US4659006A (en) Method of bonding a die to a substrate
US3762029A (en) Manufacture of supports for semiconductor devices
JP3955408B2 (ja) 半導体装置の製造方法
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JPH06163612A (ja) 半導体装置の製造方法及び製造装置
JPH0689914A (ja) 半導体装置の封止方法
JP3918303B2 (ja) 半導体パッケージ
KR940008337B1 (ko) 반도체 패키지의 제조방법
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH04142042A (ja) 半導体装置の製造方法
JPS6016432A (ja) 半導体装置
JP3293326B2 (ja) 電子デバイスのキャップ封止装置とその封止方法