JP4794354B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4794354B2
JP4794354B2 JP2006142991A JP2006142991A JP4794354B2 JP 4794354 B2 JP4794354 B2 JP 4794354B2 JP 2006142991 A JP2006142991 A JP 2006142991A JP 2006142991 A JP2006142991 A JP 2006142991A JP 4794354 B2 JP4794354 B2 JP 4794354B2
Authority
JP
Japan
Prior art keywords
mold
resin
sealing
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006142991A
Other languages
English (en)
Other versions
JP2007317727A (ja
Inventor
真治 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2006142991A priority Critical patent/JP4794354B2/ja
Priority to KR1020070034329A priority patent/KR101375135B1/ko
Priority to US11/785,154 priority patent/US7621732B2/en
Priority to CN2007100979021A priority patent/CN101079383B/zh
Publication of JP2007317727A publication Critical patent/JP2007317727A/ja
Priority to US12/588,435 priority patent/US7883655B2/en
Application granted granted Critical
Publication of JP4794354B2 publication Critical patent/JP4794354B2/ja
Priority to KR1020130142478A priority patent/KR101384908B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/10—Moulds or cores; Details thereof or accessories therefor with incorporated venting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/22—Component parts, details or accessories; Auxiliary operations
    • B29C39/42—Casting under special conditions, e.g. vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

この発明は半導体装置、特にＷ−ＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造を有する半導体装置の製造方法に関する。
半導体ウェハから切り出された半導体チップと同等のサイズのパッケージは、一般に、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれている。また、半導体ウェハに形成されている半導体チップに対して、半導体ウェハ状態のままパッケージングを行うＣＳＰはＷ−ＣＳＰと呼ばれている。
Ｗ−ＣＳＰの製造方法における封止工程については、金型を使用する樹脂封止工程が知られている。
半導体素子が形成された基板を第１の金型と第２の金型とからなる分割金型を用いて、基板面に均一な成型圧を供給しつつ、樹脂封止を行うことを可能とする半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
この特許文献に開示されている封止工程は、具体的には、以下の工程を含んでいる。
すなわち、第１の金型に基板を配置する基板配置工程と、基板上に封止用の樹脂を供給する樹脂供給工程と、第１の金型の加圧面と第２の金型の加圧面とを近づけて樹脂に成型圧を加える際に、樹脂を順次外方に流動するように加圧して、基板を樹脂により封止する樹脂層形成工程とを含んでいる。
特開２００１−１８５５６８号公報
金型を用いるＷ−ＣＳＰの上述したような封止工程において、例えば下型上に載置されている半導体ウェハ上に、直接的に樹脂を載せる工程を含む場合には、かかる樹脂がウェハ上に形成されている柱状電極を変形させてしまうおそれがある。
また、金型内に空気だまりが発生し易く、これに起因してボイドが発生するおそれがある。このボイドの発生の結果として、製造される半導体装置の歩留まりが低下してしまう場合がある。
そこで、この発明の目的は、柱状電極の変形を防止するとともに、簡易な工程で、封止部によるボイドの発生を効果的に防止することができる半導体装置の製造方法、特にＷ−ＣＳＰの製造方法を提供することにある。
この発明の半導体装置の製造方法は、主として以下の工程を含んでいる。
すなわち、（１）基板搭載面を有していて、かつ上側に位置する第１の金型と、第１の金型と対向する第２の金型とを具える封止装置であって、第２の金型の基板搭載面との対向面には、基板搭載面の第１中心点と対向する第２中心点に頂点又は頂面が位置する、第１の金型側に向かう凸状の突出部が設けられているとともに、突出部の頂点を含む領域又は頂面には樹脂配置領域が設けられている封止装置を準備する。
（２）チップ形成領域と該チップ形成領域を囲む周辺領域とを有していて、チップ形成領域に設けられている再配線層及びこの再配線層に接続される柱状電極が設けられている第１の主表面と、第１の主表面と対向する第２の主表面とを有している半導体基板を準備する。
（３）第１の主表面を、樹脂配置領域に対向させて、半導体基板を第１の金型に保持させる。
（４）離型フィルムを、第２の金型の樹脂配置領域上に位置させて第２の金型上に載置する。
（５）第１の金型及び第２の金型を加熱する。
（６）離型フィルム上に封止樹脂材料を載置する。
（７）第１の金型及び第２の金型を、互いに接触させて型締めして、第１及び第２の金型により画成される気密のキャビティを形成する。
（８）キャビティ内を減圧しつつ、封止樹脂材料が溶融した溶融樹脂を第１の主表面に接触させて封止部を形成する。
この発明の半導体装置の製造方法によれば、キャビティを真空引きする際に、半導体基板が上側の金型に保持されていて封止樹脂材料とは離間しているため、柱状電極に樹脂が接触しないので、封止工程における柱状電極の変形を効果的に防止することができる。
また、この発明の半導体装置の製造方法によれば、柱状電極と対向して、封止樹脂材料が載置される側の金型に凸状に突出する突出部を設けて、中心点が最も高くなるように段差（傾斜）を設けた封止装置を用いる。よって、封止工程時に、溶融した溶融樹脂を、半導体基板の中心側から端縁側に向かって放射状に、より効率的に拡散させることができる。従って、溶融樹脂を、ボイドの発生を防止しつつ半導体基板全面に、より均一に拡散させることができる。
また、封止樹脂材料を、第１円柱状樹脂部、この第１円柱状樹脂部上に位置する第２円柱状樹脂部を含む形状に成形して封止工程を行えば、溶融した溶融樹脂を、半導体基板の中心側から端縁側に放射状に、ボイドの発生を防止しつつより均一に拡散させることができる。従って、信頼性の高い半導体装置を、歩留まりよく製造することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは単なる好適例の１つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において、同様の構成成分については同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
［半導体装置の構成例］
まず、この発明の製造方法を適用して好適な半導体装置１０の構成例について、図１を参照して説明する。
図１（Ａ）は、半導体装置（半導体チップとも称する。）１０を上方から見た、構成要素の配置関係を説明するための透過的な平面図である。形成されている配線構造の理解を容易にするために、その上面側の封止部の図示を省略して示してある。図１（Ｂ）は、封止部を含む半導体装置の図１（Ａ）のＩ−Ｉ’で示した一点鎖線で切断した切り口を示す模式的な図である。
半導体装置１０は、いわゆるＷ−ＣＳＰ形態を有している。半導体基板１２には、ウェハプロセスにより、回路素子、すなわち所要の回路素子の構成領域が形成されている。なお、図１（Ａ）及び（Ｂ）において、回路素子の構成領域が形成されている基板領域を符号１４で示してあり、また、以下の説明において、この基板領域を単に素子領域１４と称する。素子領域１４は、一般に、ＬＳＩなどの集積回路を有する複数の能動素子が作り込まれている。以下の説明では、半導体基板１２にこのような素子領域１４が形成されている構造体を半導体本体１３と称する。この半導体本体１３において、素子領域１４の表面１４ａを、半導体本体１３の表面とする。また、通常は、この素子領域１４の平面形状は矩形（正方形或いは長方形、以下同様）である。
素子領域１４には、一般に、複数の能動素子が協働して所定の機能を発揮できるように多層の配線構造（図示せず。）が形成されている。
素子領域１４上には前述の回路素子及び配線構造に接続される複数の電極パッド（以下、回路素子接続用パッドとも称する。）１８が設けられていて半導体本体１３と電極パッド１８と配線構造３０とで半導体基板（以下、半導体ウェハとも称する。）１１を構成している。
図１に示す構成によれば、複数の回路素子接続用パッド１８は、隣接する回路素子接続用パッド１８同士のピッチが同一となるように、素子領域１４の矩形状の表面領域中の外周側領域に沿って一列に設けられている。
回路素子接続用パッド１８に囲まれる、半導体ウェハ１１の素子領域１４に対応する矩形の平面領域中の中心側領域には複数の外部端子３２が配置されている。ここでいう中心側領域とは、平面的に見た場合に、回路素子接続用パッド１８の配列の内側に相当する領域である。
複数の外部端子３２は、隣接する外部端子３２同士のピッチが同一となるように設けられている。
複数の外部端子３２は、複数の回路素子接続用パッド１８と、いわゆるファンイン方式の複数の配線構造３０によって、電気的に接続されている。
図１（Ｂ）に示すように、半導体本体１３上には、パッシベーション膜２０が、回路素子接続用パッド１８の一部分を露出させて設けられている。このパッシベーション膜２０上には、絶縁膜２２が形成されている。
絶縁膜２２は、回路素子接続用パッド１８の一部分を露出させて設けられている。この絶縁膜２２から露出している回路素子接続用パッド１８には配線が接続されている。
配線構造３０は、外部端子３２と電気的に接続される柱状電極（ポスト電極とも称される。）２８及び柱状電極２８と回路素子接続用パッド１８を電気的に接続する再配線層２４とを含んでいる。なお、この再配線層２４の一部分を柱状電極用パッド２６としてあり、柱状電極２８をこの柱状電極用パッド２６と電気的に接続してある。
配線構造３０、すなわち再配線層２４が形成されている絶縁膜２２上には、柱状電極２８を埋め込み、柱状電極２８の頂面を露出させて、封止部３４が設けられている。
柱状電極２８の、封止部３４から露出した頂面には、例えば半田ボールである上述した外部端子３２が設けられている。
［半導体装置の製造方法］
次に、図１（Ａ）及び（Ｂ）を参照して説明した半導体装置１０の製造方法について、図２（Ａ）及び（Ｂ）並びに図３（Ａ）、（Ｂ）及び（Ｃ）を参照して概略的に説明する。
この発明の半導体装置１０は、半導体基板１２にマトリクス状に、複数個が配列されて形成される。
まず、図２（Ａ）及び（Ｂ）を用いて、この発明の半導体装置１０の製造工程を半導体ウェハ１１から切り出して個片化するための個片化工程と関連付けて説明する。
図２（Ａ）は、いわゆるウェハプロセスが終了し、かつ個片化が行われていない状態の半導体ウェハ１１を上方から見た概略的な平面図である。図２（Ｂ）は、個片化されたときに半導体装置１０となるべき構造体が、半導体ウェハ１１中に占める領域関係を説明するために、図２（Ａ）の一部領域を拡大して示した概略的な平面部分拡大図である。
図２（Ａ）及び（Ｂ）に示したように、半導体ウェハ１１には、複数のスクライブラインＬ１が格子状に形成されている。これらスクライブラインＬ１によって区画される矩形状の領域のそれぞれに、半導体装置１０が形成されている。
半導体ウェハ１１の平面的な全体形状は、通常はほぼ円形であり、その外周に沿って、半導体装置１０が形成されていない部分領域である周辺領域１１ｄが存在している。この周辺領域１１ｄに囲まれる半導体ウェハ１１の部分領域が、半導体装置１０が形成されるチップ形成領域１１ｃである。
次に、この図２（Ａ）において、ドットパターンを付与して示した半導体装置１０の周辺を拡大して図２（Ｂ）に示す。図２（Ｂ）において、スクライブラインを符号Ｌ１を付与して示してある。スクライブラインＬ１によって区画される領域のそれぞれが、個片化された後に半導体装置１０となる。
すなわち、半導体装置１０は、第１スクライブラインＬ１に沿って、半導体ウェハ１１から切り出されて個片化されることで得られる。
次に半導体装置１０の製造方法につき図３を参照して概略的に説明する。
図３（Ａ）、（Ｂ）及び（Ｃ）は、製造工程図であって、１つの半導体装置の構造体を代表として示してある。なお、各図は、製造工程段階で得られた構造体を図１（Ｂ）で示した構成と同様の切り口で概略的に示してある。
図３（Ａ）に示すように、例えばシリコン（Ｓｉ）ウェハである半導体基板１２を準備する。半導体基板１２には、通常のウェハプロセスにより、複数の能動素子等を含む回路素子が作り込まれている素子領域１４を有している。
素子領域１４の表面１４ａ上に、例えばＡｌ（アルミニウム）を含む合金、Ａｕ（金）を含む合金、及びＣｕ（銅）を含む合金のうちから選択された一種の合金を材料として構成される回路素子接続用パッド１８を形成する。
次いで、半導体基板１２の上側に、例えばシリコン窒化膜（ＳｉＮ）を用いて構成されるパッシベーション膜２０を、膜厚０．５〜１．０μｍ程度で形成する。
このパッシベーション膜２０には、回路素子接続用パッド１８の一部分を露出させる開口部２１、すなわち窓を形成する。
次に、従来既知のスピンコート法（スピン塗布法）により、パッシベーション膜２０上に、例えば絶縁材料であるポリイミドを、厚み１０μｍ程度でコーティングして、絶縁膜２２を形成する。絶縁膜２２には、回路素子接続用パッド１８の一部分を露出させる開口部２３を形成する。この絶縁膜２２の露出した表面は、素子領域１４の表面１４ａと平行な面である。
次に、回路素子接続用パッド１８に接続され、開口部２３から絶縁膜２２上へ導出される配線構造３０を形成し、図３（Ｂ）に示す構造体、すなわち、半導体ウェハ１１を得る。なお、既に説明したとおり、この配線構造３０の一部分は柱状電極用パッド２６として供する。
この配線構造の形成にあたり、開口部２３から導出される再配線層２４を絶縁膜上に形成する。引き続き、形成された再配線層２４上に、柱状電極２８を形成する。
この柱状電極２８の形成は、公知のホトリソグラフィ技術によりパターン化されたレジストマスクをマスクとして用いて、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、いわゆるリフトオフ法によりレジストマスクを除去する工程として形成することができる。
また、この柱状電極２８は、絶縁膜２２の表面に対して垂直方向に形成され、かつその横断面形状が円となる円柱状とするのが好適である。
このようにして、半導体本体１３、パッシベーション膜２０、回路素子接続用パッド１８、絶縁膜２２及び配線構造３０を有する半導体ウェハ１１が形成される。
その後、図３（Ｃ）に示すように、柱状電極２８を封止することができる量の例えば、エポキシ系のモールド樹脂を用いて、半導体ウェハ１１上に封止部３４を形成する（詳細については後述する。）。
次いで、グラインド（研削）工程を行って柱状電極２８の頂面を、封止部３４から露出させる。
最後に、以上の工程によりパッケージングが終了した状態の半導体ウェハ１１を、図２（Ｂ）に示して既に説明したスクライブラインＬ１に沿って研削、切断することで半導体チップに個片化する。
このようにして、図１を用いて説明した構造を有する半導体装置１０を１枚のウェハから複数個製造することができる。
以下、この発明の半導体装置の製造方法における封止工程及びかかる封止工程に使用される封止装置の構成につき説明する。
金型の構成例（１）
まず、図４及び図５を使用して、この発明の半導体装置の製造方法に適用して好適な封止装置（金型）の構成例につき説明する。
図４（Ａ）は、第１の金型を水平状態（使用状態）に設置してその下面側（クランプ側と称する。）を見た概略的な平面図であり、図４（Ｂ）は、同様に第２の金型を水平状態に設置してその上面側から見た概略的な平面図である。
図５は、第１及び第２の金型を上下方向に対向させて配置した封止装置設置状態として示す概略的な図である。図５において、第１及び第２の金型１００及び２００は、図４（Ａ）及び（Ｂ）に示したＩ−Ｉ’及びＩＩ−ＩＩ’一点鎖線で切断した切り口でそれぞれ示してある。
図５に示すように、この発明の半導体装置の製造方法に使用して好適な封止装置３００は、第１の金型１００と第２の金型２００とを具えている。第１の金型１００は、第２の金型２００の上側に、第２の金型２００と対向するように設けられている。
これら第１の金型１００及び第２の金型２００のいずれか一方又は双方には、これらを互いに対向させた状態で、これらの相対距離を調節するための金型昇降機構が設けられている（図示しない。）この金型昇降機構により、第１及び第２の金型は型締めされ、第１の金型１００及び第２の金型２００により、気密にされた空隙（以下、単にキャビティと称する。）が形成される（詳細は後述する。）。このとき、上述した金型昇降機構により、このキャビティを維持した状態で、型締めされた第１及び第２の金型を昇降させることができる。このキャビティには、キャビティ内の雰囲気を真空引きするためのキャビティ吸排気手段が吸気又は排気自在に接続されている。
第１の金型１００は、平板状の第１基部１２０を有している。この第１基部１２０の下面側には基板接触領域（以下、基板搭載面とも称する。）１２０ａが設定されている。基板搭載面１２０ａは、半導体ウェハ形状及びサイズに応じた、例えば略円形の形状を有している。この基板搭載面１２０ａの中心点を、以下、第１中心点Ｃ１と称する。
第１基部１２０には、半導体ウェハを通すことができる間隔を維持しつつ、第１基部１２０の外周に沿って囲むように、支持アーム１１２が取り付けられている。この例では、第１基部１２０を貫通させて６つの支持アーム１１２を取り付けてある。この支持アーム１１２は、油圧シリンダ等の伸縮自在な機能部材により構成される。
支持アーム１１２の下端側には、クランプ１１０が設けられている。支持アーム１１２の下端部は、クランプ１１０を貫いてこれに固着されている。
図４（Ａ）に示すように、クランプ１１０には、支持すべき半導体ウェハの形状に合わせた開口部１１４が形成されている。クランプ１１０の開口部１１４の周端に沿って開口部１１４をリング状に囲む、所定幅の開口周辺領域は、基板支持領域１１０ａとして設定される。
この基板支持領域１１０ａは、図２を用いて説明した半導体ウェハ１１の周辺領域１１ｄに対応する領域であるので、半導体ウェハ及びこの半導体ウェハに設定される周辺領域に合わせて、開口部１１４の大きさを設定することにより、任意好適な範囲の開口周辺領域を、基板支持領域１１０ａとして設定すればよい。
第２の金型２００は、第２基部２１０を含んでいる。この第２基部２１０の中央部には、ステージ２２０が設けられている。ステージ２２０は、第１の金型１００が具えるクランプ１１０の開口部１１４と対向配置されている。すなわち、ステージ２２０の第１の金型１００と対向する側の表面２２０ａは、基板搭載面１２０ａと対向する側の対向面である。ステージ２２０は、第２基部２１０とは独立して昇降可能とされている。
この発明の封止装置が具える金型は、特に第２の金型２００の形状に特徴を有している。第２の金型２００は、既に説明した第１の金型１００の基板搭載面１２０ａの第１中心点Ｃ１と対向する第２中心点Ｃ２を有している。
第２の金型２００は、ステージ２２０の対向面２２０ａ上に、第１の金型１００側に向かって凸状の突出部２３０を有している。この突出部２３０は、第２中心点Ｃ２に頂点又は頂面を一致させてある。突出部２３０は、この例では複数段の円柱部が段状に積層されて構成されている。
突出部２３０は、この例では３段の径の異なる円柱部、すなわち最大径を有する第１円柱部２３２、この第１円柱部２３２よりも小さな径を有する第２円柱部２３４、この第２円柱部２３４よりもさらに小さな径を有する第３円柱部２３６を含んでいる。第１円柱部２３２、第２円柱部２３４及び第３円柱部２３６は、第２中心点Ｃ２を同心として、これらの径、すなわちその表面積が上段に向かうほど小さくなるように階段（ピラミッド）状に積み重なった形状の突出部２３０として構成される。
突出部２３０の頂点を含む領域又は頂面、すなわちこの例では最上段に位置する第３円柱部２３６の表面２３６ａは、封止工程において封止樹脂材料が配置される樹脂配置領域２３０ａになる（詳細は後述する。）。
ステージ２２０の表面２２０ａから突出部２３０の最高点（頂点又は頂面）である樹脂配置領域２３０ａ（第２中心点Ｃ２）までの高さＨ１は、任意好適なものとできるが好ましくは２００μｍ程度とするのがよい。
突出部２３０を構成する複数の円柱部の段数（個数）は、多ければ多いほどよい。この例では、突出部２３０を、径の異なる３段の円柱部により構成する例を説明したが、径の異なる２段以上の円柱部により構成してもよい。突出部２３０は、好ましくは２段から４段の径の異なる円柱部により、階段ピラミッド状に構成するのがよい。
各円柱部の高さＨ２、Ｈ３及びＨ４それぞれは、好ましくは例えば５０μｍ〜１００μｍの範囲内とするのがよい。高さＨ２、Ｈ３及びＨ４は、互いに異なる高さとすることができ、また互いに同一の高さとすることもできる。
また、第２基部２１０には複数の吸排気孔２１２が設けられている。これら吸排気孔２１２は、ステージ２２０を囲むように配置されている。この吸排気孔２１２には、第２基部２１０及びステージ２２０上に載置される離型フィルム（製造工程の説明において詳述する。）を吸着するための吸排気機構２４０が接続されて設けられている。この吸排気機構２４０は、例えば、真空ポンプと、この真空ポンプと吸排気孔２１２とを接続する配管により構成される。例えば、第２の金型２００、すなわち第２基部２１０及びステージ２２０のいずれか一方又は双方を、マイクロスケールの孔を多数有するポーラス材により構成するのも好適である。この場合には、第２基部２１０及びステージ２２０のいずれか一方又は双方に吸排気機構２４０を接続する構成とすればよい。
ステージ２２０の形状は、好ましくは開口部１１４の形状と同一形状とするのがよい。ステージ２２０の平面サイズは、開口部１１４の大きさよりも若干小さくするのがよい。
ステージ２２０は、ステージ昇降機構２２２を具えている。このステージ昇降機構２２２は、ステージ２２０を昇降自在に昇降させる。ステージ昇降機構２２２は、例えば油圧シリンダ、サーボモータ等により構成するのがよい。
金型の構成例（２）
この発明の金型の他の構成例につき、図面を参照してさらに説明する。なお、上下方向の上側に位置する第１の金型については、既に説明した構成と何ら変わるところがないため、第２の金型についてのみ説明する。また、構成例（１）と同様の構成については、同一の符号を付してその詳細な説明を省略する場合もある。
図６（Ａ）は、第２の金型を水平状態に設置してその上面側から見た概略的な平面図であり、図６（Ｂ）は、図６（Ａ）のＩ−Ｉ’で示した一点鎖線で切断した切り口を示す模式的な図である。
第２の金型２００は、ステージ２２０の第１の金型１００との対向面上に第１の金型１００に向かう凸状の突出部２３０を有している。突出部２３０は、この例では複数段の角柱部により構成されている。この例では角柱部の平面形状を矩形（正方形）としてある。
突出部２３０は、この例では３段の角柱部を含んでいる。これら角柱部それぞれは、相似の表面形状を有していて、かつ第１の金型１００との対向面である頂面の表面積の大きさを異なるものとしてある。この例では、最大の表面積を有する第１角柱部２３１、この第１角柱部２３１よりも小さな表面積を有する第２角柱部２３３、この第２角柱部２３３よりもさらに小さな表面積を有する第３角柱部２３５を含んでいる。第１角柱部２３１、第２角柱部２３３及び第３角柱部２３５は、第２中心点Ｃ２を同心として、これらの表面積が上段に向かうほど小さくなるように階段（ピラミッド）状に積み重なった形状の突出部２３０として構成される。
この例では最上段に位置する第３角柱部２３５の表面２３５ａは、封止工程において封止樹脂材料が配置される樹脂配置領域２３０ａになる（詳細は後述する。）。
ステージ２２０の表面２２０ａから突出部２３０の最高点（頂点又は頂面）である樹脂配置領域２３０ａまでの高さＨ１は、任意好適なものとできるが好ましくは２００μｍ程度とするのがよい。
突出部２３０を構成する複数の角柱部の段数（個数）は、多ければ多いほどよい。この例では、突出部２３０を、異なる面積の３段の角柱部により構成する例を説明したが、２段以上である任意好適な段数の角柱部により構成してもよい。突出部２３０は、好ましくは２段から４段の表面積の異なる角柱部により、階段ピラミッド状に構成するのがよい。
このとき、各角柱部の高さＨ２、Ｈ３及びＨ４は、好ましくは例えば５０μｍ〜１００μｍの範囲内とするのがよい。高さＨ２、Ｈ３及びＨ４は、互いに異なる高さとすることができ、また互いに同一の高さとすることもできる。
金型の構成例（３）
この発明の金型のさらに他の構成例につき、図を参照して説明する。なお、上下方向の上側に位置する第１の金型については、既に説明した構成と何ら変わるところがないため、第２の金型についてのみ説明する。また、既に説明した構成例（１）及び（２）と同様の構成については、同一の符号を付してその詳細な説明を省略する場合もある。
図７（Ａ）は、第２の金型を水平状態に設置してその上面側を見た概略的な平面図であり、図７（Ｂ）は、図７（Ａ）のＩ−Ｉ’で示した一点鎖線で切断した切り口を示す模式的な図である。
第２の金型２００は、上に凸の突出部２３０を有している。この突出部２３０は、第２中心点Ｃ２を頂点（最高点）として、第２の金型２００の端縁の全方向に向かって高さが低くなっていく傾斜を有している。突出部２３０は、この例では、伏せた椀状、すなわち略球面状の曲面により構成されている。
突出部２３０の第２中心点Ｃ２及びこの第２中心点Ｃ２を中心とする近傍の、適用される封止樹脂材料を載置できる程度の広さの部分領域は、封止工程において封止樹脂材料が配置される樹脂配置領域２３０ａになる（詳細は後述する。）。この例では樹脂配置領域２３０ａの平面形状を、任意好適な形状にすることができる。
ステージ２２０の表面２２０ａから突出部２３０の最高点（頂点）である第２中心点Ｃ２までの高さＨ１は、任意好適なものとできるが好ましくは２００μｍ程度とするのがよい。
上述した構成を有する金型（第２の金型）の突出部２３０は、ステージ２２０自体を、機械的に研削することにより、又は放電加工することにより成形加工して得ることができる。
また突出部２３０は、ステージ２２０とは別体の構成として、上述の例（１）及び（２
）の場合には、円形又は矩形状の平面形状を有している、平板状のプレート（既に説明した円柱部及び角柱部に相当する。）を、ステージ２２０上に複数積層して構成することができる。
この発明の封止装置の構成によれば、ステージ２２０上に突出部２３０を具えるので、封止工程において、突出部２３０の第２中心点（頂点）Ｃ２近傍は、封止樹脂材料５０（溶融樹脂５０’）をより大きな圧力で押圧する。よって、封止樹脂材料５０を、突出部２３０の傾斜に沿って第２中心点Ｃ２から第２基部２１０方向に、効率的に誘導することができる。従って、空気だまりに起因するボイドの発生を効果的に防止することができる。
〈封止工程の説明〉
図８及び図９を参照して、既に説明した金型を用いる封止工程につき説明する。なお、ここでは既に説明した金型の構成例（１）の構成を有する金型を用いた封止工程につき説明する。
図８（Ａ）及び（Ｂ）は、封止工程を説明するための工程図である。同図において、既に説明した図１（Ｂ）と同様の断面の切り口を模式的に示してある。
図９（Ａ）及び（Ｂ）は、図８に続く工程図である。
なお、以下の説明において、半導体ウェハ１１とは、図３（Ｂ）を参照して既に説明したように、いわゆるウェハプロセスによって柱状電極２８の形成工程までが終了した構造体を指すものとする。
また、説明を簡略化するために、実際には形成されている素子領域１４、回路素子接続用パッド１８、パッシベーション膜２０、絶縁膜２２、再配線層２４及び柱状電極用パッド２６については、図示及びその説明を省略し、これらの構造が半導体ウェハ１１に含まれるものとして説明する。また、封止装置３００は、第１の金型１００を上下方向の上側に配置し、かつ第２の金型２００を下側に配置した状態で設置する。
また、以下の説明において、図３（Ｂ）に示した構造の絶縁膜２２の表面側を、半導体ウェハ１１の第１の主表面１１ａとし、この第１の主表面１１ａと対向する面を第２の主表面１１ｂと定義し、図２（Ａ）に示したように、半導体ウェハ１１には、実際には、個片化により半導体装置１０となる複数の構造体がマトリクス状に配列されて形成されるが、図中、個片化により半導体装置１０となる２つの構造体のみを示して説明するものとする。
まず、図８（Ａ）に示したように、クランプ１１０の基板支持領域１１０ａに半導体ウェハ１１を半導体ウェハ１１の第２の主表面１１ｂを第１基部１２０側に向けて載置する。この半導体ウェハ１１の載置は、図２に示した半導体ウェハ１１の周辺領域１１ｄを基板支持領域１１０ａに接触させて行う。このとき、クランプ１１０の開口部１１４内に、図中上側から下側に向かって、柱状電極２８を突出させる。すなわち、半導体ウェハ１１の、柱状電極２８が設けられている側の第１の主表面１１ａを開口部１１４から露出させる。
次いで、クランプ１１０が接続されている支持アーム１１２を短縮することで、第１の金型１００の基板接触領域１２０ａに半導体ウェハ１１の第２の主表面１１ｂを接触させてこの接触状態を保持する。この基板接触領域１２０ａには、例えば、貫通孔及びこれに接続される配管及び真空ポンプを含む吸着機構を設けておいて、この吸着手段とクランプ１１０により、半導体ウェハ１１を吸着保持してもよい。
次に、離型フィルム４０を、第２の金型２００上、すなわち第２基部２１０及びステージ２２０上に配置する。
この離型フィルム４０には、後の工程で樹脂が載置される領域である樹脂配置領域４０ａが設定される。この樹脂配置領域４０ａは、第２の金型２００の樹脂配置領域２３０ａ上に位置するよう設定される。
そして、吸排気孔２１２と、これに接続されている吸排気機構２４０により真空引きすることで、離型フィルム４０を第２の金型２００に吸着保持する。
次に、第１の金型１００と第２の金型２００とを、第１の金型１００の開口部１１４の輪郭内に第２の金型２００のステージ２２０の輪郭が収まるように、位置合わせする。
次いで、第１及び第２の金型のいずれか一方又は双方を、図示されていないヒータ等の加熱機構により、常法に従って加熱する。この加熱機構は冷却することもできる加熱冷却機構とすることもできる。
次に、この例では離型フィルム４０の樹脂配置領域４０ａ上に、タブレット状に成型された固形形態の封止樹脂材料５０を載置する。封止樹脂材料５０は、この例に限定されず、例えば顆粒状のものを使用することもできる。
この封止樹脂材料５０は、市販のエポキシ系樹脂を材料として、任意好適な形状に成型するのが好適である。一般に、エポキシ系樹脂は、１６０℃から１８０℃の範囲で、粘度が最も低く流動性が高い状態となり、かつこのような状態を長い時間保つことができる。従って、封止樹脂材料５０として、エポキシ系樹脂を使用する場合には、上述した金型の加熱温度は、１６０℃から１８０℃の範囲に設定するのがよい。
封止樹脂材料５０の量については、適用される半導体ウェハ１１のサイズ、形成される半導体装置１０の仕様、すなわち、最終的に封止樹脂の占める容積を勘案して決定される。
具体的には、例えば８インチ径の半導体ウェハ１１に封止工程を行うとすると、半導体ウェハ１１上の封止樹脂により封止されるべき面積と封止樹脂の高さとを乗じ、求められた体積（封止樹脂の見かけ上の体積）から柱状電極の占める体積を減じて、体積（真の体積）として算出する。加えて、一般に、樹脂は硬化処理に基因してその体積が収縮又は膨張する。従って、この真の体積は、硬化処理による樹脂の体積の収縮又は膨張を考慮して算出する。このようにして算出された封止樹脂の真の体積に基づいて、重量に換算する。
次に、求められた所定重量に相当する顆粒状又は粉体状の封止樹脂材料を、タブレット状に成型（打錠）する。
この成型工程について、以下に説明する。この成型工程には、従来公知のいわゆる簡易打錠機を使用することができる。従って、簡易打錠機の構成については、その詳細な説明を省略する。
まず、上述の手順により、硬化処理後の体積に基づいて求められた重量の例えば顆粒状樹脂を、所望の形状の型内に投入する。投入時に顆粒状樹脂が型内に占める体積を１００％とするとき、好ましくはその３０％から７０％の体積のタブレットとなるように圧縮打錠する。成型された封止樹脂材料５０の硬さは、好ましくは、例えば、手で保持したとしても崩れない程度の硬さとするのがよい。封止樹脂材料５０の形状は、特に限定されないが、溶融して半導体ウェハ１１の形状に近い形として、離型フィルム４０上に広がる必要があるので、好ましくは、円柱形状とするのがよい。
封止樹脂材料５０の平面サイズは、任意好適なものとすることができる。封止樹脂材料５０に加えられる圧力及び加圧時間は、加圧後に封止樹脂材料５０を所定の体積とすることができる任意好適な条件を選択すればよい。
次に所定の加熱温度を維持した状態で、第１の金型１００及び第２の金型２００を、第１の金型１００の開口部１１４の輪郭内に、第２の金型２００のステージ２２０の輪郭が収まるように位置合わせする。
次いで、図８（Ｂ）に示すように、金型昇降機構（図示せず。）により、第１の金型１００と第２の金型２００とを接触させて型締めする。このとき、金型圧力は、樹脂漏れが起こらない範囲とすればよい。具体的には、１０ｔ（トン）（９８０００Ｎ）〜６０ｔ（５８８０００Ｎ）程度とすればよい。このようにして、第１の金型１００及び第２の金型２００、すなわち、クランプ１１０と第２基部２１０とにより、キャビティ６０が画成される。
図８（Ｂ）に示した、型締め時のキャビティ６０の高さｈは、第１及び第２の金型１００及び２００により規定される。この高さｈには、半導体ウェハ１１の厚みが含まれる。
また、柱状電極２８の頂面と離型フィルム４０との距離ｈ０は、封止樹脂材料５０の最大厚みｈ１よりも大きな距離となるように設定するか、或いは封止樹脂材料５０の最大厚みｈ１が、柱状電極２８の頂面と離型フィルム４０との距離ｈ０よりも小さくなるように、設定すればよい。
次いで、所定の加熱温度を維持した状態で、キャビティ６０に吸気又は排気自在に接続されているキャビティ吸排気手段（図示せず。）により、キャビティ６０内を、ボイドの発生を考慮して、最大でも１３３．３Ｐａ（パスカル）（１ｔｏｒｒ）程度と設定される所定の真空度まで減圧する。
図９（Ａ）に示すように、真空度が上昇するにつれて、封止樹脂材料５０は、徐々に溶融して、樹脂配置領域２３０ａ及び第２基部２１０の形状に沿って、離型フィルム４０の表面全面を覆うように、徐々に広がっていく。図中、封止樹脂材料５０が完全に溶解した状態を溶融樹脂５０’として示してある。
所定の真空度に至るまでの時間は、樹脂の硬化が始まるタイミングを考慮して、少なくとも溶融樹脂５０’の硬化が始まる前までに所定の真空度に至るように調節する。
上述したように封止樹脂材料５０としてエポキシ系樹脂を使用する場合には、ボイドの発生（溶融樹脂５０’が硬化し始める時間）を考慮して、離型フィルム４０上に封止樹脂材料５０を載せてから５秒以内に所定の真空度に至るようにするのがよい。
この減圧を開始するタイミングとほぼ同一のタイミングで、図９（Ｂ）に示すように、ステージ２２０を、ステージ昇降機構２２２を作動させてキャビティ６０内の空気だまり（間隙）が消失するまで徐々に上昇させるか、又はステージ２２０を固定した状態で第１及び第２の金型を上述した金型昇降機構により、下降させてキャビティ６０内の空気だまり（間隙）を消失させる。結果として、溶融樹脂５０’は、第１の主表面１１ａに接触してこれに接着される。
このとき、突出部２３０の第２中心点（頂点）Ｃ２近傍は、封止樹脂材料５０（溶融樹脂５０’）をより大きな圧力で押圧する。よって、封止樹脂材料５０は、突出部２３０の傾斜に沿って、第２中心点Ｃ２から第２基部２１０側へ向けて、放射状に押し出される。従って、キャビティ６０の中心から端縁にわたるキャビティ６０内全域に、封止樹脂材料５０をより効率的に拡散させることができるため、キャビティ６０内の空気だまりに起因するボイドの発生を効果的に防止することができる。
キャビティ６０内は、封止部中にボイドの形成が実質的に防止される所定の真空度まで減圧される必要がある。従って、キャビティ６０がこの所定の真空度に至るまでの時間は、ステージ２２０を上昇させるか又は第１及び第２の金型を下降させるかして、キャビティ６０内の空気だまりを完全に消失させるまでの時間よりも短く設定するのが好ましい。換言すると、キャビティ６０内が所定の真空度に到達するまでに要する時間に、ステージ２２０を上昇するか又は第１及び第２の金型を下降する距離は、溶融樹脂５０’と第１の主表面１１ａとの距離よりも短く設定するのがよい。
上述したように、封止樹脂材料５０としてエポキシ系樹脂を用いた場合には、さらに加熱することで、溶融樹脂５０’の硬化を行う。この硬化処理は、選択された封止樹脂材料に応じた任意好適な工程とするのがよい。この硬化処理により、溶融樹脂５０’は、封止部として形成される。
この発明の半導体装置の製造方法（封止方法）によれば、第２の金型２００上の一部領域、すなわち突出部２３０上に載置される封止樹脂材料５０を溶融させる際に、特にキャビティ６０の中心部に位置する突出部２３０が、より大きな圧力で封止樹脂材料５０（溶融樹脂５０’）を押圧するため、封止樹脂材料５０をより効率的、かつ迅速にキャビティ６０の中心部から端縁側に誘導して拡散させることができる。従って、溶融樹脂５０’をキャビティ６０の端縁側により容易に至らせることができるので、キャビティ６０内の空気だまりに起因する封止部におけるボイドの発生をより効果的に防止することができる。また、この発明の封止方法によれば、より短時間で歩留まりよくかつ高精度に封止部を形成することができる。
封止樹脂（溶融樹脂）の硬化処理が終了した後、第１及び第２の金型１００及び２００の型締めを解除して、半導体ウェハ１１を第１の金型１００及び離型フィルム４０から剥離する。
次いで、硬化後の余分な封止樹脂（封止部）をグラインド工程により研削して、柱状電極２８の頂面を露出させて、外部端子を形成する。
最後に個片化工程を行って、複数個の半導体装置１０を得る。
（実施例）
既に説明したこの発明の封止方法の実施例（効果確認試験）につき、図１０を参照して説明する。
図１０（Ａ）は、封止樹脂材料が載置された第２の金型の概略的な平面図であり、図１０（Ｂ）は、図１０（Ａ）に示したＩＩ−ＩＩ’一点鎖線で切断した切り口を示す概略図である。
この例の第２の金型２００のステージ２２０は、第１円柱部２３２及びこの第１円柱部２３２より小さい径を有する第２円柱部２３４を含む突出部２３０を具えている。
なお、これら第１円柱部２３２及び第２円柱部２３４は、この例では正円形状に切り抜いた紙片により構成した。この紙片は、半導体装置が製造されるクリーンルーム内での使用が想定されていて、無塵対策が施されたいわゆるクリーンペーパを用いて形成した。このようなクリーンペーパは市販されている。
すなわち、第１円柱部２３２の厚みｈ３と第２円柱部２３４の厚みｈ４は、等しくされている。
これら第１及び第２円柱部２３２及び２３４は、ステージ２２０上に、それぞれの平面形状（正円）における中心が第２の金型２００の中心点Ｃ２に一致するように、かつ径の大きな第１円柱部２３２が下側に位置するよう積層されて載置した。
これら第１及び第２円柱部２３２及び２３４並びにステージ２２０の露出面上には、離型フィルム４０を配置した。
この離型フィルム４０上には、封止樹脂材料５０を載置した。
ここで、表１を参照して、結果につき説明する。
表１は、第２の金型２００の形状、すなわち、第１及び第２円柱部２３２及び２３４の存在と、ボイド発生数及びボイド発生率（％）の関係を示す表である。
なお、封止工程は径（φ）８インチの半導体ウェハを使用して実施した。また、封止樹脂材料５０は、平面形状が正円である円柱状であり、かつ厚さは１０ｍｍである。
Figure 0004794354
このように、第１円柱部（φ１４０ｍｍ又はφ１００ｍｍ）を設けた構成及び第１円柱部（φ１４０ｍｍ）及び第２円柱部（φ１００ｍｍ）を積層した構成とすれば、ボイド発生率は従来例と比較して、１／３以下に低減されることがわかる。
また、第１円柱部の径ｗ１（φ１４０ｍｍ）及び第２円柱部の径ｗ２（φ１００ｍｍ）を積層した構成は、第１円柱部（φ１４０ｍｍ又はφ１００ｍｍ）単独とした構成と比較してもボイド発生率がより低減されていることがわかる。
封止樹脂材料の成型構成例
この発明の封止方法に適用して好適な封止樹脂材料の構成例につき、図１１を参照して説明する。
図１１（Ａ）は、第２の金型上に載置された封止樹脂材料の概略的な平面図であり、図１１（Ｂ）は、図１１（Ａ）に示したＩＩ−ＩＩ’一点鎖線で切断した切り口を示す概略図である。
この例の封止樹脂材料５０は、第１円柱状樹脂部５２、この第１円柱状樹脂部５２より小さい径を有する第２円柱状樹脂部５４及び複数の放射状樹脂部５６を含む３つの部分から成っている。
これら第１及び第２円柱状樹脂部５２及び５４は、離型フィルム４０の樹脂配置領域上に、配置される。
このとき、第１及び第２円柱状樹脂部５２及び５４は、それぞれの平面形状における中心が第２の金型２００の中心点Ｃ２に一致するように、かつ径の大きな第１円柱状樹脂部５２が下側に位置するよう積層されて載置される。
この例の封止樹脂材料５０は、第１円柱状樹脂部５２及び第２円柱状樹脂部５４に加えて、第１円柱状樹脂部５２を放射状に囲んで配置されている複数の放射状樹脂部５６をさらに含んでいる。
放射状樹脂部５６は、その厚さを第１及び第２円柱状樹脂部５２及び５４と同様とするのがよい。その平面形状は、例えば長方形、楕円形といった任意好適な形状とできるが、この例では一方向に直線状に延在する長軸を有する笹の葉状の形状とした例を示してある。複数の放射状樹脂部５６の長軸の長さは、好ましくは、いずれも同一の長さとするのがよい。
放射状樹脂部５６の個数は任意好適なものとすることができる。放射状樹脂部５６は、この例では８個が設けられている。８個の放射状樹脂部５６は、第１円柱状樹脂部５２の中心を基準にして、８個の放射状樹脂部５６の長軸が互いに４５°の角度をなすように、互いに等間隔に配置されている。また、この例では第１円柱状樹脂部５２と複数の放射状樹脂部５６それぞれとは互いに接触させて配置してある。第１円柱状樹脂部５２及び複数の放射状樹脂部５６それぞれは互いに離間させて配置してもよい。
第１円柱状樹脂部５２、第２円柱状樹脂部５４及び複数の放射状樹脂部５６それぞれは、既に説明した簡易打錠機を用いて個別に形成した後、離型フィルム上に配置すればよい。
上述したように、封止樹脂材料を成型加工して、封止工程を実施すれば、封止樹脂材料が溶融した溶融樹脂を、より効率的、かつ迅速にキャビティの中心から端縁側に、すなわち半導体基板の中心から端縁側に誘導して拡散させることができる。従って、キャビティ内の空気だまりに起因して発生する封止部でのボイドの発生をより効果的に防止することができる。また、より短時間で歩留まりよくかつ高精度に封止部を形成することができる。
なお、この例の複数の部分からなる封止樹脂材料は、既に説明した第２の金型の構成に特徴を有する封止装置を用いる封止工程と組み合わせるのが好適である。このようにすれば、封止工程におけるボイドの発生をより効果的に防止することができる。
（Ａ）は、半導体装置を上方から見た、構成要素の配置関係を説明するための透過的な平面図であり、（Ｂ）は、図１（Ａ）のＩ−Ｉ’で示した一点鎖線で切断した切り口を示す模式的な断面図である。 （Ａ）は、半導体ウェハを上方から見た概略的な平面図であり、（Ｂ）は、（Ａ）の一部領域を拡大して示した概略的な平面部分拡大図である。 （Ａ）、（Ｂ）及び（Ｃ）は、半導体装置の製造工程を説明するために、製造中途の１つの構造体を代表として、図１（Ｂ）と同様に切断した切り口を示す概略図である。 （Ａ）は、第１の金型を設置状態において下側（クランプ側）から見た概略的な平面図であり、（Ｂ）は、同様に第２の金型を設置状態において上側から見た概略的な平面図である。 第１及び第２の金型を、図４（Ａ）及び（Ｂ）に示したＩ−Ｉ’及びＩＩ−ＩＩ’一点鎖線で切断した切り口を封止装置設置状態として示す概略図である。 （Ａ）は、第２の金型の概略的な平面図であり、（Ｂ）は、（Ａ）に示したＩ−Ｉ’一点鎖線で切断した切り口を示す概略図である。 （Ａ）は、第２の金型の概略的な平面図であり、（Ｂ）は、（Ａ）に示したＩ−Ｉ’一点鎖線で切断した切り口を示す概略図である。 （Ａ）及び（Ｂ）は、封止工程を説明するための模式図である。 （Ａ）及び（Ｂ）は、封止工程を説明するための図８に続く図である。 （Ａ）は、封止樹脂材料の概略的な平面図であり、（Ｂ）は、（Ａ）に示したＩＩ−ＩＩ’一点鎖線で切断した切り口を示す概略図である。 （Ａ）は、封止樹脂材料の概略的な平面図であり、（Ｂ）は、（Ａ）に示したＩＩ−ＩＩ’一点鎖線で切断した切り口を示す概略図である。
符号の説明
１０：半導体装置（半導体チップ）
１１：半導体ウェハ
１１ａ：第１の主表面
１１ｂ：第２の主表面
１１ｃ：チップ形成領域
１１ｄ：周辺領域
１２：半導体基板
１３：半導体本体
１４：素子領域
１８：回路素子接続用パッド
２０：パッシベーション膜
２２：絶縁膜
２１、２３：開口部
２４：再配線層
２６：柱状電極用パッド
２８：柱状電極
３０：配線構造
３２：外部端子
３４：封止部
４０：離型フィルム
４０ａ：樹脂配置領域
５０：封止樹脂材料
５０’：溶融樹脂
５２：第１円柱状樹脂部
５４：第２円柱状樹脂部
５６：放射状樹脂部
６０：キャビティ
１００：第１の金型
１１０：クランプ
１１０ａ：基板支持領域
１１２：支持アーム
１１４：開口部
１２０：第１基部
１２０ａ：基板接触領域
２００：第２の金型
２１０：第２基部
２１２：吸排気孔
２２０：ステージ
２２２：ステージ昇降機構
２３０：突出部
２３０ａ：樹脂配置領域
２３１：第１角柱部
２３２：第１円柱部
２３３：第２角柱部
２３４：第２円柱部
２３５：第３角柱部
２３６：第３円柱部
２４０：吸排気機構
３００：封止装置

Claims (5)

  1. 基板搭載面を有していて、かつ上側に位置する第１の金型と、当該第１の金型と対向する第２の金型とを具える封止装置であって、当該第２の金型の前記基板搭載面との対向面には、前記基板搭載面の第１中心点と対向する第２中心点に頂点又は頂面が位置する、前記第１の金型側に向かう凸状の突出部が設けられているとともに、当該突出部の前記頂点を含む領域又は前記頂面には樹脂配置領域が設けられている封止装置を準備する工程と、
    チップ形成領域と該チップ形成領域を囲む周辺領域とを有していて、前記チップ形成領域に設けられている再配線層及び該再配線層に接続される柱状電極が設けられている第１の主表面と、該第１の主表面と対向する第２の主表面とを有している半導体基板を準備する工程と、
    前記第１の主表面を、前記樹脂配置領域に対向させて、前記半導体基板を前記第１の金型に保持させる工程と、
    離型フィルムを、前記第２の金型の前記樹脂配置領域上に位置するように前記第２の金型上に載置する工程と、
    前記第１の金型及び第２の金型を加熱する工程と、
    前記離型フィルム上に、封止樹脂材料を載置する工程と、
    前記第１の金型及び前記第２の金型を、互いに接触させて型締めして、該第１及び第２の金型により画成されるキャビティを形成する工程と、
    前記キャビティ内を減圧しつつ、前記封止樹脂材料が溶融した溶融樹脂を前記第１の主表面に接触させて封止部を形成する工程と
    を含む半導体装置の製造方法。
  2. 前記封止装置を準備する工程は、前記第２の金型の前記突出部は、前記第２中心点を同心とする複数の円柱部が、その表面積が上段に向かうほど小さくなるように階段状に積み重なった形状に構成されており、最上段の円柱部の表面が前記樹脂配置領域とされている封止装置を準備する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記封止装置を準備する工程は、前記第２の金型の前記突出部は、前記第２中心点を同心とする頂面が相似形である複数の四角柱部が、当該頂面の面積が上段に向かうほど小さくなるように階段状に積み重なった形状に構成されており、最上段の前記四角柱部の表面が前記樹脂配置領域とされている封止装置を準備する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記封止装置を準備する工程は、前記第２の金型の前記突出部は、前記第２中心点に前記頂点が位置する曲面により形成されていて、当該頂点に前記樹脂配置領域が位置する封止装置を準備する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記封止樹脂材料を載置する工程は、円柱状樹脂部を放射状に囲んで配置されている複数の放射状樹脂部をさらに含む前記封止樹脂材料を載置する工程であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
JP2006142991A 2006-05-23 2006-05-23 半導体装置の製造方法 Expired - Fee Related JP4794354B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006142991A JP4794354B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法
KR1020070034329A KR101375135B1 (ko) 2006-05-23 2007-04-06 반도체 장치의 제조 방법 및 제조 장치
US11/785,154 US7621732B2 (en) 2006-05-23 2007-04-16 Molding apparatus for manufacturing semiconductor device
CN2007100979021A CN101079383B (zh) 2006-05-23 2007-04-18 半导体器件的制造方法和制造装置
US12/588,435 US7883655B2 (en) 2006-05-23 2009-10-15 Molding apparatus for manufacturing a semiconductor device and method using the same
KR1020130142478A KR101384908B1 (ko) 2006-05-23 2013-11-21 반도체 장치의 제조 방법 및 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142991A JP4794354B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007317727A JP2007317727A (ja) 2007-12-06
JP4794354B2 true JP4794354B2 (ja) 2011-10-19

Family

ID=38750030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142991A Expired - Fee Related JP4794354B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7621732B2 (ja)
JP (1) JP4794354B2 (ja)
KR (2) KR101375135B1 (ja)
CN (1) CN101079383B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101669B1 (ko) * 2009-12-01 2011-12-30 삼성전기주식회사 전자부품 제조장치 및 전자부품 제조방법
CN102259831A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP5468574B2 (ja) * 2011-06-29 2014-04-09 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
CN103240833B (zh) * 2012-02-14 2015-11-18 台湾积体电路制造股份有限公司 模制集成电路的方法
US9662812B2 (en) 2012-02-14 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for molding integrated circuits
JP6125317B2 (ja) * 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
US9891209B2 (en) 2015-05-29 2018-02-13 C A Casyso Gmbh Electrode assembly for measurement of platelet function in whole blood
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
JP6648868B1 (ja) * 2018-03-29 2020-02-14 日立化成株式会社 成形体の製造方法、及び電子部品装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514849A (en) * 1964-12-31 1970-06-02 Texas Instruments Inc Method for making a glass-to-metal seal
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
SG85653A1 (en) * 1998-07-10 2002-01-15 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3971541B2 (ja) * 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6558600B1 (en) * 2000-05-04 2003-05-06 Micron Technology, Inc. Method for packaging microelectronic substrates
NL1019042C2 (nl) * 2001-09-26 2003-03-27 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een chip en/of ander voorwerp.
JP3879823B2 (ja) * 2001-11-22 2007-02-14 ソニー株式会社 薄型半導体装置のモールド方法及びそのモールド金型
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20130135219A (ko) 2013-12-10
US7621732B2 (en) 2009-11-24
KR20070113103A (ko) 2007-11-28
US7883655B2 (en) 2011-02-08
CN101079383A (zh) 2007-11-28
US20070275507A1 (en) 2007-11-29
KR101384908B1 (ko) 2014-04-11
JP2007317727A (ja) 2007-12-06
KR101375135B1 (ko) 2014-03-17
US20100041184A1 (en) 2010-02-18
CN101079383B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4794354B2 (ja) 半導体装置の製造方法
TWI780101B (zh) 半導體裝置及其製造方法
JP4809957B2 (ja) 半導体装置の製造方法
US6818550B2 (en) Method of cutting a wafer into individual chips
KR100517075B1 (ko) 반도체 소자 제조 방법
US20120139068A1 (en) Multi-chip Package
JP3859654B2 (ja) 半導体装置の製造方法
US20040099943A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP2005191535A (ja) 貼り付け装置および貼り付け方法
US11587818B2 (en) Chuck design and method for wafer
US10679915B2 (en) Package structure and manufacturing method thereof
US20230361070A1 (en) Method for fabricating semiconductor package
JP3485513B2 (ja) 半導体装置の製造方法
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
CN110838440A (zh) 用于衬底薄化的方法及系统
JP3955408B2 (ja) 半導体装置の製造方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
US20230402428A1 (en) Method of forming package structure
TWI747404B (zh) 半導體封裝方法及封裝結構
Lim et al. Addressing the assembly challenges of Antenna-in-package
JPH03222441A (ja) 半導体モジュールの製造方法
CN113921390A (zh) 一种晶圆级芯片的加工工艺方法及晶圆结构
JP2020092162A (ja) 被加工物の研削方法
CN115497836A (zh) 半导体封装方法、封装结构及半导体封装用支撑片
JP2004096096A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees