CN101079383B - 半导体器件的制造方法和制造装置 - Google Patents

半导体器件的制造方法和制造装置 Download PDF

Info

Publication number
CN101079383B
CN101079383B CN2007100979021A CN200710097902A CN101079383B CN 101079383 B CN101079383 B CN 101079383B CN 2007100979021 A CN2007100979021 A CN 2007100979021A CN 200710097902 A CN200710097902 A CN 200710097902A CN 101079383 B CN101079383 B CN 101079383B
Authority
CN
China
Prior art keywords
mentioned
mould
protuberance
columnar portion
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100979021A
Other languages
English (en)
Other versions
CN101079383A (zh
Inventor
村木真治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101079383A publication Critical patent/CN101079383A/zh
Application granted granted Critical
Publication of CN101079383B publication Critical patent/CN101079383B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/10—Moulds or cores; Details thereof or accessories therefor with incorporated venting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00—Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/22—Component parts, details or accessories; Auxiliary operations
    • B29C39/42—Casting under special conditions, e.g. vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种半导体器件的制造方法和制造装置，能够以简易的工序有效地防止气泡。其中，作为制造装置的密封装置(300)包括：第1模具(100)，具有保持半导体衬底的衬底安装面(120a)；和与该第1模具相对的第2模具(200)。将第2模具的与第1模具的衬底安装面相对的相对面的中心点设定为与衬底安装面的第1中心点(C1)相对的第2中心点(C2)。在第2模具侧，具有顶点或顶面位于第2中心点的凸状的突出部(230)，在突出部的包含顶点的区域或顶面上，设有树脂配置区域(230a)。

Description

半导体器件的制造方法和制造装置
技术领域
本发明涉及半导体器件、特别是具有W-CSP(Wafer Level Chip SizePackage)构造的半导体器件的制造方法、以及适用于该制造方法的制造装置、特别是密封装置。 
背景技术
一般把与从半导体晶片裁切出的半导体芯片同等尺寸的封装体(package)称为CSP(Chip Size Package)。另外，把在半导体晶片状态下对形成在半导体晶片上的半导体芯片直接进行封装的CSP称为W-CSP。 
关于W-CSP的制造方法中的密封工序，公知的有使用模具的树脂密封工序。 
已知有一种半导体器件的制造方法，能够用由第1模具和第2模具构成的分模模具对形成了半导体元件的衬底，一边对衬底面提供均匀的成型压力，一边进行树脂密封(例如参照专利文献1。)。 
该专利文献所公开的密封工序，具体包括以下工序。 
即、包括：衬底配置工序，将衬底配置于第1模具；树脂提供工序，向衬底上提供密封用的树脂；以及树脂层形成工序，在使第1模具的加压面与第2模具的加压面靠近来对树脂施加成型压力时，进行加压，以使树脂逐渐向外方流动，而由树脂将衬底密封。 
专利文献1：日本特开2001-185568号公报 
但是，在上述那样的使用模具的W-CSP的密封工序中，例如，在包括在放置于下模上的半导体晶片上直接放置树脂的工序的情况下，该树脂有可能使形成在晶片上的柱状电极发生变形。 
另外，模具内容易产生空气的滞留，由此可能会产生气泡。产生该气泡的结果，有时会导致所制造的半导体器件的成品率下降。 
发明内容
因此，本发明的目的是，提供一种可防止柱状电极的变形，并能够以简易的工序有效地防止密封部产生气泡的半导体器件的制造方法，特别是W-CSP的制造方法以及用于实施该制造方法的装置。 
本发明的半导体器件的制造方法主要包括以下工序： 
准备密封装置的工序，该密封装置具有：具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具；在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的层叠为阶梯状的形状的突出部，该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点，并且在该突出部的包含上述顶点的区域或上述顶面上设有树脂配置区域，该突出部具有最大直径的第1圆柱部、具有比该第1圆柱部小的直径的第2圆柱部、和具有比该第2圆柱部更小的直径的第3圆柱部，该第1圆柱部、第2圆柱部、第3圆柱部的表面面积越向上越小； 
准备半导体衬底的工序，该半导体衬底具有：第1主表面，具有芯片形成区域和包围该芯片形成区域的周边区域，并且设有设置在上述芯片形成区域上的二次布线层和与该二次布线层连接的柱状电极；以及与该第1主表面相对的第2主表面； 
使上述第1主表面与上述树脂配置区域相对，将上述半导体衬底保持于上述第1模具的工序； 
将脱模膜放置在上述第2模具上，使得其位于上述第2模具的上述树脂配置区域上的工序； 
加热上述第1模具和第2模具的工序； 
在上述脱模膜上放置密封树脂材料的工序； 
使上述第1模具和上述第2模具相互接触而合模，形成由该第1模具和第2模具构成的型腔的工序；和 
边对上述型腔内进行减压，边使上述密封树脂材料熔化后的熔化树脂与上述第1主表面接触来形成密封部的工序。 
另外，本发明的半导体器件的密封装置主要具有如下的结构。 
即，该密封装置具有：具有衬底安装面且位于上侧的第1模具、和与 该第1模具相对的第2模具；其特征在于， 
在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的层叠为阶梯状的形状的突出部，该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点，该突出部具有最大直径的第1圆柱部、具有比该第1圆柱部小的直径的第2圆柱部、和具有比该第2圆柱部更小的直径的第3圆柱部，该第1圆柱部、第2圆柱部、第3圆柱部的表面面积越向上越小。 
根据本发明的半导体器件的制造方法，在对型腔进行抽真空时，由于半导体衬底被保持在上侧的模具上，与密封树脂材料分离，所以树脂不接触柱状电极，从而可有效地防止密封工序中柱状电极变形。 
另外，根据本发明的半导体器件的制造方法，使用以下这样的密封装置，即、在放置密封树脂材料侧的模具上，与柱状电极相对地设置有凸状突出的突出部，并以中心点最高的方式设有阶梯(倾斜)。因此，在进行密封工序时，可更有效地使熔化了的熔化树脂从半导体衬底的中心侧向边缘侧放射状地扩散。因此，可在防止气泡产生的同时，使熔化树脂更均匀地扩散到半导体衬底的整个面。 
另外，如果将密封树脂材料形成为包含第1圆柱状树脂部、和位于该第1圆柱状树脂部上的第2圆柱状树脂部的形状，来进行密封工序，则可在防止气泡产生的同时，使熔化的树脂从半导体衬底的中心侧更均匀地向边缘侧放射状地扩散。因此，能够以高成品率制造高可靠性的半导体器件。 
附图说明
根据本发明的密封装置，由于第2模具本身具有突出部，所以可进一步简化制造工序。因此，非常有利于进一步削减半导体器件的制造成本。 
图1(A)是从上方观察半导体器件而得到的、用于说明结构要素的配置关系的透视俯视图，(B)是表示从图1(A)中的I-I’所示的点划线切断的剖面的示意剖视图。 
图2(A)是从上方观察半导体晶片而得到的概略俯视图，(B)是放大表示了(A)中的一部分区域的概略的部分俯视放大图。 
图3(A)、(B)和(C)是为了说明半导体器件的制造工序，而以制造过程中的一个构造体为代表来表示与图1(B)同样地切断的剖面的概略图。 
图4(A)是在设置状态下从下侧(夹板侧)观察第1模具而得到的概略仰视图，(B)是在设置状态下从上侧观察第2模具而得到的概略俯视图。 
图5是作为密封装置设置状态表示将第1和第2模具从图4(A)和(B)所示的I-I’和II-II’点划线切断的剖面的概略图。 
图6(A)是第2模具的概略俯视图，(B)是表示从(A)中所示的I-I’点划线切断的剖面的概略图。 
图7(A)是第2模具的概略俯视图，(B)是表示从(A)中所示的I-I’点划线切断的剖面的概略图。 
图8(A)和(B)是用于说明密封工序的示意图。 
图9(A)和(B)是用于说明密封工序的接着图8的图。 
图10(A)是密封树脂材料的概略俯视图，(B)是表示从(A)所示的II-II’点划线切断的剖面的概略图。 
图11(A)是密封树脂材料的概略俯视图，(B)是表示从(A)所示的II-II’点划线切断的剖面的概略图。 
图中：10-半导体器件(半导体芯片)；11-半导体晶片；11a-第1主表面；11b-第2主表面；11c-芯片形成区域；11d-周边区域；12-半导体衬底；13-半导体主体；14-元件区域；18-电路元件连接用焊盘；20-钝化膜；22-绝缘膜；21、23-开口部；24-二次布线层；26-柱状电极用焊盘；28-柱状电极；30-布线构造；32-外部端子；34-密封部；40-脱模膜；40a-树脂配置区域；50-密封树脂材料；50’-熔化树脂；52-第1圆柱状树脂部；54-第2圆柱状树脂部；56-放射状树脂部；60-型腔(cavity)；100-第1模具；110-夹板；110a-衬底支撑区域；112-支撑臂；114-开口部；120-第1基部；120a-衬底接触区域；200-第2模具；210-第2基部；212-吸排气孔；220-工作台；222-工作台升降机构；230-突出部；230a-树脂配置区域；231-第1棱柱部；232-第1圆柱部；233-第2棱柱部；234-第2圆柱部；235-第3棱柱部；236-第3圆柱部；240-吸排气机构；300-密封装置 
具体实施方式
下面，参照附图，说明本发明的实施方式。此外，在附图中，对于各个构成部分的形状、大小以及配置关系，仅进行了可达到理解本发明的程度的概略性图示，本发明不特别地受此限定。 
另外，在以下的说明中，有时使用特定的材料、条件以及数值条件等，但这些仅是优选例之一，因此并不受此限定。另外，在以下的说明中使用的各图中，对于相同的结构成分标以相同的符号来表示，有时省略其重复的说明。 
[半导体器件的结构例] 
首先，参照图1，对适宜使用本发明的制造方法的半导体器件10的结构例进行说明。 
图1(A)是从上方观察半导体器件(也称为半导体芯片。)10而得到的、用于说明结构要素的配置关系的透视俯视图。为了便于理解所形成的布线构造，省略了其上面侧的密封部的图示。图1(B)是表示包含密封部的半导体器件的从图1(A)中的I-I’所示的点划线切断的剖面的示意图。 
半导体器件10具有所谓的W-CSP形态。在半导体衬底12上通过晶片工艺，形成电路元件、即所希望的电路元件的构成区域。此外，在图1(A)和(B)中，用符号14表示形成有电路元件的构成区域的衬底区域，另外，在以下的说明中，把该衬底区域简单地称为元件区域14。元件区域14中一般制作有多个具有LSI等集成电路的有源元件。在以下的说明中，把在半导体衬底12上形成了这样的元件区域14的构造体称为半导体主体13。对于该半导体主体13，把元件区域14的表面14a作为半导体主体13的表面。另外，该元件区域14的平面形状通常为矩形(正方形或长方形，以下相同)。 
在元件区域14上一般形成多层布线构造(未图示)，以便多个有源元件能够相互配合而发挥规定的功能。 
在元件区域14上设有与上述电路元件和布线构造连接的多个电极焊盘(以下也称为电路元件连接用焊盘。)18，半导体主体13、电极焊盘18和布线构造30构成半导体衬底(以下也称为半导体晶片。)11。 
根据图1所示的结构，将多个电路元件连接用焊盘18，以相邻的电路元件连接用焊盘18彼此之间的节距相同的方式，沿着元件区域14的矩形形状的表面区域中的外周侧区域成排设置。 
在被电路元件连接用焊盘18所包围的、与半导体晶片11的元件区域14对应的矩形平面区域中的中心侧区域，设置有多个外部端子32。这里所说的中心侧区域是指在俯视观察的情况下，相当于排列电路元件连接用焊盘18的内侧的区域。 
多个外部端子32设置成相邻的外部端子32彼此之间的节距相同。 
多个外部端子32通过所谓扇入(fan in)方式的多个布线构造30与多个电路元件连接用焊盘18电连接。 
如图1(B)所示，在半导体主体13上设置有钝化膜20，其露出了电路元件连接用焊盘18的一部分。在该钝化膜20上形成有绝缘膜22。 
绝缘膜22设置成露出电路元件连接用焊盘18的一部分。在从该绝缘膜22露出的电路元件连接用焊盘18上连接有布线。 
布线构造30包括与外部端子32电连接的柱状电极(也称为post电极。)28、和电连接柱状电极28与电路元件连接用焊盘18的二次布线层24。此外，将该二次布线层24的一部分作为柱状电极用焊盘26，并将柱状电极28与该柱状电极用焊盘26电连接。 
在形成有布线构造30、即二次布线层24的绝缘膜22上设有密封部34，其中埋入有柱状电极28，并露出柱状电极28的项面。 
在柱状电极28的、从密封部34露出的顶面，设有例如作为钎料球的上述外部端子32。 
[半导体器件的制造方法] 
下面，参照图2(A)、(B)以及图3(A)、(B)和(C)，对参照图1(A)和(B)说明的半导体器件10的制造方法进行概略说明。 
本发明的半导体器件10，在半导体衬底12上以阵列状排列有多个。 
首先，结合图2(A)、(B)，与用于对半导体晶片11进行裁切而实现 单片化的单片化工序相关联地说明本发明的半导体器件10的制造工序。 
图2(A)是从上方观察处于完成了所谓的晶片工艺，且未实施单片化的状态的半导体晶片11而得到的概略俯视图。图2(B)是为了说明被实施单片化后将成为半导体器件10的构造体在半导体晶片11中所处的区域关系，而将图2(A)的一部分区域进行了放大表示的概略的部分俯视放大图。 
如图2(A)、和(B)所示，在半导体晶片11上，多条划片线L1形成格子状。在每个由这些划片线L1划分的矩形状区域中，形成有半导体器件10。 
半导体晶片11的俯视观察时的整体形状通常是大致圆形，沿着其外周，存在周边区域11d，其是未形成半导体器件10的部分区域。被该周边区域11d所包围的半导体晶片11的部分区域是形成半导体器件10的芯片形成区域11c。 
接下来，将该图2(A)中的标以点图案而表示的半导体器件10的周边区域放大，表示为图2(B)。在图2(B)中将划片线标以符号L1来表示。每个用划片线L1所划分的区域，在被实施了单片化之后，都成为半导体器件10。 
即，通过沿着第1划片线L1对半导体晶片11进行裁切来实现单片化，可以得到半导体器件10。 
下面，参照图3，对半导体器件10的制造方法进行概略说明。 
图3(A)、(B)和(C)是制造工序图，以1个半导体器件的构造体为代表进行表示。另外，在各图中，用与图1(B)所示的结构相同的剖面来概略表示在制造工序阶段得到的构造体。 
如图3(A)所示，准备例如作为硅(Si)晶片的半导体衬底12。在半导体衬底12上，具有利用通常的晶片工艺制作了包含多个有源元件等的电路元件的元件区域14。 
在元件区域14的表面14a上，形成电路元件连接用焊盘18，该电路元件连接用焊盘18是把从例如包含Al(铝)的合金、包含Au(金)的合 金、以及包含Cu(铜)的合金中选择出的一种合金作为材料而构成的。 
然后，在半导体衬底12的上侧形成膜厚为0.5～1.0μm左右的、例如使用氮化硅膜(SiN)构成的钝化膜20。 
在该钝化膜20上形成使电路元件连接用焊盘18的一部分露出的开口部21、即窗口。 
然后，利用以往公知的旋涂法(旋转涂敷法)在钝化膜20上涂敷厚度为10μm左右的例如作为绝缘材料的聚酰亚胺，而形成绝缘膜22。在绝缘膜22上形成使电路元件连接用焊盘18的一部分露出的开口部23。该绝缘膜22露出的表面是与元件区域14的表面14a平行的面。 
然后，形成与电路元件连接用焊盘18连接、并被从开口部23引出到绝缘膜22上的布线构造30，得到图3(B)所示的构造体、即半导体晶片11。此外，正如所说明的那样，该布线构造30的一部分被用做为柱状电极用焊盘26。 
在形成该布线构造时，将从开口部23引出的二次布线层24形成在绝缘膜上。接着在所形成的二次布线层24上形成柱状电极28。 
该柱状电极28的形成可由如下工序来形成，即、将利用公知的光刻技术进行了图案化的抗蚀剂掩模用作掩模，利用以往公知的方法将例如作为导体的铜(Cu)进行电镀，然后，利用所谓剥离(lift off)法除去抗蚀剂掩模。 
另外，该柱状电极28最好是，形成于与绝缘膜22的表面垂直的方向，并且形成为其横截面形状为圆形的圆柱状。 
这样，形成了具有半导体主体13、钝化膜20、电路元件连接用焊盘18、绝缘膜22、和布线构造30的半导体晶片11。 
然后，如图3(C)所示，使用可密封柱状电极28的量的例如环氧树脂类的模塑树脂，在半导体晶片11上形成密封部34(将在后面进行详细说明)。 
然后，通过进行研磨(磨削)工序，使柱状电极28的顶面从密封部34露出。 
最后，对处于通过以上的工序而完成了封装的状态的半导体晶片11，沿着图2(B)所示的已经说明过的划片线L1进行磨削、切断，由此单片化而形成半导体芯片。 
这样，能够由1枚晶片制造多个具有参照图1所说明的构造的半导体器件10。 
下面，对本发明的半导体器件的制造方法中的密封工序和在该密封工序中使用的密封装置的构造进行说明。 
模具的结构例(1) 
首先，结合图4和图5，对适用于本发明的半导体器件的制造方法的密封装置(模具)的结构例进行说明。 
图4(A)是将第1模具设置成水平状态(使用状态)，观察其下面侧(称为夹板侧)而得到的概略仰视图，图4(B)是同样将第2模具设置成水平状态，并从其上面侧观察而得到的概略俯视图。 
图5是表示在上下方向上对第1和第2模具进行了相对配置的密封装置设置状态的概略图。在图5中，利用沿着图4(A)和(B)所示的I-I’和II-II’点划线切断的剖面，分别表示第1和第2模具100和200。 
如图5所示，适用于本发明的半导体器件的制造方法的密封装置300具有第1模具100、和第2模具200。第1模具100，以与第2模具200相对的方式被设置于第2模具200的上侧。 
这些第1模具100和第2模具200的任意一方或双方，设有用于在使它们相对的状态下，调节这些模具的相对距离的模具升降机构(未图示)。利用该模具升降机构，将第1和第2模具合模，并由第1模具100和第2模具200形成气密空隙(以下简称型腔)(将在后面详细说明)。此时，利用上述的模具升降机构能够在维持该型腔的状态下使已合模的第1和第2模具升降。用于将型腔内的气氛气体抽真空的型腔吸排气装置，吸气或排气自如地连接于该型腔。 
第1模具100具有平板状第1基部120。在该第1基部120的下面侧设有衬底接触区域(以下，也称为衬底安装面。)120a。衬底安装面120a 具有与半导体晶片形状和尺寸对应的例如大致圆形的形状。以下将该衬底安装面120a的中心点称为第1中心点C1 
在第1基部120上安装有支撑臂112，其维持能够使半导体晶片通过的间隔，并沿着第1基部120的外周包围设置。在本例中，安装有贯穿第1基部120的6个支撑臂112。该支撑臂112由油压缸等伸缩自如的功能部件构成。 
在支撑臂112的下端侧，设有夹板110。支撑臂112的下端部贯穿夹板110，并固定于其上。 
如图4(A)所示，在夹板110上形成有与要支撑的半导体晶片的形状相吻合的开口部114。沿着夹板110的开口部114的周边环状包围开口部114的、具有规定宽度的开口周边区域，被设定为衬底支撑区域110a。 
该衬底支撑区域110a由于是与结合图2说明的半导体晶片11的周边区域11d对应的区域，所以，可以通过与半导体晶片以及在该半导体晶片上所设定的周边区域相应地设定开口部114的大小，来将任意适合范围的开口周边区域设定为衬底支撑区域110a。 
第2模具200包括第2基部210。在该第2基部210的中央部设有工作台220。将工作台220与第1模具100所具有的夹板110的开口部114相对配置。即，工作台220的与第1模具100相对侧的表面220a是与衬底安装面120a相对侧的相对面。将工作台220设定成能够独立于第2基部210进行升降。 
本发明的密封装置所具有的模具，特别是在第2模具200的形状上具有特征。第2模具200具有与已经说明的第1模具100的衬底安装面120a的第1中心点C1相对的第2中心点C2。 
第2模具200在工作台220的相对面220a上具有向第1模具100侧突出的凸状的突出部230。该突出部230的顶点或顶面与第2中心点C2一致。突出部230在本例中，是将多层的圆柱部按阶梯状进行层叠而构成的。 
突出部230，在本例中具有3层不同直径的圆柱部、即包括具有最大直径的第1圆柱部232、具有比该第1圆柱部232小的直径的第2圆柱部234、和具有比该第2圆柱部234更小的直径的第3圆柱部236。用第1圆 柱部232、第2圆柱部234、以及第3圆柱部236以第2中心点C2为同心构成层叠为阶梯(锥)状的形状的突出部230，使得它们的直径、即其表面面积越向上越小。 
包含突出部230的顶点的区域或顶面、即在本例中位于最上层的第3圆柱部236的表面236a，成为在密封工序中配置密封树脂材料的树脂配置区域230a(将在后面详细说明。)。 
关于从工作台220的表面220a到作为突出部230的最高点(顶点或顶面)的树脂配置区域230a(第2中心点C2)的高度H1，虽然可以是任意适当的高度，但最好是200μm左右。 
构成突出部230的多个圆柱部的层数(个数)越多越好。在本例中，说明了由不同直径的3层圆柱部构成突出部230的例子，但也可以由不同直径的2层以上的圆柱部来构成。突出部230最好是由2层至4层不同直径的圆柱部构成为阶梯锥状。 
关于各圆柱部的高度H2、H3、和H4，最好是设定在例如50μm～100μm的范围内。可以将高度H2、H3和H4设定为相互不同的高度，也可以设定为相同的高度。 
另外，在第2基部210上设有多个吸排气孔212。这些吸排气孔212配置成包围工作台220。用于吸附放置在第2基部210和工作台220上的脱模膜(将在制造工序的说明中详细说明。)的吸排气机构240与该吸排气孔212连接。该吸排气机构240例如由真空泵、以及连接该真空泵和吸排气孔212的配管构成。例如，优选将第2模具200、即第2基部210和工作台220的任意一方或双方，利用具有多个微小孔的多孔材料构成。在这种情况下，只要是使吸排气机构240与第2基部210和工作台220的任意一方或双方连接的结构即可。 
最好将工作台220的形状设定为与开口部114的形状相同的形状。工作台220的平面尺寸最好比开口部114的尺寸小一些。 
工作台220具有工作台升降机构222。该工作台升降机构222可升降自如地使工作台220升降。工作台升降机构222可以由例如油压缸、伺服电机等构成。 
模具的结构例(2) 
下面，参照附图，进一步说明本发明的模具的其他结构例。另外，关于位于上下方向的上侧的第1模具，由于与已经说明的构造没有任何改变，所以只对第2模具进行说明。另外，对于与结构例(1)相同的构成部分标记相同的符号，有时省略其详细说明。 
图6(A)是将第2模具以水平状态设置、从其上面侧观察而得到的概略俯视图，图6(B)是表示沿着图6(A)的I-I’所示的点划线切断后的剖面的示意图。 
第2模具200，在工作台220的与第1模具100的相对面上具有朝向第1模具100的凸状的突出部230。突出部230，在本例中，利用多层的棱柱部构成，在本例中，棱柱部的平面形状是矩形(正方形)。 
突出部230，在本例中具有3层的棱柱部。这些棱柱部分别具有相似的表面形状，并且使作为与第1模具100相对的相对面的顶面的表面面积的大小不同。在本例中，包括具有最大表面面积的第1棱柱部231、具有比该第1棱柱部231小的表面面积的第2棱柱部233、和具有比该第2棱柱部233更小的表面面积的第3棱柱部235。用第1棱柱部231、第2棱柱部233、以及第3棱柱部235以第2中心点C2为同心构成层叠为阶梯(锥)状的形状的突出部230，使得它们的表面面积越向上越小。 
在本例中，位于最上层的第3棱柱部235的表面235a，成为在密封工序中配置密封树脂材料的树脂配置区域230a(将在后面详细说明。)。 
关于从工作台220的表面220a到作为突出部230的最高点(顶点或顶面)的树脂配置区域230a的高度H1，虽然可以是任意适当的高度，但最好是200μm左右。 
构成突出部230的多个棱柱部的层数(个数)越多越好。在本例中，说明了由不同面积的3层棱柱部构成突出部230的例子，但也可以由2层以上的任意适当的层数的棱柱部构成。最好是由2层至4层的不同表面面积的棱柱部，以阶梯锥状构成突出部230。 
这时，关于各圆柱部的高度H2、H3、和H4，最好设定在例如50μm～100μm的范围内。高度H2、H3和H4可以是相互不同的高度，也可以是 相同的高度。 
模具的结构例(3) 
下面，参照附图，进一步说明本发明的模具的其他结构例。另外，关于位于上下方向的上侧的第1模具，由于与已经说明的结构没有任何改变，所以只对第2模具进行说明。另外，对于与已经说明的结构例(1)和(2)相同的结构部分标记相同的符号，并有时省略其详细说明。 
图7(A)是将第2模具以水平状态设置、从其上面侧观察而得到的概略俯视图，图7(B)是表示沿着图7(A)的I-I’所示的点划线切断后的剖面的示意图。 
第2模具200具有向上突出的凸状的突出部230。该突出部230以第2中心点C2为顶点(最高点)而具有倾斜，高度沿第2模具200的边缘的整个方向，逐渐降低。在本例中，以倒置的碗状、即大致球面状的曲面构成突出部230。 
突出部230的第2中心点C2和以该第2中心点C2为中心的附近的、具有能够放置所使用的密封树脂材料程度的宽度的部分区域，成为在密封工序中配置密封树脂材料的树脂配置区域230a(将在后面详细说明。)。在本例中，可以把树脂配置区域230a的平面形状设定为任意适当的形状。 
关于从工作台220的表面220a到作为突出部230的最高点(顶点)的第2中心点C2的高度H1，虽然可以是任意适当的高度，但最好是200μm左右。 
可通过对工作台220本身进行机械磨削、或放电加工来进行成形加工而得到具有上述结构的模具(第2模具)的突出部230。 
另外，作为独立于工作台220的结构，在上述的例(1)和(2)的情况下，可通过在工作台220上层叠多层具有圆形或矩形的平面形状的平板状板材(相当于所说明的圆柱部和棱柱部。)来构成突出部230。 
根据本发明的密封装置的结构，由于在工作台220上具有突出部230，所以在密封工序中，在突出部230的第2中心点(顶点)C2附近，以更大的压力按压密封树脂材料50(熔化树脂50’)。由此，可有效地使密封树脂 材料50沿着突出部230的倾斜，从第2中心点C2引导至第2基部210方向。因此，可有效防止因空气滞留而产生气泡。 
<密封工序的说明> 
下面，参照图8和图9，对使用已经说明过的模具的密封工序进行说明。此外，这里对使用了具有已经说明过的模具的结构例(1)的结构的模具的密封工序进行说明。 
图8(A)和(B)是用于说明密封工序的工序图。在该图中，示意地表示了与已经说明过的图1(B)同样的截面的剖面。 
图9(A)和(B)是接着图8的工序图。 
另外，在以下的说明中，所谓半导体晶片11，是指如参照图3(B)已经说明的那样，完成了通过所谓的晶片工艺形成柱状电极28的形成工序的构造体。 
另外，为了简化说明，对于实际形成的元件区域14、电路元件连接用焊盘18、钝化膜20、绝缘膜22、二次布线层24以及柱状电极用焊盘26，省略图示和说明，并将这些构造作为包含在半导体晶片11中的部件进行说明。另外，以将第1模具100配置在上下方向的上侧，且将第2模具200配置在下侧的状态设置密封装置300。 
另外，在以下的说明中，将图3(B)所示的构造的绝缘膜22的表面侧定义为半导体晶片11的第1主表面11a，将与该第1主表面11a相反的面定义为第2主表面11b，如图2(A)所示那样，在半导体晶片11上，实际上，阵列状排列形成有多个通过单片化而成为半导体器件10的构造体，但在图中只示出2个通过单片化而成为半导体器件10的构造体来进行说明。 
首先，如图8(A)所示，将半导体晶片11放置于夹板110的衬底支撑区域110a，使半导体晶片11的第2主表面11b朝向第1基部120侧。通过使图2所示的半导体晶片11的周边区域11d与衬底支撑区域110a接触来进行该半导体晶片11的放置。此时，在夹板110的开口部114内，使柱状电极28从图中上侧向下侧突出。即，使半导体晶片11的设有柱状电极28侧的第1主表面11a从开口部114露出。 
然后，通过收缩与夹板110连接的支撑臂112，使半导体晶片11的第2主表面11b与第1模具100的衬底接触区域120a接触，并保持该接触状态。也可以在该衬底接触区域120a上，例如预先设置包括通孔以及与其连接的配管和真空泵的吸附机构，利用该吸附机构和夹板110，来吸附保持半导体晶片11。 
然后，在第2模具200上，即第2衬底210和工作台220上，配置脱模膜40。 
在该脱模膜40上设定树脂配置区域40a，在后续的工序中作为放置树脂的区域。将该树脂配置区域40a设定成位于第2模具200的树脂配置区域230a上。 
然后，通过利用吸排气孔212和与其连接的吸排气机构240进行抽真空，把脱模膜40吸附保持在第2模具200上。 
然后，对第1模具100和第2模具200进行对位，使得第2模具200的工作台220的轮廓处于第1模具100的开口部114的轮廓内。 
然后，使用未图示的加热器等加热机构，采用通常的方法对第1和第2模具中的任意一方或双方进行加热。该加热机构也可以是也能够进行冷却的加热冷却机构。 
然后，在本例中，在脱模膜40的树脂配置区域40a上，放置形成为饼状的固体形态的密封树脂材料50。密封树脂材料50不限于此例，例如也可以使用颗粒状的材料。 
该密封树脂材料50最好是用市场销售的环氧类树脂作为材料，成型为任意适合的形状。一般的情况下，环氧类树脂在160℃到180℃的范围内，成为粘度较低、流动性较高的状态，而且可长时间保持这样的状态。因此，作为密封树脂材料50，在使用环氧类树脂的情况下，可以把上述模具的加热温度设定在160℃到180℃的范围内。 
关于密封树脂材料50的用量，可参考适用的半导体晶片11的尺寸、所要形成的半导体器件10的规格、即最终密封树脂所占容积来决定。 
具体是，在要对例如直径8英寸的半导体晶片11进行密封工序时，将 半导体晶片11上的要利用密封树脂密封的面积与密封树脂的高度进行相乘，从所得出的体积(密封树脂的外观体积)中，减去柱状电极所占的体积，计算出体积(实际体积)。另外，一般来讲，树脂的体积会因固化处理而收缩或膨胀。因此，要考虑树脂体积因固化处理而产生的收缩或膨胀来计算该实际的体积。然后根据这样计算出的密封树脂的实际体积，换算出重量。 
然后，将相当于所求出的规定重量的颗粒状或粉末状的密封树脂材料以饼状进行成型(打饼)。 
下面说明该成型工序。在该成型工序中可使用以往公知的所谓简易打饼机。因此，对于简易打饼机的构造，省略详细的说明。 
首先，按照上述的顺序，将基于固化处理后的体积求出的重量的例如颗粒状树脂，投入所希望的形状的模具内。设投入时颗粒状树脂在模具内所占体积为100％时，最好是压缩制片成其30％～70％的体积的片。成型后的密封树脂材料50的硬度，最好是例如拿在手中也不会散掉的程度的硬度。密封树脂材料50的形状没有特别的限定，但是作为熔化后接近半导体晶片11的形状的形状，需要在脱模膜40上展开，所以最好做成圆柱形状。 
密封树脂材料50的平面尺寸可以是任意适合的尺寸。对密封树脂材料50施加的压力和加压时间，只要选择在加压后能够使密封树脂材料50成为规定体积的任意适合的条件即可。 
然后，在维持规定的加热温度的状态下，对第1模具100和第2模具200进行对位，以使第2模具200的工作台220的轮廓处于第1模具100的开口部114的轮廓内。 
然后，如图8(B)所示，利用模具升降机构(未图示)使第1模具100与第2模具200接触并合模。此时，模具压力只要在不发生树脂外漏的范围内即可。具体是，是10t(吨)(98000N)～60t(588000N)左右即可。这样，由第1模具100和第2模具200、即夹板110和第2基部210构成型腔60。 
图8(B)所示的合模时的型腔60的高度h，由第1和第2模具100和200来规定。该高度h包括半导体晶片11的厚度。 
另外，可以把柱状电极28的顶面与脱模膜40的距离h0，设定为大于密封树脂材料50的最大厚度h1的距离，或者把密封树脂材料50的最大厚度h1设定为小于柱状电极28的顶面与脱模膜40的距离h0。 
然后，在维持规定的加热温度的状态下，利用与型腔60吸气或排气自如地连接的型腔吸排气机构(未图示)，考虑到气泡的产生，把型腔60内减压到被设定为不超过133.3Pa(帕斯卡)(1托)的程度的规定真空度。 
如图9(A)所示，随着真空度的上升，密封树脂材料50逐渐熔化，并沿着树脂配置区域230a和第2基部210的形状，逐渐扩展，将脱模膜40的整个表面覆盖。图中，用熔化树脂50’表示密封树脂材料50完全熔化的状态。 
考虑树脂固化开始的时刻，调节到达规定真空度为止的时间，以实现至少要在熔化树脂50’的固化开始之前达到规定真空度。 
在像上述那样作为密封树脂材料50使用环氧类树脂的情况下，考虑到气泡的产生(熔化树脂50’开始固化的时间)，可以在从把密封树脂材料50放在脱模膜40上起5秒以内，到达规定真空度。 
如图9(B)所示，在与开始该减压的时刻大致同一时刻，通过使工作台升降机构222动作，使工作台220徐徐上升，直到型腔60内的空气滞留(间隙)消失为止，或者，在固定了工作台220的状态下，利用上述的模具升降机构使第1和第2模具下降，使型腔60内的空气滞留(间隙)消失。结果，熔化树脂50’与第1主表面11a接触，并与其粘接。 
此时，在突出部230的第2中心点(顶点)C2附近，以更大的压力按压密封树脂材料50(熔化树脂50’)。因此，密封树脂材料50沿着突出部230的倾斜，从第2中心点C2朝向第2基部210侧放射状地挤出。因此，能够使密封树脂材料50高效地扩散到从型腔60的中心到边缘的型腔60内的整个区域，所以可有效地防止因型腔60内的空气滞留导致的气泡的产生。 
型腔60内，需要减压到可实质防止在密封部中形成气泡的规定真空度。因此，型腔60达到该规定真空度为止的时间最好设定为，小于通过使工作台220上升或使第1和第2模具下降而使型腔60内的空气滞留完全消 失为止的时间。换而言之，可设定为，在型腔60内达到规定真空度所需要的时间内，使工作台220上升或使第1和第2模具下降的距离，小于熔化树脂50’与第1主表面11a的距离。 
如上所述，在作为密封树脂材料50使用了环氧类树脂的情况下，通过进一步加热，来进行熔化树脂50’的固化。该固化处理可采用与所选择的密封树脂材料对应的任意适合的工序。通过该固化处理，熔化树脂50’形成为密封部。 
根据本发明的半导体器件的制造方法(密封方法)，在使放置在第2模具200上的一部分区域、即、放置在突出部230上的密封树脂材料50熔化时，特别是位于型腔60的中心部的突出部230，将以更大的压力按压密封树脂材料50(熔化树脂50’)，因此，能够使密封树脂材料50更有效地、并且更迅速地从型腔60的中心部被引导扩散到边缘侧。因此，能够更容易地使熔化树脂50’扩散到型腔60的边缘侧，所以可更有效地防止因型腔60内的空气滞留而导致在密封部中产生气泡。另外，根据本发明的密封方法，能够以更短时间、高成品率且高精度形成密封部。 
在完成了密封树脂(熔化树脂)的固化处理后，解除第1和第2模具100和200的合模，把半导体晶片11从第1模具100和脱模膜40上剥离。 
然后，利用研磨工序对固化后的多余的密封树脂(密封部)进行磨削，使柱状电极28的顶面露出，形成外部端子。 
最后，进行单片化工序，获得多个半导体器件10。 
[实施例] 
下面，参照图10对已经说明过的本发明的密封方法的实施例(效果确认试验)进行说明。 
图10(A)是放置了密封树脂材料的第2模具的概略俯视图，图10(B)是表示沿着图10(A)所示的II-II’点划线切断后的剖面的概略图。 
此例的第2模具200的工作台220具有突出部230，该突出部230包括第1圆柱部232和具有比该第1圆柱部232小的直径的第2圆柱部234。 
另外，这些第1圆柱部232和第2圆柱部234，在本例中是由裁剪成 正圆形状的纸片构成。该纸片是使用所谓无尘纸形成的，该无尘纸被设想为在制造半导体器件的无尘室内使用，被实施了无尘对策。在市场上可买到这种无尘纸。 
即，设定第1圆柱部232的厚度h3与第2圆柱部234的厚度h4相等。 
将这些第1和第2圆柱部232和234层叠放置在工作台220上，使得各自的平面形状(正圆)的中心与第2模具200的中心点C2一致，且直径大的第1圆柱部232位于下侧。 
在这些第1和第2圆柱部232和234以及工作台220的露出面上配置脱模膜40。 
在该脱模膜40上放置密封树脂材料50。 
这里，参照表1来说明结果。 
表1表示第2模具200的形状、即第1和第2圆柱部232和234的存在与气泡产生数量和气泡产生率(％)的关系。 
此外，使用直径(Φ)为8英寸的半导体晶片来实施密封工序。另外，密封树脂材料50的平面形状是正圆的圆柱状，且厚度为10mm。 
表1 
    样品数   产生气泡数   气泡产生率(％)
 以往例   20102   156   0.78
 Φ140mm(第1圆柱部)   4370   17   0.39
 Φ100mm(第1圆柱部)   5244   24   0.46
 Φ140mm+Φ100mm (第1圆柱部)+(第2圆柱部)   4370   11   0.25
由此可知，如果采用设置了第1圆柱部(Φ140mm或Φ100mm)的结构和层叠了第1圆柱部(Φ140mm)及第2圆柱部(Φ100mm)的结构，则气泡产生率与以往例比较，可减少到1/3以下。 
另外可知，层叠了直径w1的第1圆柱部(Φ140mm)和直径w2的第2圆柱部(Φ100mm)的结构，与单独采用了第1圆柱部(Φ140mm或 Φ100mm)的结构相比，进一步减少了气泡产生率。 
密封树脂材料的成型构造例 
下面，参照图11对适合在本发明的密封方法中使用的密封树脂材料的结构例进行说明。 
图11(A)是放置在第2模具上的密封树脂材料的概略俯视图，图11(B)是表示沿着图11(A)所示的II-II’点划线切断后的剖面的概略图。 
本例的密封树脂材料50由3部分构成，即、第1圆柱状树脂部52、具有比该第1圆柱状树脂部52小的直径的第2圆柱状树脂部54、和多个放射状树脂部56。 
这些第1和第2圆柱状树脂部52和54配置在脱模膜40的树脂配置区域上。 
此时，将第1和第2圆柱状树脂部52和54层叠放置，使得各自的平面形状的中心与第2模具200的中心点C2一致，且直径大的第1圆柱状树脂部52位于下侧。 
本例的密封树脂材料50在具有第1圆柱状树脂部52和第2圆柱状树脂部54的基础上，还具有被配置成放射状包围第1圆柱状树脂部52的多个放射状树脂部56。 
对于放射状树脂部56，可使其厚度与第1和第2圆柱状树脂部52和54相同。其平面形状可以例如是长方形、椭圆形之类的任意适合的形状，在本例中，以具有向一个方向直线状延伸的长轴的小竹叶形状为例示出。多个放射状树脂部56的长轴的长度最好具有相同的长度。 
关于放射状树脂部56的个数，可以设定为任意适当的数量。放射状树脂部56在本例中设有8个。将8个放射状树脂部56，以第1圆柱状树脂部52的中心为基准，以8个放射状树脂部56的长轴相互呈45°的角度的方式，相互等间隔地配置。另外，在本例中，将第1圆柱状树脂部52与多个放射状树脂部56的每一个配置成相互接触。也可以把第1圆柱状树脂部52和多个放射状树脂部56的每一个配置成相互分离。 
只要将第1圆柱状树脂部52、第2圆柱状树脂部54和多个放射状树 脂部56，使用已说明的简易打饼机分别形成，然后配置在脱模膜上即可。 
如果如上所述，对密封树脂材料进行成型加工来实施密封工序，则可将密封树脂材料熔化后的熔化树脂更高效地、且迅速地从型腔的中心引导扩散到边缘侧，即从半导体衬底的中心引导扩散到边缘侧。因此，可更有效地防止因型腔内的空气滞留而导致在密封部中产生气泡。另外，能够以更短的时间、高成品率且高精度地形成密封部。 
此外，优选将本例的由多个部分构成的密封树脂材料，与使用所说明的在第2模具的结构上具有特征的密封装置的密封工序相组合。这样做可更有效地防止密封工序中的气泡的产生。 

Claims (9)

1.一种半导体器件的制造方法，包括：
准备密封装置的工序，该密封装置具有：具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具；在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的层叠为阶梯状的形状的突出部，该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点，并且在该突出部的包含上述顶点的区域或上述顶面上设有树脂配置区域，该突出部具有最大直径的第1圆柱部、具有比该第1圆柱部小的直径的第2圆柱部、和具有比该第2圆柱部更小的直径的第3圆柱部，该第1圆柱部、第2圆柱部、第3圆柱部的表面面积越向上越小；
准备半导体衬底的工序，该半导体衬底具有：第1主表面，具有芯片形成区域和包围该芯片形成区域的周边区域，并且设有设置在上述芯片形成区域上的二次布线层和与该二次布线层连接的柱状电极；以及与该第1主表面相对的第2主表面；
使上述第1主表面与上述树脂配置区域相对，将上述半导体衬底保持于上述第1模具的工序；
将脱模膜放置在上述第2模具上，使得其位于上述第2模具的上述树脂配置区域上的工序；
加热上述第1模具和第2模具的工序；
在上述脱模膜上放置密封树脂材料的工序；
使上述第1模具和上述第2模具相互接触而合模，形成由该第1模具和第2模具构成的型腔的工序；和
边对上述型腔内进行减压，边使上述密封树脂材料熔化后的熔化树脂与上述第1主表面接触来形成密封部的工序。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述准备密封装置的工序，是准备如下的密封装置的工序：该密封装置的上述第2模具的上述突出部，构成为以上述第2中心点为同心的多个圆柱部以越向上层其表面面积越小的方式层叠为阶梯状的形状；并且最上层的圆柱部的表面为上述树脂配置区域。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述准备密封装置的工序，是准备如下的密封装置的工序：该密封装置的上述第2模具的上述突出部，构成为以上述第2中心点为同心的顶面为相似形的多个四棱柱部以越向上层该顶面的面积越小的方式层叠为阶梯状的形状；并且最上层的上述四棱柱部的表面为上述树脂配置区域。
4.一种半导体器件的制造方法，其特征在于，包括：
准备密封装置的工序，该密封装置具有：具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具；在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的突出部，该突出部的顶点位于与上述衬底安装面的第1中心点相对的第2中心点，该突出部具有倾斜，且该突出部的高度沿上述第2模具的边缘的整个方向逐渐降低，在该突出部的包含上述顶点的区域上设有树脂配置区域，
准备半导体衬底的工序，该半导体衬底具有：第1主表面，具有芯片形成区域和包围该芯片形成区域的周边区域，并且设有设置在上述芯片形成区域上的二次布线层和与该二次布线层连接的柱状电极；以及与该第1主表面相对的第2主表面；
使上述第1主表面与上述树脂配置区域相对，将上述半导体衬底保持于上述第1模具的工序；
将脱模膜放置在上述第2模具上，使得其位于上述第2模具的上述树脂配置区域上的工序；
加热上述第1模具和第2模具的工序；
在上述脱模膜上放置密封树脂材料的工序；
使上述第1模具和上述第2模具相互接触而合模，形成由该第1模具和第2模具构成的型腔的工序；和
边对上述型腔内进行减压，边使上述密封树脂材料熔化后的熔化树脂与上述第1主表面接触来形成密封部的工序，
上述准备密封装置的工序，是准备如下的密封装置的工序：该密封装置的上述第2模具的上述突出部由上述顶点位于上述第2中心点的曲面形成，上述树脂配置区域位于该顶点。
5.根据权利要求1～4中任意一项所述的半导体器件的制造方法，其特征在于，
在放置上述密封树脂材料的工序中所放置的上述密封树脂材料还包含多个放射状树脂部，该多个放射状树脂部配置成以放射状包围圆柱状树脂部。
6.一种密封装置，具有：具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具；其特征在于，
在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的层叠为阶梯状的形状的突出部，该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点，该突出部具有最大直径的第1圆柱部、具有比该第1圆柱部小的直径的第2圆柱部、和具有比该第2圆柱部更小的直径的第3圆柱部，该第1圆柱部、第2圆柱部、第3圆柱部的表面面积越向上越小。
7.根据权利要求6所述的密封装置，其特征在于，
上述第2模具的上述突出部，构成为以上述第2中心点为同心的多个圆柱部以越向上层其表面面积越小的方式层叠为阶梯状的形状。
8.根据权利要求6所述的密封装置，其特征在于，
上述第2模具的上述突出部，构成为以上述第2中心点为同心的顶面为相似形的多个四棱柱部以越向上层该顶面面积越减小的方式层叠为阶梯状的形状。
9.一种密封装置，具有：具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具；其特征在于，
在该第2模具的与上述衬底安装面相对的相对面上，设有朝向上述第1模具侧的凸状的突出部，该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点，且该突出部具有倾斜，该突出部的高度沿上述第2模具的边缘的整个方向逐渐降低，
上述第2模具的上述突出部由上述顶点位于上述第2中心点的曲面形成。
CN2007100979021A 2006-05-23 2007-04-18 半导体器件的制造方法和制造装置 Expired - Fee Related CN101079383B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006142991 2006-05-23
JP2006142991A JP4794354B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法
JP2006-142991 2006-05-23

Publications (2)

Publication Number Publication Date
CN101079383A CN101079383A (zh) 2007-11-28
CN101079383B true CN101079383B (zh) 2011-12-14

Family

ID=38750030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100979021A Expired - Fee Related CN101079383B (zh) 2006-05-23 2007-04-18 半导体器件的制造方法和制造装置

Country Status (4)

Country Link
US (2) US7621732B2 (zh)
JP (1) JP4794354B2 (zh)
KR (2) KR101375135B1 (zh)
CN (1) CN101079383B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107850559A (zh) * 2015-05-29 2018-03-27 Ca卡西索有限公司 用于测量全血中血小板功能的电极组件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101669B1 (ko) * 2009-12-01 2011-12-30 삼성전기주식회사 전자부품 제조장치 및 전자부품 제조방법
CN102259831A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
JP5468574B2 (ja) * 2011-06-29 2014-04-09 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
US9662812B2 (en) 2012-02-14 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for molding integrated circuits
CN103240833B (zh) * 2012-02-14 2015-11-18 台湾积体电路制造股份有限公司 模制集成电路的方法
JP6125317B2 (ja) * 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
EP3760408A4 (en) * 2018-03-29 2021-04-07 Hitachi Chemical Company, Ltd. METHOD FOR MANUFACTURING A MOLDED ARTICLE AND METHOD FOR MANUFACTURING AN ELECTRONIC COMPONENT

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514849A (en) * 1964-12-31 1970-06-02 Texas Instruments Inc Method for making a glass-to-metal seal
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
JP3971541B2 (ja) 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
US6558600B1 (en) * 2000-05-04 2003-05-06 Micron Technology, Inc. Method for packaging microelectronic substrates
NL1019042C2 (nl) * 2001-09-26 2003-03-27 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een chip en/of ander voorwerp.
JP3879823B2 (ja) * 2001-11-22 2007-02-14 ソニー株式会社 薄型半導体装置のモールド方法及びそのモールド金型
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514849A (en) * 1964-12-31 1970-06-02 Texas Instruments Inc Method for making a glass-to-metal seal
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107850559A (zh) * 2015-05-29 2018-03-27 Ca卡西索有限公司 用于测量全血中血小板功能的电极组件

Also Published As

Publication number Publication date
KR101384908B1 (ko) 2014-04-11
US20070275507A1 (en) 2007-11-29
US7621732B2 (en) 2009-11-24
JP4794354B2 (ja) 2011-10-19
KR101375135B1 (ko) 2014-03-17
US20100041184A1 (en) 2010-02-18
CN101079383A (zh) 2007-11-28
US7883655B2 (en) 2011-02-08
JP2007317727A (ja) 2007-12-06
KR20070113103A (ko) 2007-11-28
KR20130135219A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
CN101079383B (zh) 半导体器件的制造方法和制造装置
US7520052B2 (en) Method of manufacturing a semiconductor device
US6350631B1 (en) Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
TWI413195B (zh) 減少模封膠體內氣泡之壓縮模封方法與裝置
US20070065653A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
TW201415584A (zh) 氣腔式封裝結構及方法
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
US7060530B2 (en) Semiconductor package having a resin cap member
JP2007287944A (ja) Ｐｏｐ用の半導体装置の製造方法
CN106128965A (zh) 一种无基板封装器件的制作方法
JP3859654B2 (ja) 半導体装置の製造方法
US8148210B1 (en) Method for fabricating a semiconductor chip panel
CN103700596A (zh) 减少模封胶体内气泡的压缩模封方法与装置
US6933178B1 (en) Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package
KR20080083024A (ko) 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법
JP2003124401A (ja) モジュールおよびその製造方法
JP2005225067A (ja) 樹脂モールド方法および樹脂モールド装置
CN110034024A (zh) 封装基板的制造方法
CN100394569C (zh) 防止封装元件溢胶的方法
CN100365781C (zh) 球栅阵列式半导体芯片封装制程
CN216288420U (zh) 芯片保持器件
CN109686716A (zh) 晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺
US6710464B2 (en) Resin mold semiconductor device
CN116230836A (zh) 一种六面发光器件加工工艺、制品及显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131113

Address after: Kanagawa

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Oki Electric Industry Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20170418

CF01 Termination of patent right due to non-payment of annual fee