CN216288420U - 芯片保持器件 - Google Patents

芯片保持器件 Download PDF

Info

Publication number
CN216288420U
CN216288420U CN202121962769.3U CN202121962769U CN216288420U CN 216288420 U CN216288420 U CN 216288420U CN 202121962769 U CN202121962769 U CN 202121962769U CN 216288420 U CN216288420 U CN 216288420U
Authority
CN
China
Prior art keywords
chip
die
holding device
adhesive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121962769.3U
Other languages
English (en)
Inventor
F·V·丰塔纳
M·罗维托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN216288420U publication Critical patent/CN216288420U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75621—Holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本公开的实施例涉及芯片保持器件。一种芯片保持器件，其特征在于，包括：器件主体，具有相互相对的表面，其中在相互相对的表面中的一个表面处提供芯片保存结构，芯片保存结构被配置成保持至少一个半导体芯片或裸片；以及至少一个附接材料分配管道，延伸穿过器件主体，至少一个附接材料分配管道在与芯片保存结构相邻的相互相对的表面中的一个表面处具有材料分配端开口，至少一个附接材料分配管道被配置成将芯片附接材料分配到腔中。利用本公开的实施例，可以有利地改善粘着剂在引线框架上的粘附。

Description

芯片保持器件
技术领域
本描述涉及芯片保持器件。
例如，一个或多个实施例可以被应用于制造诸如集成电路(IC)的半导体器件。
背景技术
如由大量技术和专利文献所证实的，制造诸如集成电路(IC)的半导体器件是一个吸引了广泛研究活动的技术领域。
尽管在该领域进行了广泛的活动，但仍需要进一步改善的解决方案。
本领域需要在半导体器件的制造中提供改善的解决方案。
实用新型内容
本公开的目的是提供一种芯片保持器件，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种芯片保持器件，包括：器件主体，具有相互相对的表面，其中在相互相对的表面中的一个表面处提供芯片保存结构，芯片保存结构被配置成保持至少一个半导体芯片或裸片；以及至少一个附接材料分配管道，延伸穿过器件主体，至少一个附接材料分配管道在与芯片保存结构相邻的相互相对的表面中的一个表面处具有材料分配端开口，至少一个附接材料分配管道被配置成将芯片附接材料分配到腔中。
根据一个或多个实施例，芯片保持器件还包括延伸穿过器件主体的至少一个器件保持管道，至少一个器件保持管道在相互相对的表面中的一个表面处提供的芯片保存结构处具有端开口，以用于向芯片保存结构输送亚大气压。
根据一个或多个实施例，其中芯片保存结构包括在芯片保持器件中的凹陷部分。
根据一个或多个实施例，其中器件主体包括位于与芯片保存结构相邻的至少一个加热源。
根据一个或多个实施例，其中至少一个加热源被配置成以在150℃与170℃之间的温度施加热量。
根据一个或多个实施例，芯片保持器件还包括雕刻在相互相对的表面中的一个表面中的排气路径，以在将芯片附接材料分配到腔中期间提供从腔的排气路径。
利用本公开的实施例，可以有利地改善粘着剂在引线框架上的粘附。
附图说明
现在将参考附图，仅通过示例的方式描述一个或多个实施例，其中：
图1A至图1G是方法的一个实施例中可能步骤的示例；
图2A至图2C是利用实施例中的步骤可获得的结果的示例性平面图；
图3A和图3B是可以被用在实施例中的保持器件的透视图；
图4和图5A至图5B是图3A和图3B的器件的可能用途的示例性的透视图和侧视图；
图6A和图6B是方法的一个实施例中的可能步骤的示例性透视图；
图7A和图7B是实施例中的引线框架的某些元件的透视图；
图8是方法的一个实施例中的可能步骤的示例性侧视图；
图9A和图9B是实施例中的引线框架的某些元件的透视图；
图10是方法的一个实施例中的可能步骤的示例性侧视图；
图11A和图11B是实施例中的基底的某些元件的透视图；
图12是方法的一个实施例中的可能步骤的示例性侧视图；
图13A和图13B是实施例中的基底的某些元件的透视图；以及
图14A至图14H是方法的一个实施例的可能步骤的示例。
应当理解，为了清楚和易于理解，各个图可能未按相同比例绘制。
具体实施方式
在随后的描述中，说明了各种具体细节，以便提供对根据描述的实施例的各种示例的深入理解。这些实施例可以在没有一个或多个具体细节的情况下被获得，或者可以利用其他方法、组件、材料等被获得。在其他情况下，已知的结构、材料或操作未被详细图示或描述，使得实施例的各个方面不被模糊。
在本描述的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，在本描述的各个点中可能出现的诸如“在实施例中”、“在一个实施例中”等的短语不必准确地指代同一个实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构象、结构或特性。
本文使用的标题/附图标记仅为方便起见而被提供，并且因此不限定保护范围或实施例的范围。
贯穿本文所附的附图，为简单起见，相似的部件或元件用相似的附图标记/数字指示，并且为简洁起见，将不对每一个图重复对应的描述。
通过对示例性实施例的即时详细描述的介绍，将简要回顾半导体器件制造的某些基本概念，以及与其相关的某些关键问题。
半导体器件可以包括一个或多个半导体芯片或裸片，它们被布置(附接)在诸如引线框架的基底上。
当前，使用名称“引线框架(leadframe)”(或“引线的框架(lead frame)”)(例如，参见美国专利商标局USPC术语的合并词汇表)来指示为集成电路芯片或裸片提供支持以及电引线的金属框架，以将裸片或芯片中的集成电路互连到其他电子组件或接触。
可以在半导体芯片或裸片与引线框架或基底之间的交界处提供粘着剂以促进相互粘合。
在引线框架或基底上布置和附接半导体芯片或裸片可以包括诸如以下步骤：在引线框架或基底的旨在布置半导体芯片或裸片的部分处提供粘着剂，以及将半导体芯片或裸片布置在这种粘着剂上。
引线框架或基底与附接在其上的半导体芯片或裸片之间的电连接可以以金属布线的形式被提供(所谓的引线键合技术可以是这种方法的示例)。
绝缘化合物(例如，环氧树脂模制化合物)可以被模制到引线框架或基底上，以封装布置在其上的一个或多个半导体裸片。
当半导体芯片或裸片的厚度较小时，例如在垂直集成光电二极管(VIP)技术的情况下，将半导体芯片或裸片布置在诸如引线框架的基底上提供的粘着剂上可以是挑战性的。
诸如VIP的技术可以涉及使用厚度低至120μm的半导体芯片或裸片，即或多或少一张纸的厚度。这被发现有助于在诸如金属氧化物半导体场效应晶体管(MOSFET)的组件中获得Z方向上的低电阻和低功耗。
发现将具有减小厚度的半导体芯片或裸片布置在诸如引线框架的基底上提供的粘着剂上会暴露于空气不期望地夹带在粘着剂中的风险。夹带的空气可以引起半导体芯片或裸片变形，增加电阻。此外，例如在微机电系统(MEMS)传感器应用中，半导体芯片或裸片的变形可以对器件性能产生负面影响。
此外，将具有减小厚度的半导体芯片或裸片布置在诸如引线框架的基底上提供的粘着剂上可能导致粘着剂在半导体芯片或裸片的(前或顶)表面之上的不期望溢出。例如，形成在该表面上的接触焊盘可能被溢出在其上的粘着剂覆盖，这可能妨碍在半导体芯片或裸片与引线框架中的引线之间提供电连接。
此外，在将封装(绝缘)化合物模制到附接到基底(诸如引线框架)上的半导体芯片或裸片上之后，在绝缘化合物与溢出在半导体芯片或裸片(前或顶)表面之上的粘着剂之间的交界处可能出现分层，这可以通过热循环(TC)测试来被证明。因此可能导致绝缘化合物和半导体芯片或裸片的不期望分离。
注意，隔离(standoff)球体可以被嵌入在引线框架或基底上提供的粘着剂中，以便有助于控制其粘合线厚度(BLT)。
然而，发现这可能导致在粘着剂中形成所谓的“通道空隙”，这又可能导致粘着剂在半导体芯片或裸片的(顶)表面之上的不期望溢出。
注意，控制在裸片正下方的粘着剂可以有助于减小粘着剂/模交界面积，从而减少在绝缘化合物与粘着剂之间的交界处的分层的发生。
解决上述缺陷的尝试可以涉及利用包括导电裸片附接膜(CDAF)的材料来代替在半导体芯片或裸片与基底(诸如引线框架)之间的交界处的粘着剂。
然而，CDAF材料可能昂贵(大约是粘着剂价格的两倍)，并且这种材料可以表现出低导热性，例如1W/M°K。
也可以考虑粘着剂丝网印刷。然而，这可能涉及可丝网印刷的粘着剂，这可能导致对半导体芯片或裸片变形以及粘着剂地板时间(floor time)的敏感性增加。
此外，先进分配可以被视为解决上述缺陷的一种方式。然而，由于大型半导体芯片或裸片上的方形螺旋分配布局，这种方法可能与低容量相关。
与粘着剂丝网印刷和/或先进分配相比，一个或多个实施例可以减少在半导体器件制造中将半导体芯片或裸片布置和附接在基底(诸如引线框架)上涉及的时间，同时经由控制粘着剂分配降低粘着剂溢出在半导体芯片或裸片(顶)表面之上的风险。
在一个或多个实施例中，可以通过将粘着剂材料分配在形成于半导体芯片或裸片与引线框架或基底之间的交界处的限制腔室中，来有助于控制粘着剂的量(尺寸)。
图1A是从切割的晶片12拾取半导体裸片或芯片10的动作的示例，切割的晶片12可选地被布置在粘合带14上。
如所图示的，半导体裸片或芯片10可以包括：第一(前或顶)表面10a，在下文中也被称为“有源表面”，其上形成有多个焊盘(为了简单起见，这些焊盘在图中不可见)；以及第二(后或底)表面10b，与第一表面10a相对，在下文中也被称为“非有源表面”。
如所图示的，以本领域本身已知的方式，可以借助拾取器件或工具16，从切割的晶片12拾取半导体裸片或芯片10。
例如，可以在拾取器件16的相对面之间提供一个或多个管道(为简单起见，不可见)，通过该管道可以施加亚大气压，以有助于通过真空行动从切割的晶片12拾取半导体芯片或裸片10。
图1B是使用拾取器件16将半导体芯片或裸片10布置在支撑结构18中的可能性的示例，支撑结构18被提供有某种雕刻，诸如凹陷部分18a，以便有助于(准确)定位半导体裸片或芯片10。
如所图示的，凹陷部分18a的深度可以低于半导体裸片或芯片10的厚度，使得半导体裸片或芯片10的有源表面10a至少略微从支撑结构18突出。
这可以有助于通过图1C中的芯片保持器件或工具20来拾取半导体裸片或芯片10(准确地定位在支撑结构18中)。
另外，应当理解，虽然是有利的，但图1A至图1C中图示的步骤不是强制性的。例如，在某些实施例中，可以直接使用工具20来从切割的晶片12拾取半导体裸片或芯片10。
如图1C中所示，保持器件20可以包括棱柱体部分22，可选地是基于正方形或基于矩形。棱柱部分22可以包括第一(上)面22a、第二(下)面22b和多个(例如，四个)侧面22c。
如所图示的，可以在棱柱部分22的第二(下)面22b处提供诸如凹陷的雕刻结构24，其中一个或多个(可选地圆柱形)管道26(在下文中被称为“主”管道)延伸穿过保持器件20的主体，具有在雕刻结构24处的第一端26a和与第一端26a相对的第二端26b。
如所图示的，管道26可以延伸穿过保持器件20的主体的中心毂(hub)部分。两个或更多个这种(主)管道26可以形成在保持器件20的主体中，例如在保持器件20的主体的更外围位置处。
在以下描述中，为了简单起见，将仅考虑如所图示的一个主管道26，该主管道26具有其适于耦合到亚大气压源(诸如，真空泵28)的第二端26b。
如所图示的，在一个或多个实施例中，除了一个或多个“主”管道26之外，一个或多个另外的“次级”管道30可以形成在保持器件20中。
如所图示的，(一个或多个)次级管道30可以可选地是圆柱形，并且至少在第一(上)面22a与围绕雕刻结构24的第二(下)面22b的部分之间延伸穿过器件20的棱柱体部分22。
(一个或多个)次级管道30可以具有在围绕雕刻结构24的第二(下)面22b的部分处的第一端30a，并且具有在第一(上)面22a处的第二端30b。因此，与在(凹陷)雕刻结构24中打开的(一个或多个)主管道26的第一端26a相比，(一个或多个)次级管道30的第一端30a将被布置在相对于器件20的主体更“外部”的位置处。
同样，虽然两个或更多个次级管道30可以形成在保持器件20中，但在以下描述中，为简单起见将仅考虑一个次级管道30。
如本文所例示的，管子32(例如塑料材料)可以连接到次级管道30的第二端30b，以用于耦合到包含粘着剂46的容器44，如下文所讨论的。
如下文结合图3B所讨论的，多个通道(半圆柱形槽)31可以在第二(下)面22b的围绕凹陷雕刻结构24的一个或多个部分处形成在保持器件20中。如所图示的，槽31(为简单起见，在其他图中不可见)可以在雕刻结构24与棱柱部分22的侧面22c之间延伸。
如所图示的，(一个或多个)主管道26和(一个或多个)次级管道30可以在基本彼此平行的方向上延伸，而槽31可以在基本垂直于主管道26和次级管道30的方向的平面中延伸。
如图1C中例示的，经由保持器件或工具20拾取半导体芯片或裸片10可以包括(可能在将保持器件20定位在支撑结构18上方之后)：将保持器件20的雕刻结构24布置在其上布置的半导体芯片或裸片10的前表面或顶表面处；致动泵28以向(一个或多个)管道26施加亚大气压(真空)，以使半导体芯片或裸片10被保存在雕刻结构24处；以及抬起具有保持在雕刻结构24处的半导体芯片或裸片10的保持器件20。
如所图示的，凹陷雕刻结构24的高度或深度可以高于半导体芯片或裸片10的厚度，使得半导体芯片或裸片10因此可以完全被容纳在雕刻结构24内。因此，半导体芯片或裸片10可以相对于槽或通道31的平面完全凹陷。
如图1C和图1D的序列中所示，一旦从支撑结构18抬起，具有保持在雕刻结构24处的半导体芯片或裸片10的保持器件20可以被布置在引线框架36上方的半导体芯片或裸片10旨在被安装的位置处(也参见下面将讨论的图4的透视图)。
如所述的，“引线框架(leadframe)”(或“引线的框架(lead frame)”)是用于金属框架的常规名称，其为集成电路芯片或裸片(诸如10)提供支撑基底以及电引线，以将裸片或芯片中的集成电路互连到其他电子组件或接触。
本质上，引线框架包括导电结构(引线)的阵列，其从轮廓位置在半导体芯片或裸片的方向上向内延伸，从而从裸片焊盘形成导电结构的阵列。
如本领域中常规的，可以以理论上无限长的带(其中形成多个器件)的形式提供这种引线框架36，由此形成的个体器件通过最终的“单体化”操作来被最终分离。为此，引线框架36可以沿其长度提供有基准点，为简单起见，在图中不可见。
在下文中，将仅考虑旨在容纳单个芯片或裸片(诸如10)的引线框架36的一部分(并且在诸如图2A至图2C、图4、图6A、图6B、图7A、图7B、图9A、图9B、图11A、图11B、图13A、图13B的图中被图示)。
在一个或多个实施例中，可在引线框架36的(上或顶)表面上形成一个或多个蚀刻部分38。在下文中，为简单起见，将仅考虑形成在引线框架36上的一个蚀刻部分38。
如图1D中图示的，器件20可以被布置在引线框架36上，使得雕刻结构24的至少一部分(其中具有芯片或裸片)和次级管道30的第一端30a被定位在蚀刻部分38处，以便在半导体芯片或裸片10与被器件20的外围(在该处提供槽31)包围的引线框架36之间的交界处形成受限制的(基本封闭的)腔室40(在图2A的平面图中也可见)。
如由图1E至图1F和图2B至图2C的序列所例示的，来自容器44的裸片附接粘着剂46可以被分配(通过重力或由于正泵浦行动)到腔室40中，以有助于将半导体裸片或芯片10附接在引线框架36上。
从容器44，粘着剂46(用于裸片附接目的的本领域技术人员已知的任何类型)可以流过次级管道30到引线框架36的蚀刻部分38，以填充在半导体芯片或裸片10与引线框架36之间的交界，因此根据需要在半导体芯片或裸片10与引线框架36之间提供粘合。
如所述的，虽然被限制(即由限制表面或壁界定的体积或腔)，但由于存在由槽31提供的通道，腔室40未被完全(密封地)封闭：这些通道可以促进空气从腔室40中的离开，空气被流入腔室40中的粘着剂46代替(并且因此被“排出”)。
通道31的小截面以其他方式防止粘着剂46从腔室40的任何不期望溢出。
在一个或多个实施例中，经由器件20在限制腔室40中分配粘着剂46可以有助于：控制在半导体芯片或裸片10和引线框架36之间的交界处分配的粘着剂46的量(尺寸)；防止在半导体芯片或裸片10和引线框架36之间的交界处形成所谓的“通道空隙”；防止粘着剂46溢出在半导体芯片或裸片10的有源(顶)表面10a之上从而降低粘着剂46不期望地溢出到其上的焊盘上的风险，这可能不利地影响在这种焊盘与引线框架36之间的电连接；以及减少在半导体芯片或裸片10与引线框架36之间的交界处分配粘着剂46涉及的时间(例如，减少到3秒)。
如图1E和图1F中所示，其上定位有器件20的引线框架36可以位于加热表面48(例如，板)处。
表面48可以被加热到(适度)高于室温的温度(例如60℃)，以便通过降低粘着剂的粘度46，来进一步减少在半导体芯片或裸片10和引线框架36之间的交界处分配粘着剂46涉及的时间。
图1G是通过从引线框架36移除保持器件20的步骤产生的器件的示例，引线框架36通过粘着剂46在其上附接有半导体裸片或芯片10。
在一个或多个实施例中，保持器件20的雕刻结构24的壁可以包括聚四氟乙烯(PTFE或特氟隆)或施加在其上的类似脱模剂。这可以有助于从引线框架36移除器件20，防止粘着剂46在雕刻结构24的壁上的粘附。
在一个或多个实施例中，可以通过将如图1G中所示的组件放置在烘箱中(为简单起见不可见)，可选地在150℃和250℃之间的温度下加热，来促进在半导体裸片或芯片10与引线框架36之间的交界处分配的粘着剂46的固化。
如在本领域中常规的，在引线框架36与附接在其上的半导体芯片或裸片10之间的电连接可以以金属布线的形式被提供(所谓的引线键合技术可以是这种方法的示例)。
如在本领域中常规的，模制化合物可以被模制到由图1G的动作产生的器件上。模制化合物可以提供半导体芯片或裸片10的(本身电绝缘的)封装，可能延伸到引线框架36中的引线与裸片焊盘之间的空间中。如可以在图2A与图2C中看到的，U形通道41可以被提供在引线框架36的表面上，以促进模制化合物的粘附。
为简单起见，布线和模制化合物在图中不可见。
如图5A和图5B中所例示的，在某些实施例中，可以提供通过器件20的主体起作用的一个或多个(另外的)热源50。
例如，这些加热源可以被布置在一个或多个(另外的)管道50处，管道50在棱柱部分22的第一(上)面22a与雕刻结构24之间延伸。
(一个或多个)“加热”管道50可以是圆柱形，并且基本上平行于(一个或多个)主管道26和(一个或多个)次级管道30。
加热“元件”52(本领域技术人员已知的类型，被图示为从图5B中的管道50中抽出)可以被布置在(一个或多个)管道50中，可能接触在雕刻结构24处保持的半导体芯片或裸片10的有源表面10a。
这可以有利于加热半导体芯片或裸片10，并且有利于固化分配到腔40中的粘着剂46，目的是例如在器件20最终从引线框架36上抬起时防止粘着剂46在半导体芯片或裸片10的有源表面10a之上的不期望溢出(迁移)。
在一个或多个实施例中，(一个或多个)加热元件52可以利用在150℃与170℃之间的温度被加热。(一个或多个)加热元件52的外壁可以是绝热的，以防止加热管道50的壁的不期望加热，这有助于减少器件20的加热。
如图6A和图6B中所例示的，在某些实施例中，(一个或多个)加热元件52可以在一个(上)端处耦合到支撑件54，支撑件54可以被配置成朝向器件20的棱柱部分22推进，以将(一个或多个)加热元件52插入到对应的(一个或多个)加热管道50中。
如所讨论的，在一个或多个实施例中，可以在引线框架36上形成多于一个的蚀刻部分38。
例如，如图7A中所例示的，引线框架36可以包括两个蚀刻部分38。在每个蚀刻部分38处分配粘着剂46(例如，经由相应的管道30)可以有助于减少在半导体芯片或裸片10与限制腔室40中的引线框架36之间的交界处分配粘着剂46涉及的时间量。
如图7B中所例示的，在两个蚀刻部分38之间延伸的一个或多个通道49可以形成在引线框架36上。(一个或多个)通道49可以有利于改善粘着剂46在引线框架36上的粘附，并且有助于进一步减少在半导体芯片或裸片10与限制腔室40中的引线框架36之间的交界处分配粘着剂46涉及的时间(例如，至1.5秒)。
除了QFN-MR(多行)封装(在诸如图1C至图7B的图中例示)之外，图8(与图1D基本相似)加上图9A和图9B是还可以将实施例应用于QFN标准封装的示例。
一个或多个实施例还可以与LGA/BGA封装结合使用，如图10至图13B中所例示的。
LGA(平面网格阵列)/BGA(球栅阵列)是一种涉及有机材料基底模制(附图标记58)的封装类型。
如所图示的(例如参见图10，其再次基本上类似于图1D和图8)，可选地包括铜的裸片焊盘59可以被布置在有机基底58的(上或前)表面上。裸片焊盘59的厚度可以在17.5μm与35μm之间。
如本文所例示的(参见图11A)，蚀刻部分38可以形成在裸片焊盘59上，并且器件20可以被布置在裸片焊盘59上(参见图11B)，使得雕刻结构24的至少一部分和次级管道30的第一端30a的至少一部分在裸片焊盘59中的蚀刻部分38之上延伸。然后可以以类似于上面针对QFN封装描述的方式，通过次级管道30将粘着剂46分配在如此形成的限制腔室40中。
图12(其再次基本类似于图1D、图8和图10)是提供嵌入在有机基底58中的一个或多个轨道56(可选地包括铜)的可能性的示例。
(一个或多个)轨道56的提供可以导致基底58在旨在布置半导体芯片或裸片10的区域的相对侧处的不同水平(参见图12中的附图标记60的台阶结构，其可以具有对应于轨道56的厚度的高度)。
水平的差异可以促进通过器件20的(一个或多个)次级管道30分配的粘着剂46从限制腔室40中不期望的泄漏。结果，在半导体芯片或裸片10与有机基底58之间的粘合可能被负面影响。
在一个或多个实施例中，粘着剂46从限制腔室40的这种不期望泄漏可以通过在器件20的棱柱部分22的第二面22b与有机基底58之间的交界处布置一个或多个垫圈62来抵消，垫圈62可选地包括PTFE。(一个或多个)垫圈62可以有助于减小在旨在布置半导体芯片或裸片10的有机基底58的部分处形成的水平的差异。
如本文所例示的，器件20可以再次被布置在基底58上(参见图13B)，使得雕刻结构24的至少一部分以及次级管道30的第一端30a的至少一部分在基底58中的蚀刻部分38之上延伸。粘着剂46然后可以以类似于上述的方式，通过次级管道30被分配到如此形成的限制腔室40中。
图14A至图14H是将如先前通过参考单个芯片或裸片10例示的步骤，实施到基本同时处理的多个芯片或裸片10的可能性的示例，如制造半导体器件领域中以其他方式常规的那样。
应当另外理解，结合图14A至图14H提供的公开内容同样适用于通过参考结合图8和图9A、图9B、图10和图11A、图11B加上图12和图13A、图13B的单个芯片或裸片10例示的步骤。
如所述的，贯穿本文所附的附图，相同的部件或元件用相同的附图标记/数字指示并且为简洁起见将不重复对应的描述，条件是：在诸如图1C至图7B的图中，保持器件20被图示为位于芯片或裸片10上方，基底36在芯片或裸片10下方，并且粘着剂46从半导体芯片或裸片10上方被分配到腔室40中；并且图14A至图14F中图示的部件的布置至少部分地“颠倒”，这是因为保持器件20位于芯片或裸片10下方，引线框架(基底)36布置在芯片或裸片10上方，并且粘着剂46从被图示为在半导体芯片或裸片10之下的容器46被分配到腔室40中。
图14A至图14B是将多个半导体芯片或裸片10布置在“歧管”保持器件20上的示例(这可以经由一个或多个拾取器件16发生)。
如本文所例示的(并且根据在先前图中例示的实施例中也可以采用的解决方案)，保持器件20可以包括插入件74，其可选地包括金属材料和PTFE，在插入件74中形成了雕刻结构24。
延伸穿过多个保持器件20的主管道26和次级管道30也可以延伸穿过插入件74。可以提供插入件74以促进半导体裸片或芯片10的(准确)定位。
图14C和图14D是引线框架36的示例，引线框架36具有形成在其前表面(在这里，面朝下)上的多个蚀刻部分38，引线框架36被定位到(紧靠)其上布置有半导体裸片或芯片10的保持器件20上。
图14E至图14F的序列是从(一个或多个)容器44通过次级管道30被分配到由图14C至图14D的步骤产生的限制腔室40中的裸片附接粘着剂46的示例，以便有助于将半导体芯片或裸片10附接在引线框架36上。
可以再次通过将所得组件放置在烘箱(图中不可见)中固化，来对分配在半导体芯片或裸片10和引线框架36之间的交界处的粘着剂46进行固化。
如图14G中所例示的，由图14F的步骤产生的两个或更多个保持器件20可以被翻转、堆叠在彼此的顶部上并且被布置在烘箱中，以促进对分配在半导体芯片或裸片10与引线框架36之间的交界处的粘着剂46进行固化。
图14H是由从其上附接有半导体芯片或裸片10的引线框架36移除保持器件20的步骤产生的器件的示例。
如本领域常规的另外步骤(引线键合以在芯片或裸片10的前表面或顶表面处的裸片焊盘与引线框架36中的引线之间提供电连接、模制绝缘封装化合物、单体化)可以完成个体半导体器件的生产。
如本文例示的方法可以包括：
将具有至少一个半导体芯片或裸片(例如，10)的芯片保持器件(例如，20)布置在芯片安装基底(例如，36；58)中，该至少一个半导体芯片或裸片被布置在芯片保持器件中提供的芯片保存结构(例如，24)处并且面对芯片附接位置(例如，38)，其中在至少一个半导体芯片或裸片(布置在芯片保持器件中的所述芯片保存结构处)与所述芯片安装基底中的芯片附接位置之间形成腔(例如，40)；以及
将(例如，30、32)芯片附接材料(例如，46)分配到所述腔中，其中所述至少一个半导体芯片或裸片在所述芯片附接位置处被附接到所述芯片安装基底上。
如本文例示的方法可以包括：经由施加在所述芯片保存结构处的亚大气压(例如，在28处)，来将所述至少一个半导体芯片或裸片保持在所述芯片保持器件中。
在如本文例示的方法中，所述芯片保存结构可以包括在所述芯片保持器件中的凹陷部分。
如本文例示的方法可以包括：
在所述芯片安装基底中的所述芯片附接位置处提供至少一个蚀刻部分；以及
在所述芯片附接位置处的所述至少一个蚀刻部分处，将芯片附接材料分配到所述腔中。
如本文例示的方法可以包括以下至少一项：
通过使所述芯片安装基底与加热表面(例如，48)接触，来促进将芯片附接材料分配到所述腔中，加热表面优选在60℃与90℃之间的温度；和/或
通过加热来促进分配到所述腔中的芯片附接材料的固化，优选烘箱加热，优选在150℃与250℃之间的温度，所述基底具有附接在其上的所述至少一个半导体芯片或裸片；和/或
通过利用加热源(例如，52)来加热布置在与所述腔相对的所述芯片保存结构处的所述至少一个半导体芯片或裸片，来抵消芯片附接材料在所述至少一个半导体芯片或裸片与所述芯片保存结构之间的流动，优选在150℃与170℃之间的温度。
如本文例示的方法可以包括：向所述芯片保存结构提供表面雕刻，该表面雕刻在将芯片附接材料分配到所述腔中期间提供从所述腔的排气路径。
用在如本文例示的方法中的芯片保持器件可以包括：
具有相互相对表面(例如22a、22b)的器件主体(例如22)，所述芯片保存结构被提供在所述相互相对表面中的一个表面(例如22b)处；以及
延伸穿过所述器件主体的至少一个附接材料分配管道(例如，30)，所述至少一个附接材料分配管道在所述相互相对的表面中的与所述芯片保存结构相邻的所述一个表面处具有材料分配端(例如，30a)开口，所述至少一个附接材料分配管道被配置成将芯片附接材料分配到所述腔中。
用于在如本文例示的方法中的芯片保持器件可以包括延伸穿过所述器件主体的至少一个器件保持管道(例如，26)，所述至少一个器件保持管道在所述相互相对的表面中的所述一个表面处提供的所述芯片保存结构处具有材料分配端(例如，26a)开口，以用于向其输送亚大气压。
在用于在如本文例示的方法中的芯片保持器件中，所述芯片保存结构可以包括在所述芯片保持器件中的凹陷部分。
在用于在如本文例示的方法中的芯片保持器件中，所述器件主体可以包括位于与所述芯片保存结构相邻的至少一个加热源，所述至少一个加热源优选地可以在150℃与170℃之间的温度激活。
在用于在如本文例示的方法中的芯片保持器件中，所述相互相对表面中的所述一个表面包括表面雕刻，该表面雕刻被配置成：在将芯片附接材料分配到所述腔中期间提供从所述腔的排气路径。
一个或多个实施例可以涉及一种方法。
一个或多个实施例可以涉及对应的器件。
一个或多个实施例可以例如在半导体器件制造中提供各种类型的改善。
例如，一个或多个实施例可以提供以下优点中的一个或多个优点：减少布置在诸如引线框架的基底上的半导体芯片或裸片的变形(主要是在半导体芯片或裸片的厚度较小时)；改善分配在基底上的粘着剂的粘附力；减少在半导体芯片或裸片与半导体芯片或裸片的(前或顶)表面之上的基底之间的交界处提供的粘着剂的溢出(主要在这种半导体芯片或裸片的厚度较小时)；粘着剂在半导体芯片或裸片与基底之间的交界处的受控尺寸的施加；以及在基底上布置和附接半导体芯片或裸片涉及的时间的减少。
一个或多个实施例可以被用在QFN(四方扁平无引线)VIPower(垂直智能电源)产品上，其可选地包括具有小厚度(例如，110μm)的裸片。
一个或多个实施例可以被用在UQFN(超薄四方扁平无引线)MR(多行)产品上，其可选地包括具有小厚度(例如，145μm)的裸片。
一个或多个实施例可以被用在MEMS(微机电系统)产品上。
本公开的一方面提供了一种方法，包括：将至少一个半导体芯片或裸片保持在由芯片保持器件提供的芯片保存结构内；将芯片保持器件布置成面向芯片安装基底的芯片附接位置，其中布置将芯片保持器件的外围放置成与芯片安装基底接触、并且在至少一个半导体芯片或裸片与芯片附接位置之间形成腔；以及将芯片附接材料分配到腔中，其中芯片附接材料将至少一个半导体芯片或裸片在芯片附接位置处附接到芯片安装基底上。
根据一个或多个实施例，其中保持包括：经由施加亚大气压，将至少一个半导体芯片或裸片保存在芯片保持器件的芯片保存结构内。
根据一个或多个实施例，其中芯片保存结构包括在芯片保持器件中的凹陷部分。
根据一个或多个实施例，方法还包括：在芯片安装基底中的芯片附接位置处提供至少一个蚀刻部分；以及其中分配包括将芯片附接材料分配到腔中并且穿过至少一个蚀刻部分。
根据一个或多个实施例，方法还包括：使芯片安装基底与加热表面接触，以便促进将芯片附接材料分配到腔中。
根据一个或多个实施例，方法还包括：将加热表面加热到在60℃与90℃之间的温度。
根据一个或多个实施例，方法还包括：将芯片安装基底加热，以便促进芯片附接材料的固化。
根据一个或多个实施例，其中加热包括：加热到在150℃与250℃之间的温度。
根据一个或多个实施例，方法还包括：利用加热源来加热在与腔相对的位置处的至少一个半导体芯片或裸片，以便防止在至少一个半导体芯片或裸片与芯片保存结构之间的芯片附接材料的流动。
根据一个或多个实施例，方法还包括：将加热源加热到在150℃与170℃之间的温度。
根据一个或多个实施例，方法还包括：向芯片保存结构提供表面雕刻，以在将芯片附接材料分配到腔中期间提供从腔的排气路径。
根据一个或多个实施例，其中芯片保持器件包括：器件主体，具有相互相对的表面，其中芯片保存结构被提供在相互相对的表面中的一个表面处；以及至少一个附接材料分配管道，延伸穿过器件主体，至少一个附接材料分配管道在与芯片保存结构相邻的相互相对的表面中的一个表面处具有材料分配端开口，至少一个附接材料分配管道被配置成将芯片附接材料分配到腔中。
根据一个或多个实施例，其中布置芯片保持器件包括：将垫圈压缩在芯片保持器件的外围与芯片安装基底之间。
根据一个或多个实施例，其中将芯片附接材料分配到腔中包括：通过形成在芯片保持器件的主体中的管道进行分配。
在不违背基本原理的情况下，细节和实施例可以相对于仅通过示例的方式描述的内容变化，甚至显著变化，而不脱离实施例的范围。
权利要求是本文结合实施例提供的技术公开的组成部分。
保护范围由所附权利要求确定。

Claims (6)

1.一种芯片保持器件，其特征在于，包括：
器件主体，具有相互相对的表面，其中在所述相互相对的表面中的一个表面处提供芯片保存结构，所述芯片保存结构被配置成保持至少一个半导体芯片或裸片；以及
至少一个附接材料分配管道，延伸穿过所述器件主体，所述至少一个附接材料分配管道在与所述芯片保存结构相邻的所述相互相对的表面中的所述一个表面处具有材料分配端开口，所述至少一个附接材料分配管道被配置成将芯片附接材料分配到腔中。
2.根据权利要求1所述的芯片保持器件，其特征在于，还包括延伸穿过所述器件主体的至少一个器件保持管道，所述至少一个器件保持管道在所述相互相对的表面中的所述一个表面处提供的所述芯片保存结构处具有端开口，以用于向所述芯片保存结构输送亚大气压。
3.根据权利要求1所述的芯片保持器件，其特征在于，所述芯片保存结构包括在所述芯片保持器件中的凹陷部分。
4.根据权利要求1所述的芯片保持器件，其特征在于，所述器件主体包括位于与所述芯片保存结构相邻的至少一个加热源。
5.根据权利要求4所述的芯片保持器件，其特征在于，所述至少一个加热源被配置成以在150℃与170℃之间的温度施加热量。
6.根据权利要求1所述的芯片保持器件，其特征在于，还包括雕刻在所述相互相对的表面中的所述一个表面中的排气路径，以在将芯片附接材料分配到所述腔中期间提供从所述腔的排气路径。
CN202121962769.3U 2020-08-24 2021-08-20 芯片保持器件 Active CN216288420U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000020386 2020-08-24
IT202000020386 2020-08-24
US17/398,710 2021-08-10
US17/398,710 US20220059368A1 (en) 2020-08-24 2021-08-10 Method of manufacturing semiconductor devices and corresponding device

Publications (1)

Publication Number Publication Date
CN216288420U true CN216288420U (zh) 2022-04-12

Family

ID=72886097

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110958716.2A Pending CN114093778A (zh) 2020-08-24 2021-08-20 制造半导体器件的方法和对应器件
CN202121962769.3U Active CN216288420U (zh) 2020-08-24 2021-08-20 芯片保持器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110958716.2A Pending CN114093778A (zh) 2020-08-24 2021-08-20 制造半导体器件的方法和对应器件

Country Status (2)

Country Link
US (1) US20220059368A1 (zh)
CN (2) CN114093778A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈

Also Published As

Publication number Publication date
CN114093778A (zh) 2022-02-25
US20220059368A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US7520052B2 (en) Method of manufacturing a semiconductor device
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US8669140B1 (en) Method of forming stacked die package using redistributed chip packaging
US8048358B2 (en) Pop semiconductor device manufacturing method
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
CN107230643B (zh) 具有用于在囊封体中形成开口的延伸结构的封装装置
US9984900B2 (en) Semiconductor device including at least one element
JP2003174124A (ja) 半導体装置の外部電極形成方法
CN110021557A (zh) 半导体装置封装及相关方法
CN101556946A (zh) 形成半导体封装件的方法及其结构
CN112151466B (zh) 芯片封装结构及其制作方法
CN112420640A (zh) 一种堆叠封装结构及其制备方法
US20070243667A1 (en) POP Semiconductor Device Manufacturing Method
JP2001053094A (ja) 樹脂封止方法及び装置
JP4408874B2 (ja) Ｐｏｐ用の半導体装置の製造方法
US20070287228A1 (en) Semiconductor Package and Method of Assembling the Same
US20240274501A1 (en) Mcm package structure and manufacturing method therefor
CN216288420U (zh) 芯片保持器件
JP2018113399A (ja) 回路部品の製造方法および回路部品
JPH08241940A (ja) 半導体装置およびその製造方法
CN103824820B (zh) 引线框区域阵列封装技术
CN207602549U (zh) 一种三维芯片堆叠芯片尺寸封装结构
CN111584441A (zh) 具有改善的散热的电子模块及其制造
CN110034024A (zh) 封装基板的制造方法
CN220358072U (zh) 封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant