CN112420640A - 一种堆叠封装结构及其制备方法 - Google Patents
一种堆叠封装结构及其制备方法 Download PDFInfo
- Publication number
- CN112420640A CN112420640A CN202011348503.XA CN202011348503A CN112420640A CN 112420640 A CN112420640 A CN 112420640A CN 202011348503 A CN202011348503 A CN 202011348503A CN 112420640 A CN112420640 A CN 112420640A
- Authority
- CN
- China
- Prior art keywords
- package
- layer
- carrier substrate
- heat conduction
- semiconductor die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000000465 moulding Methods 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 230000000712 assembly Effects 0.000 claims abstract description 9
- 238000000429 assembly Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 114
- 239000000853 adhesive Substances 0.000 claims description 24
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 239000002346 layers by function Substances 0.000 claims description 22
- 239000003292 glue Substances 0.000 claims description 20
- 238000005538 encapsulation Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- KTQYJQFGNYHXMB-UHFFFAOYSA-N dichloro(methyl)silicon Chemical compound C[Si](Cl)Cl KTQYJQFGNYHXMB-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000005048 methyldichlorosilane Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- AVXLXFZNRNUCRP-UHFFFAOYSA-N trichloro(1,1,2,2,3,3,4,4,5,5,6,6,7,7,8,8,8-heptadecafluorooctyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)[Si](Cl)(Cl)Cl AVXLXFZNRNUCRP-UHFFFAOYSA-N 0.000 description 2
- AKIOHULKHAVIMI-UHFFFAOYSA-N trichloro(1,1,2,2,3,3,4,4,5,5,6,6,7,7,8,8,9,9,10,10,11,11,12,12,12-pentacosafluorododecyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)[Si](Cl)(Cl)Cl AKIOHULKHAVIMI-UHFFFAOYSA-N 0.000 description 2
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
- H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
- H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及一种堆叠封装结构及其制备方法，该方法包括：将半导体管芯安装在第一载体基板上，在半导体管芯上形成多个间隔设置的凹槽，在多个所述凹槽中分别形成多个导热柱，接着形成第一模塑封装层，在所述半导体管芯上形成一重布线电路层以及多个焊球，以形成第一封装组件，接着将两个所述第一封装组件分别设置在散热器的上表面和下表面的两个凹腔中，以形成堆叠封装件；接着在电路基板上堆叠设置多个所述堆叠封装件，接着在所述电路基板上形成一第二模塑封装层，所述第二模塑封装层覆盖多个所述堆叠封装件、所述电路基板的上表面和所述电路基板的侧面。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种堆叠封装结构及其制备方法。
背景技术
在现有的堆叠封装结构中，元器件内芯片的堆叠大部分是采用金线键合的方式,堆叠层数可以从2 层到8 层。堆叠封装结构包括PIP封装结构以及POP堆叠结构，其中，在PIP封装结构中，封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整个封装成一个元件便是PIP封装结构。PiP 封装结构的外形高度较低，可以采用标准的SMT 电路板装配工艺，单个器件的装配成本较低。但由于在封装之前单个芯片不可以单独测试，所以总成本会高；在POP堆叠结构中，在底部封装结构上面再放置封装结构，外形高度会稍微高些，但是装配前各个封装结构可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。如何改善现有的堆叠封装结构，以提高堆叠封装结构的综合性能。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种堆叠封装结构及其制备方法。
为实现上述目的，本发明采用的技术方案是：
一种堆叠封装结构的制备方法，包括以下步骤：
（1）提供一第一载体基板以及一半导体管芯，所述半导体管芯具有有源面和非有源面，所述半导体管芯的所述有源面具有导电焊盘，接着以所述半导体管芯的有源面朝向所述第一载体基板的方式将所述半导体管芯安装在所述第一载体基板上；
（2）接着在所述第一载体基板上设置一掩膜层，所述掩膜层具有间隔设置多个开口，所述开口暴露所述半导体管芯的非有源面，接着利用所述掩膜层刻蚀所述半导体管芯以形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小；
（3）接着在多个所述凹槽中分别形成多个导热柱，多个所述导热柱的顶面位于同一水平面；
（4）接着在所述第一载体基板上设置第一模塑封装层，多个所述导热柱突出于所述第一模塑封装层的上表面；
（5）接着提供一第二载体基板，将所述第二载体基板接合至所述第一模塑封装层的上表面，接着去除所述第一载体基板，接着在所述半导体管芯上形成一重布线电路层，所述重布线电路层电连接至所述半导体管芯，接着在所述重布线电路层上多个焊球，接着去除所述第二载体基板，以形成第一封装组件；
（6）接着提供一散热器，所述散热器的上表面和下表面均设置有一凹腔，在每个所述凹腔的底面均设置有一行盲孔，接着将两个所述第一封装组件分别设置在所述所述散热器的上表面和下表面的两个所述凹腔中，进而使得所述导热柱嵌入到相应的所述盲孔中，以形成堆叠封装件；
（7）提供一电路基板，在所述电路基板上堆叠设置多个所述堆叠封装件，接着在所述电路基板上形成一第二模塑封装层，所述第二模塑封装层覆盖多个所述堆叠封装件、所述电路基板的上表面和所述电路基板的侧面。
作为优选，在所述步骤1）中，首先在所述第一载体基板的中心区域形成一有机功能层，接着在所述第一载体基板以及所述有机功能层表面形成粘合胶层，所述粘合胶层与所述有机功能层的之间粘附力小于所述粘合胶层与所述第一载体基板之间的粘附力，接着在所述粘合胶层上粘结设置所述半导体管芯。
作为优选，在所述步骤2）中，所述掩膜层为光刻胶掩膜层，所述凹槽通过湿法刻蚀或干法刻蚀形成，位于所述行的中间位置的所述凹槽的深度为30-50微米，位于所述行的两端部的所述凹槽的深度为10-20微米。
作为优选，在所述步骤3）中，所述导热柱的材料为银、铜、铝、铁、锡、铅中的一种或多种，所述导热柱通过化学气相沉积、物理气相沉积、电镀以及化学镀中的一种或多种工艺形成。
作为优选，在所述步骤4）中，所述第一模塑封装层的材料为环氧树脂，所述导热柱的突出部分的高度与所述导热柱的高度的比值为0.3-0.5。
作为优选，在所述步骤5）中，所述第二载体基板的中间区域具有贯穿所述第二载体基板的开口，以便于多个所述导热柱穿过所述第二载体基板，所述重布线电路层包括介质层以及位于所述介质层中的一层或多层金属层。
作为优选，在所述步骤6）中，将所述导热柱嵌入到相应的所述盲孔中之前，在所述导热柱上涂覆导热粘结层，进而将所述导热柱嵌入到相应的所述盲孔的过程中，消除所述导热柱与所述盲孔之间的空隙。
作为优选，在所述步骤7）中，多个所述堆叠封装件包括第一堆叠封装件和第二堆叠封装件，所述第一堆叠封装件的下表面的所述第一封装组件直接通过焊球电连接至所述电路板，所述第一堆叠封装件的上表面的所述第一封装组件与所述第二堆叠封装件的下表面的所述第一封装组件通过焊球电连接且通过金属引线电连接至所述电路板，所述第二堆叠封装件的上表面的所述第一封装组件通过金属引线电连接至所述电路板。
本发明还提出一种堆叠封装结构，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
在本发明的堆叠封装结构的制备过程中，利用所述掩膜层刻蚀所述半导体管芯以形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小，接着在多个所述凹槽中分别形成多个导热柱，多个所述导热柱的顶面位于同一水平面，上述结构的设置可以便于所述半导体管芯散热，进而通过在两个第一封装组件之间设置一散热器，所述散热器的上表面和下表面均设置有一凹腔，在每个所述凹腔的底面均设置有一行盲孔，接着将两个所述第一封装组件分别设置在所述所述散热器的上表面和下表面的两个所述凹腔中，进而使得所述导热柱嵌入到相应的所述盲孔中，进而使得该堆叠封装结构的散热性能优异，进而使得该堆叠封装结构的稳定性优异且使用寿命长，同时上述结构的设置，可以确保其具有较小的厚度和体积，且综合性能优异。
附图说明
图1-图7为本发明的堆叠封装结构的制备过程中的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、 “所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述半导体芯片，但这些半导体芯片不应限于这些术语。这些术语仅用来将半导体芯片彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一半导体芯片也可以被称为第二半导体芯片，类似地，第二半导体芯片也可以被称为第一半导体芯片。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种堆叠封装结构的制备方法，该制备方法包括以下步骤：
首先如图1所示，在步骤（1）中，提供一第一载体基板1以及一半导体管芯2，所述半导体管芯2具有有源面和非有源面，所述半导体管芯2的所述有源面具有导电焊盘，接着以所述半导体管芯2的有源面朝向所述第一载体基板1的方式将所述半导体管芯2安装在所述第一载体基板1上。
在所述步骤1）中，首先在所述第一载体基板1的中心区域形成一有机功能层11，接着在所述第一载体基板1以及所述有机功能层11表面形成粘合胶层12，所述粘合胶层12与所述有机功能层11的之间粘附力小于所述粘合胶层12与所述第一载体基板1之间的粘附力，接着在所述粘合胶层12上粘结设置所述半导体管芯2。
在本实施例中，所述第一载体基板1可以为半导体基板、金属基板、陶瓷基板、玻璃基板或塑料基板中的一种。所述有机功能层11具体可以为全氟十二烷基三氯硅烷、全氟辛烷基三氯硅烷、四氢辛基三乙氧基硅烷或四氢辛基甲基二氯硅烷，所述有机功能层11的厚度优选为10-20纳米。所述有机功能层11的设置便于后续剥离工艺的进行。
接着如图2所示，在步骤（2）中，接着在所述第一载体基板1上设置一掩膜层3，所述掩膜层3具有间隔设置多个开口，所述开口暴露所述半导体管芯2的非有源面，接着利用所述掩膜层3刻蚀所述半导体管芯2以形成多个间隔设置的凹槽21，其中，多个所述凹槽21排列成一行，位于所述行的中间位置的所述凹槽21的深度最大，而位于所述行的两端部的所述凹槽21的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小。
其中，在所述步骤2）中，所述掩膜层3为光刻胶掩膜层，所述凹槽21通过湿法刻蚀或干法刻蚀形成，位于所述行的中间位置的所述凹槽21的深度为30-50微米，位于所述行的两端部的所述凹槽21的深度为10-20微米。更优选的，位于所述行的中间位置的所述凹槽21的深度为30微米、35微米、40微米、45微米、50微米，位于所述行的两端部的所述凹槽21的深度为10微米、12微米、14微米、16微米、18微米、20微米。
在具体的实施例中，通过在所述第一载体基板1上涂覆光刻胶溶液，进行通过曝光显影工艺以形成所述光刻胶掩膜层3，进而利用所述光刻胶掩膜层3对所述半导体管芯2进行湿法刻蚀处理，以分别形成多个所述凹槽21。
接着如图3所示，在步骤（3）中，接着在多个所述凹槽21中分别形成多个导热柱4，多个所述导热柱4的顶面位于同一水平面。
其中，在所述步骤3）中，所述导热柱4的材料为银、铜、铝、铁、锡、铅中的一种或多种，所述导热柱4通过化学气相沉积、物理气相沉积、电镀以及化学镀中的一种或多种工艺形成。
在具体的实施例中，所述导热柱4的材料为铜，且通过蒸镀工艺形成。
接着如图4所示，在步骤（4）中，接着在所述第一载体基板1上设置第一模塑封装层5，多个所述导热柱4突出于所述第一模塑封装层5的上表面。
其中，在所述步骤4）中，所述第一模塑封装层5的材料为环氧树脂，所述导热柱4的突出部分的高度与所述导热柱4的高度的比值为0.3-0.5。
在优选的实施例中，所述导热柱4的突出部分的高度与所述导热柱4的高度的比值为0.3、0.35、0.4、0.45或0.5，通过优化所述导热柱4的突出部分的高度与所述导热柱4的高度的比值，有效确保了所述导热柱4的稳定性和导热性能。
在其它的实施例中，还可以在所述第一载体基板上先形成一第一模塑封装层，接着在所述第一模塑封装层上形成光刻胶掩膜层，所述光刻胶掩膜层具有间隔设置多个开口，所述开口暴露所述第一模塑封装层，接着利用所述光刻胶掩膜层刻蚀所述第一模塑封装层和所述半导体管芯，以在所述半导体管芯中形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小，接着在所述凹槽中沉积导热材料以形成导热柱，所述导热柱突出于所述第一模塑封装层，进而去除所述光刻胶掩膜层，以得到与所述步骤4类似的结构。
接着如图5所示，在步骤（5）中，接着提供一第二载体基板6，将所述第二载体基板6接合至所述第一模塑封装层5的上表面，接着去除所述第一载体基板1，接着在所述半导体管芯上形成一重布线电路层7，所述重布线电路层7电连接至所述半导体管芯2，接着在所述重布线电路层7上多个焊球8，接着去除所述第二载体基板6（未图示），以形成第一封装组件。
在所述步骤5）中，所述第二载体基板6的中间区域具有贯穿所述第二载体基板6的开口，以便于多个所述导热柱4穿过所述第二载体基板6，所述重布线电路层7包括介质层以及位于所述介质层中的一层或多层金属层。
在具体的实施例中，在所述第二载体基板6的中心区域形成一有机功能层（未图示），接着在所述第二载体基板6以及所述有机功能层表面形成粘合胶层（未图示），所述粘合胶层与所述有机功能层的之间粘附力小于所述粘合胶层与所述第二载体基板之间的粘附力，接着将所述粘合胶层粘结至所述所述第一模塑封装层5的上表面。
在本实施例中，所述第二载体基板6可以为半导体基板、金属基板、陶瓷基板、玻璃基板或塑料基板中的一种。所述有机功能层具体可以为全氟十二烷基三氯硅烷、全氟辛烷基三氯硅烷、四氢辛基三乙氧基硅烷或四氢辛基甲基二氯硅烷，所述有机功能层的厚度优选为10-20纳米。所述有机功能层的设置便于后续剥离工艺的进行。
在具体的实施例中，剥离所述第一载体基板1的具体步骤为：切割部分所述第一模塑封装层5和部分所述第一载体基板1，使得所述第一载体基板1与粘合胶层12的粘合区域被完全去除，且由于所述粘合胶层12与所述有机功能层11的之间粘附力较小，进而在较小的外力作用下即可剥离所述第一载体基板1，因而不使用CMP工艺即可剥离第一载体基板1，有效降低了剥离工艺的成本。
在具体的实施例中，形成所述重布线电路层7的过程中，所述介质层可以为氮化硅、氧化硅或氮氧化硅，所述金属层具体可以为铜或铝。
接着如图6所示，在步骤（6）中，接着提供一散热器9，所述散热器9的上表面和下表面均设置有一凹腔91，在每个所述凹腔91的底面均设置有一行盲孔911，接着将两个所述第一封装组件分别设置在所述所述散热器9的上表面和下表面的两个所述凹腔91中，进而使得所述导热柱4嵌入到相应的所述盲孔911中，以形成堆叠封装件。
其中，在所述步骤6）中，将所述导热柱4嵌入到相应的所述盲孔中911之前，在所述导热柱4上涂覆导热粘结层，进而将所述导热柱4嵌入到相应的所述盲孔911的过程中，消除所述导热柱4与所述盲孔911之间的空隙，有效提高了散热性能。
在具体的实施例中，所述散热器9还具有位于上表面和下表面的两个凹腔91之间的散热通道，进而在所述散热通道中可以流通散热流体，所述散热器9的两侧则具有散热流体的注入口和排出口。
接着如图7所示，在步骤（7）中，提供一电路基板10，在所述电路基板10上堆叠设置多个所述堆叠封装件，接着在所述电路基板上形成一第二模塑封装层50，所述第二模塑封装层50覆盖多个所述堆叠封装件、所述电路基板10的上表面和所述电路基板10的侧面。
其中，在所述步骤7）中，多个所述堆叠封装件包括第一堆叠封装件和第二堆叠封装件，所述第一堆叠封装件的下表面的所述第一封装组件直接通过焊球电连接至所述电路板，所述第一堆叠封装件的上表面的所述第一封装组件与所述第二堆叠封装件的下表面的所述第一封装组件通过焊球电连接且通过金属引线60电连接至所述电路板10，所述第二堆叠封装件的上表面的所述第一封装组件通过金属引线60电连接至所述电路板。
如图7所示，本发明还提出一种堆叠封装结构，其采用上述方法制备形成的。
在本发明的堆叠封装结构的制备过程中，利用所述掩膜层刻蚀所述半导体管芯以形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小，接着在多个所述凹槽中分别形成多个导热柱，多个所述导热柱的顶面位于同一水平面，上述结构的设置可以便于所述半导体管芯散热，进而通过在两个第一封装组件之间设置一散热器，所述散热器的上表面和下表面均设置有一凹腔，在每个所述凹腔的底面均设置有一行盲孔，接着将两个所述第一封装组件分别设置在所述所述散热器的上表面和下表面的两个所述凹腔中，进而使得所述导热柱嵌入到相应的所述盲孔中，进而使得该堆叠封装结构的散热性能优异，进而使得该堆叠封装结构的稳定性优异且使用寿命长，同时上述结构的设置，可以确保其具有较小的厚度和体积，且综合性能优异。
实施例1：一种堆叠封装结构的制备方法，包括以下步骤：
（1）提供一第一载体基板以及一半导体管芯，所述半导体管芯具有有源面和非有源面，所述半导体管芯的所述有源面具有导电焊盘，接着以所述半导体管芯的有源面朝向所述第一载体基板的方式将所述半导体管芯安装在所述第一载体基板上；
（2）接着在所述第一载体基板上设置一掩膜层，所述掩膜层具有间隔设置多个开口，所述开口暴露所述半导体管芯的非有源面，接着利用所述掩膜层刻蚀所述半导体管芯以形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小；
（3）接着在多个所述凹槽中分别形成多个导热柱，多个所述导热柱的顶面位于同一水平面；
（4）接着在所述第一载体基板上设置第一模塑封装层，多个所述导热柱突出于所述第一模塑封装层的上表面；
（5）接着提供一第二载体基板，将所述第二载体基板接合至所述第一模塑封装层的上表面，接着去除所述第一载体基板，接着在所述半导体管芯上形成一重布线电路层，所述重布线电路层电连接至所述半导体管芯，接着在所述重布线电路层上多个焊球，接着去除所述第二载体基板，以形成第一封装组件；
（6）接着提供一散热器，所述散热器的上表面和下表面均设置有一凹腔，在每个所述凹腔的底面均设置有一行盲孔，接着将两个所述第一封装组件分别设置在所述所述散热器的上表面和下表面的两个所述凹腔中，进而使得所述导热柱嵌入到相应的所述盲孔中，以形成堆叠封装件；
（7）提供一电路基板，在所述电路基板上堆叠设置多个所述堆叠封装件，接着在所述电路基板上形成一第二模塑封装层，所述第二模塑封装层覆盖多个所述堆叠封装件、所述电路基板的上表面和所述电路基板的侧面。
实施例2：在所述步骤1）中，首先在所述第一载体基板的中心区域形成一有机功能层，接着在所述第一载体基板以及所述有机功能层表面形成粘合胶层，所述粘合胶层与所述有机功能层的之间粘附力小于所述粘合胶层与所述第一载体基板之间的粘附力，接着在所述粘合胶层上粘结设置所述半导体管芯。
实施例3：在所述步骤2）中，所述掩膜层为光刻胶掩膜层，所述凹槽通过湿法刻蚀或干法刻蚀形成，位于所述行的中间位置的所述凹槽的深度为30-50微米，位于所述行的两端部的所述凹槽的深度为10-20微米。
实施例4：在所述步骤3）中，所述导热柱的材料为银、铜、铝、铁、锡、铅中的一种或多种，所述导热柱通过化学气相沉积、物理气相沉积、电镀以及化学镀中的一种或多种工艺形成。
实施例5：在所述步骤4）中，所述第一模塑封装层的材料为环氧树脂，所述导热柱的突出部分的高度与所述导热柱的高度的比值为0.3-0.5。
实施例6：在所述步骤5）中，所述第二载体基板的中间区域具有贯穿所述第二载体基板的开口，以便于多个所述导热柱穿过所述第二载体基板，所述重布线电路层包括介质层以及位于所述介质层中的一层或多层金属层。
实施例7：在所述步骤6）中，将所述导热柱嵌入到相应的所述盲孔中之前，在所述导热柱上涂覆导热粘结层，进而将所述导热柱嵌入到相应的所述盲孔的过程中，消除所述导热柱与所述盲孔之间的空隙。
实施例8：在所述步骤7）中，多个所述堆叠封装件包括第一堆叠封装件和第二堆叠封装件，所述第一堆叠封装件的下表面的所述第一封装组件直接通过焊球电连接至所述电路板，所述第一堆叠封装件的上表面的所述第一封装组件与所述第二堆叠封装件的下表面的所述第一封装组件通过焊球电连接且通过金属引线电连接至所述电路板，所述第二堆叠封装件的上表面的所述第一封装组件通过金属引线电连接至所述电路板。
实施例9：本发明还提出一种堆叠封装结构，其采用上述方法制备形成的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种堆叠封装结构的制备方法，其特征在于：包括以下步骤：
（1）提供一第一载体基板以及一半导体管芯，所述半导体管芯具有有源面和非有源面，所述半导体管芯的所述有源面具有导电焊盘，接着以所述半导体管芯的有源面朝向所述第一载体基板的方式将所述半导体管芯安装在所述第一载体基板上；
（2）接着在所述第一载体基板上设置一掩膜层，所述掩膜层具有间隔设置多个开口，所述开口暴露所述半导体管芯的非有源面，接着利用所述掩膜层刻蚀所述半导体管芯以形成多个间隔设置的凹槽，其中，多个所述凹槽排列成一行，位于所述行的中间位置的所述凹槽的深度最大，而位于所述行的两端部的所述凹槽的深度最小，且从所述中间位置到每个所述端部的多个所述凹槽的深度逐渐减小；
（3）接着在多个所述凹槽中分别形成多个导热柱，多个所述导热柱的顶面位于同一水平面；
（4）接着在所述第一载体基板上设置第一模塑封装层，多个所述导热柱突出于所述第一模塑封装层的上表面；
（5）接着提供一第二载体基板，将所述第二载体基板接合至所述第一模塑封装层的上表面，接着去除所述第一载体基板，接着在所述半导体管芯上形成一重布线电路层，所述重布线电路层电连接至所述半导体管芯，接着在所述重布线电路层上多个焊球，接着去除所述第二载体基板，以形成第一封装组件；
（6）接着提供一散热器，所述散热器的上表面和下表面均设置有一凹腔，在每个所述凹腔的底面均设置有一行盲孔，接着将两个所述第一封装组件分别设置在所述所述散热器的上表面和下表面的两个所述凹腔中，进而使得所述导热柱嵌入到相应的所述盲孔中，以形成堆叠封装件；
（7）提供一电路基板，在所述电路基板上堆叠设置多个所述堆叠封装件，接着在所述电路基板上形成一第二模塑封装层，所述第二模塑封装层覆盖多个所述堆叠封装件、所述电路基板的上表面和所述电路基板的侧面。
2.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤1）中，首先在所述第一载体基板的中心区域形成一有机功能层，接着在所述第一载体基板以及所述有机功能层表面形成粘合胶层，所述粘合胶层与所述有机功能层的之间粘附力小于所述粘合胶层与所述第一载体基板之间的粘附力，接着在所述粘合胶层上粘结设置所述半导体管芯。
3.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤2）中，所述掩膜层为光刻胶掩膜层，所述凹槽通过湿法刻蚀或干法刻蚀形成，位于所述行的中间位置的所述凹槽的深度为30-50微米，位于所述行的两端部的所述凹槽的深度为10-20微米。
4.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤3）中，所述导热柱的材料为银、铜、铝、铁、锡、铅中的一种或多种，所述导热柱通过化学气相沉积、物理气相沉积、电镀以及化学镀中的一种或多种工艺形成。
5.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤4）中，所述第一模塑封装层的材料为环氧树脂，所述导热柱的突出部分的高度与所述导热柱的高度的比值为0.3-0.5。
6.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤5）中，所述第二载体基板的中间区域具有贯穿所述第二载体基板的开口，以便于多个所述导热柱穿过所述第二载体基板，所述重布线电路层包括介质层以及位于所述介质层中的一层或多层金属层。
7.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤6）中，将所述导热柱嵌入到相应的所述盲孔中之前，在所述导热柱上涂覆导热粘结层，进而将所述导热柱嵌入到相应的所述盲孔的过程中，消除所述导热柱与所述盲孔之间的空隙。
8.根据权利要求1所述的堆叠封装结构的制备方法，其特征在于：在所述步骤7）中，多个所述堆叠封装件包括第一堆叠封装件和第二堆叠封装件，所述第一堆叠封装件的下表面的所述第一封装组件直接通过焊球电连接至所述电路板，所述第一堆叠封装件的上表面的所述第一封装组件与所述第二堆叠封装件的下表面的所述第一封装组件通过焊球电连接且通过金属引线电连接至所述电路板，所述第二堆叠封装件的上表面的所述第一封装组件通过金属引线电连接至所述电路板。
9.一种堆叠封装结构，其特征在于，采用权利要求1-8任一项所述的方法制备形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011348503.XA CN112420640A (zh) | 2020-11-26 | 2020-11-26 | 一种堆叠封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011348503.XA CN112420640A (zh) | 2020-11-26 | 2020-11-26 | 一种堆叠封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112420640A true CN112420640A (zh) | 2021-02-26 |
Family
ID=74843612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011348503.XA Withdrawn CN112420640A (zh) | 2020-11-26 | 2020-11-26 | 一种堆叠封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420640A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675099A (zh) * | 2021-10-25 | 2021-11-19 | 南通市铭腾精密电子有限公司 | 一种散热型堆叠封装体及其制作方法 |
| CN114023660A (zh) * | 2021-11-03 | 2022-02-08 | 长江存储科技有限责任公司 | 芯片封装结构及其制备方法 |
| CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
| CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
| WO2024022116A1 (zh) * | 2022-07-27 | 2024-02-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024036765A1 (zh) * | 2022-08-19 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
| CN118507359A (zh) * | 2024-07-22 | 2024-08-16 | 威海嘉瑞光电科技股份有限公司 | 一种散热型封装构件及其形成方法 |
-
2020
- 2020-11-26 CN CN202011348503.XA patent/CN112420640A/zh not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675099A (zh) * | 2021-10-25 | 2021-11-19 | 南通市铭腾精密电子有限公司 | 一种散热型堆叠封装体及其制作方法 |
| CN113675099B (zh) * | 2021-10-25 | 2021-12-17 | 南通市铭腾精密电子有限公司 | 一种散热型堆叠封装体及其制作方法 |
| CN114023660A (zh) * | 2021-11-03 | 2022-02-08 | 长江存储科技有限责任公司 | 芯片封装结构及其制备方法 |
| CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
| WO2024022116A1 (zh) * | 2022-07-27 | 2024-02-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024036765A1 (zh) * | 2022-08-19 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
| CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
| CN117438379B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
| CN118507359A (zh) * | 2024-07-22 | 2024-08-16 | 威海嘉瑞光电科技股份有限公司 | 一种散热型封装构件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112420640A (zh) | 一种堆叠封装结构及其制备方法 | |
| US10403592B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| JP5723153B2 (ja) | スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法 | |
| KR101614960B1 (ko) | 반도체 다이 어셈블리 및 반도체 다이 준비 방법 | |
| US6452278B1 (en) | Low profile package for plural semiconductor dies | |
| CN103681607B (zh) | 半导体器件及其制作方法 | |
| US20180114704A1 (en) | Manufacturing method of package-on-package structure | |
| TWI557815B (zh) | 具有導線包覆之積體電路封裝系統及其製造方法 | |
| CN105895623B (zh) | 用于半导体封装件的衬底设计及其形成方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| US20120013001A1 (en) | Stackable molded microelectronic packages with area array unit connectors | |
| US7977161B2 (en) | Method of manufacturing a semiconductor package using a carrier | |
| CN112420641A (zh) | 一种功率元件封装结构及其制备方法 | |
| TW202113991A (zh) | 形成具有導電的互連框的半導體封裝之方法及結構 | |
| US20030082845A1 (en) | Package for multiple integrated circuits and method of making | |
| US20220077075A1 (en) | Panel level metal wall grids array for integrated circuit packaging and associated manufacturing method | |
| US10242964B1 (en) | Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same | |
| CN111081554A (zh) | 一种嵌入式封装结构及其制造方法 | |
| US20220077054A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| US20220077053A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| CN212303700U (zh) | Led芯片系统级封装结构 | |
| CN103824820B (zh) | 引线框区域阵列封装技术 | |
| CN108305858B (zh) | 增强散热型封装体及其制备方法 | |
| CN113471084B (zh) | 一种键合封装体及其制备方法 | |
| CN114975398B (zh) | 一种封装结构及其芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210226 |