JP2007287944A - Ｐｏｐ用の半導体装置の製造方法 - Google Patents

Ｐｏｐ用の半導体装置の製造方法 Download PDF

Info

Publication number
JP2007287944A
JP2007287944A JP2006113979A JP2006113979A JP2007287944A JP 2007287944 A JP2007287944 A JP 2007287944A JP 2006113979 A JP2006113979 A JP 2006113979A JP 2006113979 A JP2006113979 A JP 2006113979A JP 2007287944 A JP2007287944 A JP 2007287944A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
mold
main surface
lower mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006113979A
Other languages
English (en)
Other versions
JP4408874B2 (ja
Inventor
Kiyoharu Takano
清春 高野
Makoto Yoshino
誠 吉野
Yoshimi Takahashi
好美 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2006113979A priority Critical patent/JP4408874B2/ja
Publication of JP2007287944A publication Critical patent/JP2007287944A/ja
Priority to US12/566,020 priority patent/US8048358B2/en
Application granted granted Critical
Publication of JP4408874B2 publication Critical patent/JP4408874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

【課題】 モールド成型時に半導体チップが静電破壊されるのを防止することを目的とする。
【解決手段】 半導体装置の製造方法は、表面に複数の半導体チップ４１０と複数の半導体チップに供給された液状樹脂４３４とを含む基板４００を、電気的に絶縁されるように下部金型２００により支持させる。複数の型形成部（キャビティ）１１２が形成された上部金型１１０を可撓性リリースフィルム３００を介して下部金型２００に対して押圧し、基板上の液状樹脂４３４をモールドする。
【選択図】 図１

Description

本発明は、基板上の一面に搭載された複数の半導体チップを樹脂封止するための方法に関し、特に、ＰＯＰ(Package on Package)に適した半導体装置の製造方法および製造装置に関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の普及に伴って、これらに搭載する半導体装置の小型化・薄型化の要求が高まっている。こうした要求に応えるべく、ＢＧＡパッケージやＣＳＰパッケージが開発され、実用化されている。
特許文献１は、基板の一方の面に複数の半導体チップがマトリクス状に搭載された被成形品を樹脂モールドするモールド金型及び該モールド金型を用いた樹脂モールド方法に関するものである。図１５（ｂ）は、ＱＦＮ（Quad Flat Non-leaded）タイプの半導体パッケージを例示したものである。被成形品であるリードフレーム５６の一方の面にはダイパッド部５７に半導体チップ５２がマトリクス状に搭載されている。各半導体チップ５２と周囲のリード部５８とがワイヤボンディングされて、半導体チップ５２の電極部と端子接続部となるリード部５８の一方の面とがボンディングワイヤ５４により電気的に接続されている。樹脂基板５１やリードフレーム５６は下型５９に搭載された際に、キャビティ凹部６０にマトリクス状に搭載された半導体チップ５２が収容される。樹脂基板５１やリードフレーム５６は、上型６１と下型５９とで基板周縁部がクランプされ、モールド樹脂が下型ランナゲート６２を通じてキャビティ凹部６０に充填されて一方の面が一括して樹脂モールドされる。樹脂モールド後、成形品（樹脂基板５１やリードフレーム５６）は、半導体チップ毎にダイシングされて個片に切断されて半導体装置が製造される。Ｃがダイサーカットラインである。
特開２００３−２３４３６５号
図１６は、従来のＰＯＰに用いられる半導体装置のモールド工程を説明する図である。同図では、代表的な１つの半導体チップのみを示しているが、基板７０上には、複数の半導体チップが搭載され、各半導体チップを覆うように液状樹脂が供給されている。半導体チップ７２を搭載した基板７０は、下キャビティブロック（下部金型）７４のガイドピン７６にガイドされて当該ブロック上に載置される。下キャビティブロック７４の材質は、スティール製であり、その表面はハードクロムめっき処理が施されている。次いで、型形成部（凹部）７８が形成された上金型８０を下キャビティブロック７４に押圧し、一定の温度下において基板上の液状樹脂をモールドする。上金型８０からモールド樹脂８２の離型性を良くするため、上金型８０と基板７０との間にリリースフィルム８４が用いられている。リリースフィルム８４は、電気的絶縁性、耐熱性のある可撓性高分子フィルムであり、上金型８０の型形成部７８に密着された状態で液状樹脂をモールドする。
ＰＯＰ用の多層配線基板７０は、その基板表面に、Ｃｕ等の導電物質から構成されるランド８６が形成されている。このランド８６は、モールド樹脂８２よりも外側に露出され、他の半導体装置が積層されたとき、その端子に接続されるようになっている。ランド８６はまた、モールド樹脂８２内の配線パッド８８やボンディングワイヤ９０等に電気的に接続されている。一方、基板の裏面には、はんだボール等の端子を接続するためのＣｕ等の導電領域９２が形成されている。基板裏面の導電領域９２は、基板内のビアコンタクトを介して基板表面のランド８６または半導体チップ７２に電気的に接続されている。
基板上に供給された液状樹脂をリリースフィルム８４を介してモールドすると、リリースフィルム８４には、約２０ＫＶの静電気が帯電される。その状態で上金型８０を離型させると、リリースフィルム８４に帯電された静電気が半導体チップ７２を通じて下キャビティブロック７４に放電され、半導体チップ内の集積回路が静電破壊してしまう。すなわち、リリースフィルム８４は、基板表面で露出されたランド８６と接触しているため、リリースフィルム８４の静電荷は、ランド８６からモールド樹脂８２内の配線パッド８８およびボンディングワイヤ９０を介して半導体チップ７２内部を通り、再びボンディングワイヤ９０からランド８６、基板内のビアコンタクト、基板裏面の導電領域９２を経由して下キャビティブロック７４へと流れてしまう。これにより、半導体チップ７２の回路が静電破壊され、その結果、半導体装置の歩留まりが低下し、製造コストの削減が困難になってしまうという課題がある。
本発明は、上記従来の課題を解決するものであり、モールド成型時に半導体チップが静電破壊されるのを効果的に防止することができる半導体製造装置および半導体製造方法を提供することを目的とする。
本発明に係る半導体製造装置は、基板上に搭載された複数の半導体素子に供給された樹脂をモールドするものであり、複数の半導体素子が搭載された基板を支持する下部金型と、可撓性フィルムを介して基板上の複数の半導体素子の樹脂をモールドする上部金型とを含み、前記下部金型は、電気的絶縁領域を含み当該電気的絶縁領域を介して前記基板を支持する。
好ましくは電気的絶縁領域は、セラミック部材を含む。セラミック部材は、下部金型に取り付けられたセラミックプレートを用いることができる。セラミックプレートは、下部金型に形成された空洞内に収容され、あるいは、下部金型上に取り付けらる。セラミック部材は、例えばアルミナから構成されるが、それ以外のセラミック材であってもよい。
また電気的絶縁領域は、下部金型上に配された絶縁フィルムによって構成してもよい。絶縁フィルムは、例えばテフロン（登録商標）を用いることができ、これを下部金型の表面に接着剤を介して貼り付けることができる。
下部金型上に設けられる電気的絶縁領域は、好ましくは載置される基板の面積よりも大きい。これによって、基板から下部金型へ導電経路が形成されるのを防止することができる。
好ましくは下部金型は、電気的絶縁領域を取り囲むようにシール部材としてのオーリングを含み、上部金型は、オーリングに接圧される。オーリングに囲まれた領域内に複数の吸気孔が形成され、複数の吸気孔からの吸気により真空状態で樹脂をモールドするようにしてもよい。
好ましくは上部金型は、基板上に搭載された半導体素子の樹脂をモールドするための複数の凹部と、可撓性フィルムを複数の凹部に密着させるための吸着孔とを含む。凹部内には、弾性移動可能な部材が取り付けられ、凹部内の液状樹脂に一定の圧力を加えてモールドするようにしてもよい。
好ましくは基板は、半導体素子を搭載する第１の主面と、第１の主面に対向する第２の主面を含み、第１の主面に露出された第１の導電性領域を含み、第１の導電性領域は、半導体素子に電気的に接続されている。第１の導電性領域は、モールド樹脂の外側に露出され、他の半導体装置が積層されたとき、当該他の半導体装置の端子に接続される。基板は、第２の主面に露出された第２の導電性領域を含み、第２の導電性領域は、第１の導電性領域および半導体素子の少なくとも一方に電気的に接続されている。第２の導電性領域には、はんだボールのような端子が接続される。
本発明に係る半導体装置の製造方法は、第１の主面および第１の主面に対向する第２の主面を含む基板であって、第１の主面上において半導体素子が樹脂モールドされた半導体装置を製造するものであり、第１の主面上に複数の半導体素子および複数の半導体素子に供給された液状樹脂を含む基板を、第２の主面が電気的に絶縁されるように下部金型により支持し、複数の型形成部が形成された上部金型を可撓性フィルムを介して下部金型に対して押圧し、前記複数の型形成部により基板上の液状樹脂をモールドするステップを含む。
製造方法はさらに、上部金型を下部金型から離脱するステップと、基板を個々の半導体素子に切断するステップとを有する。製造方法はさらに、基板の第２の主面に露出した第２の導電性領域に端子を接続するステップ、基板の第１の主面に露出した第１の導電性領域に、他の半導体装置が積層されたとき当該他の半導体装置の端子を接続するステップを含むことができる。
本発明によれば、下部金型が電気的絶縁領域を介して基板を支持するようにしたので、可撓性フィルムに帯電した電荷が基板を通じて下部金型へ導通するのが阻止され、基板上の半導体チップ内の回路が静電破壊するのが抑制される。これにより、半導体装置の製造歩留まりが向上し、製造コストを低減させることができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。
図１は、本発明の実施例に係るモールド成型用の金型装置を示す図である。金型装置１００は、上部金型１１０と、下部金型２００と、リリースフィルム３００とを含んで構成され、基板上に搭載された半導体チップを一括に、かつ個別にモールドするものである。
上部金型１１０は、例えば金属から構成され、上部金型１１０の押圧面側には、複数の凹部すなわちキャビティ１１２が形成されている。これらのキャビティ１１２は、基板上に配置される半導体チップの数および位置に対応している。各キャビティ１１２内には、矩形状の押圧部材１１４が収容され、押圧部材１１４はバネ１１６により弾性的に支持されている。キャビティ１１２は、上部金型の脚部１１８の側面と押圧部材１１４の押圧面によって包囲された矩形状の窪み（凹部）であって、成型されるモールド樹脂の外形を規定する。脚部１１８の側面および押圧部材１１４の押圧面によって包囲されたキャビティ１１２の寸法は、例えば、幅１０．９ｍｍ、奥行き１０．９ｍｍ、高さ０．２７ｍｍである。
さらに上部金型１１０には、各キャビティ１１２に連通する吸気孔１２０が形成されている。この吸気孔１２０から空気を吸気することで、リリースフィルム３００が、上部金型１１０のキャビティ１１２の押圧面に倣うように吸着または密着される。
下部金型２００は、金属性の金型本体２１０と、金型本体２１０に形成されたキャビティ（空洞）内に収容されたセラミックプレート２２０とを含んでいる。セラミックプレート２２０は、金型本体２１０の表面と同一面を形成するように金型本体２１０に組み込まれる。セラミックプレート２２０は、好ましくは、搭載される基板と同等もしくはそれ以上の載置面を提供し、基板裏面と接する。セラミックプレート２２０は、例えば、アルミナから構成され、５ｍｍ程度の厚さを有する。
リリースフィルム３００は、リール３１０から供給され、リール３２０によって巻き取られるようになっている。リリースフィルム３００は、可撓性および耐熱性を有し、加熱された上部金型１１０の温度よりも低い温度で軟化する性質を有することが望ましい。本実施例では、上部金型１１０は、約１５０度に加熱されるため、リリースフィルム３００の軟化温度は１５０度に近いものが選択される。例えば、熱可塑性フッ素樹脂（ＥＴＦＥ）の可撓性フィルムを用いることができる。
図２（ａ）は下部金型の概略平面図、図２（ｂ）はセラミックプレートの概略平面図である。下部金型２００は、同図に示すように、セラミックプレート２２０の外周に楕円形状のオーリング２３０を取り付けている。金型本体２１０のオーリング２３０より内側領域には、複数の吸気孔２４０が形成されている。吸気孔２４０は、図示しない真空装置によって吸気され、上部金型１１０がオーリング２３０と接したときに上部金型１１０と下部金型２００とによって形成される空間を真空にし、液状樹脂を真空状態においてモールドすることができる。
セラミックプレート２２０は、金型本体２１０に形成された空洞（キャビティ）に合う形状に加工される。図２（ｂ）に示すように、載置される基板が矩形状の面積Ｓ（破線で示す）であるとき、セラミックプレート２２０は、矩形状の面積Ｓと実質的に同等の大きさである。セラミックプレート２２０の大きさや形状は、載置される基板の形状、あるいは基板の裏面に形成される銅パターンの大きさや位置等に応じて適宜変更することができる。要は、載置される基板が金型本体２１０から電気的に絶縁される関係にあればよい。
このように本実施例の金型装置１００は、従来の下部金型と異なり、下部金型にセラミックプレート２２０を組み付けることを特徴の１つとしている。図３は、従来の下部金型の材質に用いられたスチールと、本実施例に用いられるセラミックスの特性を比較する表である。セラミックスは、スチールと比較して、硬度が硬く、抵抗値が高い。図３の抵抗値であるが、一般的な特性としては、体積抵抗(２５℃)で、セラミック(Ａｌ2Ｏ3)においは、１×１０14[Ωcm]以上、テフロン(PTFE)においては、１×１０16[Ωcm]以上である。
次に、モールド成型される基板について説明する。図４（ａ）は、複数の半導体チップを搭載した基板の平面図、図４（ｂ）は、そのＡ−Ａ線断面図である。本実施例では、基板４００の一面に複数の半導体チップがマトリックス状に配置されている。基板４００は、その構成を特に限定するものではないが、多層配線基板やフィルム基板を用いることができる。例えば、ガラスエポキシ樹脂、ポリイミド樹脂等の絶縁基板を用いる。半導体チップ４１０は、基板４００の所定位置に取り付けられる。半導体チップ４１０の電極は、ボンディングワイヤ４２０により基板４００の表面に形成された銅パターンに接続されている。
図５は、半導体チップと基板の詳細を示す断面図である。ここでは、便宜上、基板上に１つの半導体チップが搭載された例を示している。基板４００は、厚さが０．３ｍｍの多層配線基板であり、多層配線基板４００の表面には、ダイアタッチ４０２を介して半導体チップ４１０が取り付けられている。半導体チップ４１０の寸法は、例えば、幅８．８ｍｍ、奥行き８．６ｍｍ、高さ０．１ｍｍである。
半導体チップ４１０の表面に形成された電極は、ボンディングワイヤ４２０によって多層配線基板上の銅パターン４０４に接続されている。さらに、多層配線基板４００の表面には、銅パターン４０４に電気的に接続される複数のランド４０６が形成されている。ランド４０６は、例えば、銅パターン４０４を延長して形成してもよい。複数のランド４０６は、多層配線基板４００上に他の半導体装置が積層されたとき、当該他の半導体装置のはんだボール等の電極を接続するものである。
多層配線基板４００の裏面には、表面実装用のはんだボール等の端子を接続するための複数の銅パターン４０８が形成されている。銅パターン４０８は、多層配線基板間に形成されたビアコンタクト４０９によって対応する基板表面の銅パターン４０４またランド４０６に電気的に接続されている。
半導体チップを搭載したこのような基板上に液状樹脂が供給される。図６に示すように、液状樹脂を充填した供給部４３０を基板４００の長手方向Ｐに走査し、先端のノズル４３２から液状樹脂４３４を基板４００上に供給する。このとき、ノズル４３２からは、個々の半導体チップ４１０の表面を覆うように液状樹脂４３４が断続的に供給される。これにより、半導体チップ４１０の隣接する領域４３６には、液状樹脂４３４が供給されず、領域４３６から基板が露出される。液状樹脂４３４の供給量は、モールド樹脂の寸法精度を左右するものであるから、非常に精度良く制御する必要がある。好ましくは、前述した上部金型１１０のキャビティ１１２の体積の±３％の範囲内で液状樹脂４３４が供給される。
液状樹脂４３４の特性として、室温では液状であり、その粘度は、約３０〜１５０パスカル秒［Ｐａ ｓ］である。より望ましくは４５パスカル秒である。液状樹脂４３４に一定の粘度を持たせることで、ノズルから供給された液状樹脂４３４が半導体チップ４１０の全体を好適に被覆することができる。液状樹脂４３４は、例えば、エポキシ樹脂を用いることができ、速乾性を有するものであってもよい。
次に、本実施例の金型装置を用いたモールド工程について説明する。先ず、図７に示すように、基板４００を、下部金型２００上にセットする。基板４００は、基板４００よりも大きな載置面を有するセラミックプレート２２０上に配置される。これにより、基板４００は下部金型２００から電気的に絶縁される。下部金型２００には、上記したように複数の吸気孔２４０（図２を参照）が形成されており、吸気孔２４０により基板４００の裏面をセラミックプレート２２０に吸着させるようにしてもよい。なお、本実施例では、半導体チップ４１０上に液状樹脂４３４を供給した基板４００を下部金型２００にセットするようにしたが、これに限らず、下部金型２００に基板４００をセットした状態で、液状樹脂４３４を半導体チップ４１０上に供給するようにしてもよい。
次に、リール３１０からリリースフィルム３００が供給される。リリースフィルム３００は、少なくとも５０μｍ程度の厚さを有することが望ましい。これは、後述するように、液状樹脂４３４の成型に際し、リリースフィルム３００が上部金型の脚部１１８によって基板４００に押圧されたとき、液状樹脂４３４がリリースフィルム３００と基板４００の接触面から外部へはみ出さないようにするためである。また、基板４００の表面には、銅パターンおよびソルダレジストが形成され、これらの段差は基板表面から約２０μｍあるため、この段差を被覆できるようにリリースフィルム３００の厚さを５０μｍもしくはそれ以上に選択することが望ましい。さらに好ましくは、リリースフィルム３００の一面は、粗さ加工が施される。粗さは、例えば、Ｒｚ：１５μｍである。粗さ加工が施された面は、上部金型１１０に接触される。これにより、液状樹脂の成型後に、上部金型１１０からリリースフィルム３００が容易に離脱され、リール３２０により巻き取られる。
次に、図８に示すように、上部金型１１０に設けられた吸気孔１２０より空気を吸気することによりリリースフィルム３００を上部金型のキャビティに倣うように密着させる。さらに、上部金型１１０を下部金型２００に向けて接近させる。一定の距離まで接近すると、上部金型１１０が下部金型２００の図示しないオーリングと接触し、それぞれのキャビティ内の空気が排出され、キャビティ内が真空状態に引かれる。絶対真空度は、５キロパスカル［ｋＰａ］以上であることが望ましい。また、上部金型１１０および下部金型２００は、約１５０度に加熱されている。
次に、図９に示すように、上部金型１１０が降下され、その脚部１１８が基板４００に一定の接圧で当接する。これにより、基板上の各半導体チップを含む領域に密閉空間が形成される。各キャビティ１１２内の押圧部材１１４は、リリースフィルム３００を介して弾性的に液状樹脂を加圧成型し、この状態を約１００秒間保つ。この間に、脚部１１８が一定の接圧で基板４００に接触しているため、キャビティ１１２から液状樹脂が外部へはみ出すことはない。こうして、一定温度下で液状樹脂が加圧成型されることで、キャビティ１１２の形状を反映した形状のモールド樹脂４４０が成型される。
次に、図１０に示すように、上部金型１１０を下部金型２００から離間させる。リリースフィルム３００は、上部金型１１０の押圧面から離脱され、リール３２０に巻き取られる。同時に、基板上のモールド樹脂４４０がリリースフィルム３００から離脱される。基板４００上には、半導体チップの数に相当する数のモールド樹脂４４０が形成される。
図１１は、モールド成型されたときの基板の断面図を示している。モールド樹脂４４０は、半導体チップ４１０、ボンディングワイヤ４２０、ボンディングワイヤが接続された銅パターン４０４を含む領域を封止する。但し、基板上の複数のランド４０６は、積層される他の半導体装置の端子と接続するため、モールド樹脂４４０によって封止されず、露出されたままである。
上部金型１１０を下部金型２００から離型するとき、リリースフィルム３００には約２０ＫＶの電子が帯電している。リリースフィルム３００が基板４００もしくはランド４０６から離れるとき、基板４００は下部金型２００と電気的に絶縁されているため、リリースフィルム３００から下部金型２００への電流通路が阻止される。すなわち、リリースフィルム３００からランド４０６、銅パターン４０４、ボンディングワイヤ４２０、半導体チップ４１０、ビアコンタクト４０９、基板裏面の銅パターン４０８、および金型本体２１０を経由して電流は流れない。これにより、リリースフィルム３００に帯電された静電気によって半導体チップ４１０の内部回路が静電破壊されることが防止される。
次に、図１２に示すように、下部金型２００から基板４００が取り外される。基板４００上には、半導体チップ４１０を封止する非常に薄く、かつ小さな占有面積のモールド樹脂４４０が形成されている。以降の工程として、基板４００の裏面の銅パターン４０８に接続端子としてのはんだボールを接続する工程、および基板４００をダイシングする工程が行われる。ダイシング工程では、モールド樹脂４４０とモールド樹脂４４０の間に設定されたダイシングラインＣに沿って基板が切断される。モールド樹脂４４０は切断されないため、モールド樹脂４４０の外形は、キャビティの形状を反映したままの形状で残すことができ、パーティクルやモールド樹脂のクラック等の発生が抑制される。
次に、本発明の第２の実施例について説明する。上記実施例では、下部金型２００にセラミックプレートを取り付けるようにしたが、第２の実施例では、図１３に示すように、下部金型２０２上に絶縁フィルム２６０を接着する。絶縁フィルム２６０は、例えばテフロン（登録商標）を用いることができ、接着剤２６２により下部金型２０２の表面に貼り付ける。好ましくは、絶縁フィルム２６０の厚さは、約２５μｍである。
絶縁フィルム２６０は、基板４００を下部金型２０２から電気的に絶縁できる大きさ、形状に設定される。なお、下部金型２０２は、クロームをハードコーティングしたスチールを用いる以外にも、例えば、第１の実施例に適用し、セラミックプレート上に形成しても良い。
また、第１の実施例では、好ましい例として、下部金型のキャビティ内にセラミックプレートを組み込むようにしたが、これに限らず、金型本体２０２の表面に、セラミックプレート２２２またはセラミックブロック２２２を配置するようにしてもよい。
次に、本発明の第３の実施例について説明する。図１４は、第１の実施例によるモールド方法を用いて形成された第１の半導体装置上に、第２の半導体装置を積層したＰＯＰ（パッケージ・オン・パッケージ）構造を示す断面図である。
第１の半導体装置５００は、厚さが０．３ｍｍの多層配線基板４００と、多層配線基板４００の裏面に形成された、高さが０．２３ｍｍの複数のはんだボール５１０と、多層配線基板４００の上面に形成されたモールド樹脂４４０とを備えたＢＧＡパッケージを有している。はんだボール５１０は、基板４００の裏面に形成された銅パターン４０８にそれぞれ接続される。モールド樹脂４４０によって、その内部に半導体チップおよびボンディングワイヤが封止されている。ボンディングワイヤのチップ表面からのループ高さは、約０．０５ｍｍであり、ボンディングワイヤからモールド樹脂の表面までの距離が約０．０９５ｍｍであり、第１の半導体装置のパッケージ全体の高さは、０．８ｍｍである。
第１の半導体装置５００上に、第２の半導体装置６００が積層されている。第２の半導体装置６００は、例えば基板６０２の上面に半導体チップ６０４、６０６を積層し、これらの半導体チップ６０４、６０６がモールド樹脂６０８によって封止されている。このモールド樹脂６０８は、トランスファーモールドによるものであってもよい。基板６０２の裏面には、その４方向に２列のはんだボール６１０が形成されている。
第２の半導体装置６００を第１の半導体装置５００上に積層したとき、はんだボール６１０は、モールド樹脂４４０を取り囲むように配置され、第１の半導体装置５００の基板４００の上面に露出されたランド４０６に接続される。モールド樹脂４４０の基板４００の表面からの高さは、約２７０μｍであり、はんだボール６１０の基板６０２からの高さは、これより若干大きくなっている。これにより、基板６０２の裏面とモールド樹脂４４０の間には僅かな間隙が形成されている。
第１の実施例に係るモールド方法により極薄、小型の第１の半導体装置５００を形成し、その上に第２の半導体装置６００を積層することで、薄型のＰＯＰ構造を得ることができる。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例では、ＢＧＡまたはＣＳＰタイプの半導体装置の製造方法を示したが、勿論、これ以外の半導体装置であってもよい。基板の一面に搭載された半導体チップを樹脂封止するものであれば、特に、パッケージの構成が限定されるものではない。さらに、半導体チップの基板上への実装方法は、ワイヤボンディングによる接続以外にも、フェースダウンによる接続等であってもよい。さらに上部金型に形成されるキャビティを矩形状としたが、樹脂モールドの側面が傾斜するようにキャビティの側面に傾斜を持たせるようにしてもよい。
本発明に係る金型装置は、超小型、超極薄の寸法精度の安定した半導体装置の樹脂モールドに利用することができる。
本発明の実施例に係るモールド成型用の金型構造を示す図である。 図２(ａ)は下部金型の概略構成を示す平面図、図２（ｂ）は下部金型に組み付けられるセラミックプレートの概略平面図である。 スチールとセラミックスの特性値を比較する表である。 図４（ａ）は、複数の半導体チップが搭載された基板の平面図、図４（ｂ）はＡ−Ａ線断面図である。 半導体チップと基板の詳細を示す断面図である。 基板上の半導体チップへの液状樹脂の供給を説明する図である。 本発明の実施例に係る金型装置によるモールド工程を示す図である。 本発明の実施例に係る金型装置によるモールド工程を示す図である。 本発明の実施例に係る金型装置によるモールド工程を示す図である。 本発明の実施例に係る金型装置によるモールド工程を示す図である。 モールドされた基板の構成を示す断面を示す図である。 同図（ａ）はモールド樹脂が形成された基板の平面図、同図（ｂ）はＡ１−Ａ１断面図である。 本発明の第２の実施例による下部金型を示す図である。 半導体装置の積層構造（ＰＯＰ）を示す概略断面図である。 従来のマトリックス基板のモールド方法を説明する図である。 従来の半導体装置のモールド工法の課題を説明する図である。
符号の説明
１００：金型装置
１１０：上部金型
１１２：キャビティ
１１４：押圧部材
１１６：バネ
１１８：脚部
１２０：吸気孔
２００：下部金型
２１０：金型本体
２２０：セラミックプレート
２３０：オーリング
２４０：吸気孔
３００：リリースフィルム
３１０、３２０：リール
４００：多層配線基板
４０２：ダイアタッチ
４０４：銅パターン
４０６：ランド
４０８：銅パターン
４０９：ビアコンタクト
４１０：半導体チップ
４２０：ボンディングワイヤ
４３０：供給部
４３２：ノズル
４３４：液状樹脂

Claims (27)

  1. 基板上に搭載された複数の半導体素子に供給された樹脂をモールドするための半導体製造装置であって、
    複数の半導体素子が搭載された基板を支持する下部金型と、
    可撓性フィルムを介して基板上の複数の半導体素子の樹脂をモールドする上部金型とを含み、
    前記下部金型は、電気的絶縁領域を含み、当該電気的絶縁領域を介して前記基板を支持する、半導体製造装置。
  2. 前記電気的絶縁領域は、セラミック部材を含む、請求項１に記載の半導体製造装置。
  3. 前記セラミック部材は、下部金型に取り付けられたセラミックプレートである、請求項２に記載の半導体製造装置。
  4. 前記セラミックプレートは、下部金型に形成された空洞内に収容される、請求項３に記載の半導体製造装置。
  5. 前記電気的絶縁領域は、下部金型上に配された絶縁フィルムを含む、請求項１に記載の半導体製造装置。
  6. 前記絶縁フィルムは、下部金型の表面に接着剤を介して取り付けられる、請求項５に記載の半導体製造装置。
  7. 前記電気的絶縁領域は、載置される基板の面積よりも大きい、請求項１ないし６いずれか１つに記載の半導体製造装置。
  8. 前記下部金型は、前記電気的絶縁領域を取り囲むようにシール部材を含み、前記シール部材は上部金型に接圧される、請求項１に記載の半導体製造装置。
  9. 前記下部金型は、前記シール部材に囲まれた領域内に複数の吸気孔を含み、前記複数の吸気孔からの吸気により真空状態で樹脂をモールドする、請求項８に記載の半導体製造装置。
  10. 前記上部金型は、基板上に搭載された複数の半導体素子に対応する複数の凹部と、前記可撓性フィルムを前記複数の凹部に密着させるための吸着孔とを含む、請求項１に記載の半導体製造装置。
  11. 前記基板は、半導体素子を搭載する第１の主面と、第１の主面に対向する第２の主面を含み、第１の主面に露出された第１の導電性領域を含み、第１の導電性領域は、半導体素子に電気的に接続されている、請求項１に記載の半導体製造装置。
  12. 前記第１の導電性領域は、モールドされる樹脂よりも外側において露出されている、請求項１１に記載の半導体製造装置。
  13. 前記基板は、第２の主面に露出された第２の導電性領域を含み、第２の導電性領域は、第１の導電性領域または半導体素子に電気的に接続されている、請求項１１または１２に記載の半導体製造装置。
  14. 前記基板は、多層配線基板である、請求項１ないし１３いずれか１つに記載の半導体製造装置。
  15. 前記可撓性フィルムは、高分子フィルムである、請求項１に記載の半導体製造装置。
  16. 第１の主面および第１の主面に対向する第２の主面を含む基板であって、第１の主面上において半導体素子が樹脂モールドされた半導体装置を製造するための製造方法であって、
    第１の主面上に複数の半導体素子および複数の半導体素子に供給された液状樹脂を含む基板を、第２の主面が電気的に絶縁されるように下部金型により支持し、
    複数の型形成部が形成された上部金型を可撓性フィルムを介して下部金型に対して押圧し、前記複数の型形成部により基板上の液状樹脂をモールドする、
    ステップを含む製造方法。
  17. 前記下部金型は、セラミック部材を含み、前記基板の第２の主面がセラミック部材上に載置される、請求項１６に記載の製造方法。
  18. 前記下部金型は、絶縁フィルムを含み、前記基板の第２の主面が絶縁フィルム上に載置される、請求項１６に記載の製造方法。
  19. 前記セラミック部材または前記絶縁フィルムは、基板の第２の主面よりも大きな載置面を有する、請求項１７または１８に記載の製造方法。
  20. 可撓性フィルムは、上部金型に形成された吸気孔から吸気することにより複数の型形成部に吸着される、請求項１６に記載の製造方法。
  21. 前記基板は、第１の主面に露出された第１の導電性領域を含み、第１の導電性領域は、半導体素子に電気的に接続されている、請求項１５に記載の製造方法。
  22. 前記第１の導電性領域は、モールドされる樹脂よりも外側において露出されている、請求項２１に記載の半導体製造装置。
  23. 前記基板は、第２の主面に露出された第２の導電性領域を含み、第２の導電性領域は、第１の導電性領域または半導体素子に電気的に接続されている、請求項２１または２２に記載の製造方法。
  24. 前記基板は、多層配線基板である、請求項１６ないし２３いずれか１つに記載の製造方法。
  25. 前記製造方法はさらに、上部金型を下部金型から離脱するステップと、基板を個々の半導体素子に切断するステップとを有する、請求項１６ないし２４いずれか１つに記載の製造方法。
  26. 前記製造方法はさらに、基板の第２の主面に露出した第２の導電性領域に端子を接続するステップを含む、請求項１６ないし２５いずれか１つに記載の製造方法。
  27. 前記製造方法はさらに、基板の第１の主面に露出した第１の導電性領域に、他の半導体装置の端子を積層するステップを含む、請求項１６ないし２６いずれか１つ記載の製造方法。
JP2006113979A 2006-04-18 2006-04-18 Ｐｏｐ用の半導体装置の製造方法 Active JP4408874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006113979A JP4408874B2 (ja) 2006-04-18 2006-04-18 Ｐｏｐ用の半導体装置の製造方法
US12/566,020 US8048358B2 (en) 2006-04-18 2009-09-24 Pop semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113979A JP4408874B2 (ja) 2006-04-18 2006-04-18 Ｐｏｐ用の半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007287944A true JP2007287944A (ja) 2007-11-01
JP4408874B2 JP4408874B2 (ja) 2010-02-03

Family

ID=38759424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113979A Active JP4408874B2 (ja) 2006-04-18 2006-04-18 Ｐｏｐ用の半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4408874B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124319A (ja) * 2009-12-09 2011-06-23 Renesas Electronics Corp 半導体パッケージ製造装置及び半導体パッケージの製造方法
CN104742293A (zh) * 2013-12-27 2015-07-01 东和株式会社 树脂成型装置及树脂成型方法
KR101545194B1 (ko) * 2015-03-26 2015-08-19 김기열 반도체 패키지용 몰딩 다이 및 그 제조방법
JP2016168688A (ja) * 2015-03-11 2016-09-23 住友ベークライト株式会社 離型フィルム
JP6467488B1 (ja) * 2017-11-29 2019-02-13 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP2020098887A (ja) * 2018-12-19 2020-06-25 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP2020107621A (ja) * 2018-12-26 2020-07-09 アサヒ・エンジニアリング株式会社 電子部品の実装装置
WO2021241116A1 (ja) * 2020-05-25 2021-12-02 Ｔｏｗａ株式会社 樹脂成形装置、カバープレート及び樹脂成形品の製造方法
CN115084059A (zh) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 一种绝缘基板的制备方法及功率器件封装方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124319A (ja) * 2009-12-09 2011-06-23 Renesas Electronics Corp 半導体パッケージ製造装置及び半導体パッケージの製造方法
CN104742293A (zh) * 2013-12-27 2015-07-01 东和株式会社 树脂成型装置及树脂成型方法
CN104742293B (zh) * 2013-12-27 2017-05-10 东和株式会社 树脂成型装置及树脂成型方法
JP2016168688A (ja) * 2015-03-11 2016-09-23 住友ベークライト株式会社 離型フィルム
KR101545194B1 (ko) * 2015-03-26 2015-08-19 김기열 반도체 패키지용 몰딩 다이 및 그 제조방법
WO2019107137A1 (ja) * 2017-11-29 2019-06-06 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP6467488B1 (ja) * 2017-11-29 2019-02-13 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP2019102551A (ja) * 2017-11-29 2019-06-24 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP2020098887A (ja) * 2018-12-19 2020-06-25 アサヒ・エンジニアリング株式会社 電子部品の実装装置
JP2020107621A (ja) * 2018-12-26 2020-07-09 アサヒ・エンジニアリング株式会社 電子部品の実装装置
WO2021241116A1 (ja) * 2020-05-25 2021-12-02 Ｔｏｗａ株式会社 樹脂成形装置、カバープレート及び樹脂成形品の製造方法
TWI796685B (zh) * 2020-05-25 2023-03-21 日商Ｔｏｗａ股份有限公司 樹脂成形裝置、蓋板及樹脂成形品的製造方法
CN115084059A (zh) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 一种绝缘基板的制备方法及功率器件封装方法
CN115084059B (zh) * 2022-08-16 2022-12-02 杭州飞仕得科技有限公司 一种绝缘基板的制备方法及功率器件封装方法

Also Published As

Publication number Publication date
JP4408874B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4408874B2 (ja) Ｐｏｐ用の半導体装置の製造方法
US8048358B2 (en) Pop semiconductor device manufacturing method
US7520052B2 (en) Method of manufacturing a semiconductor device
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US20070243667A1 (en) POP Semiconductor Device Manufacturing Method
US6407333B1 (en) Wafer level packaging
CN116631953A (zh) 半导体封装体及其制造方法
JP2010206162A (ja) 樹脂封止型半導体装置およびその製造方法
US8940629B2 (en) Ball grid array semiconductor package and method of manufacturing the same
CN208767298U (zh) 传感器封装
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
WO2007057954A1 (ja) 半導体装置及びその製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
TW200926316A (en) Semiconductor package and method thereof
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
KR20090098216A (ko) 칩 내장형 기판 및 그의 제조 방법
JP4823161B2 (ja) 半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
KR20150005256A (ko) 분리형 몰드를 이용한 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP5121807B2 (ja) 半導体装置の製造方法
JP2002151531A (ja) 半導体装置の製造方法
JP2011124319A (ja) 半導体パッケージ製造装置及び半導体パッケージの製造方法
JP2008066762A (ja) 半導体チップ搭載用の絶縁基板
TWI469231B (zh) 晶片封裝結構之製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Ref document number: 4408874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250