JP4078760B2 - チップ型電子部品の製造方法 - Google Patents
チップ型電子部品の製造方法 Download PDFInfo
- Publication number
- JP4078760B2 JP4078760B2 JP20995499A JP20995499A JP4078760B2 JP 4078760 B2 JP4078760 B2 JP 4078760B2 JP 20995499 A JP20995499 A JP 20995499A JP 20995499 A JP20995499 A JP 20995499A JP 4078760 B2 JP4078760 B2 JP 4078760B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- temporary holding
- electronic component
- type electronic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はチップ型電子部品の製造方法に関する。特に、フェースダウン実装用のチップ部品の製造方法に関する。
【０００２】
【従来の技術】
従来より用いられているチップサイズのパッケージ部品の製造方法を図１（ａ）〜（ｃ）に示す。この製造方法では、まず合成樹脂等からなるパッケージ基板１の上面に、金属層によって所定の配線パターン２を形成し、パッケージ基板１の表面に絶縁層３を形成して絶縁層３により配線パターン２を覆う。ついで、絶縁層３を部分的に開口し、配線パターン２の一部（半導体等のチップの内部バンプとの接続部位）を開口４から露出させる。パッケージ基板１には、配線パターン２が形成されている位置でビアホール５を開口し、ビアホール５を通して配線パターン２の一部をパッケージ基板１の裏面へ露出させる〔図１（ａ）〕。
【０００３】
次に、電極パッド７上に内部バンプ８を形成されたチップ６をパッケージ基板１上にフェースダウン実装し、絶縁層３の開口４を通して内部バンプ８をパッケージ基板１の配線パターン２に接続する〔図１（ｂ）〕。
【０００４】
この後、例えばエポキシ樹脂等の封止樹脂９により、チップ６全体を包むようにしてパッケージ基板１の上面でチップ６を封止する。ついで、パッケージ基板１を裏返してビアホール５に半田ボールを搭載し、この状態でリフロー炉に通し、半田ボールをリフローさせることによってパッケージ基板１の裏面に配線パターン２と導通した外部バンプ１０を形成する〔図１（ｃ）〕。
【０００５】
【発明が解決しようとする課題】
上記のような製造方法では、外部バンプ１０間のピッチ（外部端子ピッチ）は、パッケージ基板１のビアホール５の間隔によって決まり、現在標準化されている０.５〜１.０ｍｍ程度の外部端子ピッチへの対応は容易である。しかし、パッケージ基板１のビアホール５では狭ピッチ化に限界があることから、外部バンプ１０の狭ピッチ化やパッケージ部品サイズの小型化に限界があった。また、パッケージ基板１とチップ６とを重ね合わせる構造となっているので、パッケージ部品の厚みの低減にも限界があった。
【０００６】
本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、チップ型電子部品の外部端子ピッチを短くでき、チップ型電子部品のサイズ及び厚みをほぼチップの面積及び厚みに等しくすることができるチップ型電子部品の製造方法を提供することにある。
【０００７】
【課題を解決するための手段とその作用】
請求項１に記載のチップ型電子部品の製造方法は、基板上に形成された複数の素子の各電極パッド上に、バンプを形成する工程と、前記各バンプを仮保持基板に固定する工程と、前記基板を切断して個々の素子に分割する工程と、前記仮保持基板に固定された各素子と前記バンプの仮保持基板に固定された部分を除く全体を被覆材で被覆する工程と、前記被覆工程において各素子とバンプを被覆した被覆材が硬化した後、前記素子の分離位置と対応する位置で該被覆材を切断して分割した後、前記仮保持基板から各素子を分離する工程とからなることを特徴としている。
【０００８】
請求項１に記載のチップ型電子部品の製造方法によれば、各素子に形成されたバンプを仮保持基板に固定した状態で各素子とバンプの仮保持基板に固定された部分を除く全体を被覆材で覆うことができるので、バンプ全体が被覆材によって覆われることがなく、各素子に設けられたバンプを外部バンプとすることができる。従って、外部バンプを素子の製造工程において形成することができ、外部端子ピッチを狭ピッチ化することができる。
【０００９】
また、分離された各素子は仮保持基板に固定されているので、複数の素子を一度に処理することができ、チップ型電子部品の製造効率を向上させることができる。
【００１０】
また、本発明の方法によれば、素子を直接に被覆材で被覆することができるので、チップ型電子部品の薄型化や小型化が可能になる。
さらに、本発明の方法によれば、素子を被覆する被覆材を各素子の分離位置と対応する位置で切断して分割しているから、各素子を樹脂で被覆する際、各素子同士が、樹脂を介して結合するような被覆条件又はダイシングライン幅であっても、各素子を個別に樹脂で被覆する必要がなく、ウエハ全体を一括被覆できるため、樹脂による被覆工程を簡略にすることができる。
【００１１】
請求項２に記載のチップ型電子部品の製造方法は、請求項１に記載したチップ型電子部品の製造方法において、前記バンプを前記仮保持基板に固定する前に、前記バンプの表面を保護膜によって被覆しておき、前記仮保持基板から各素子を分離した後、前記保護膜をバンプから除去することを特徴としている。
【００１２】
請求項２に記載のチップ型電子部品の製造方法にあっては、バンプを保護膜によって被覆してからバンプを仮保持基板に固定し、仮保持基板から各素子を分離した後、保護膜をバンプから除去しているので、バンプを仮保持基板に固定する接着剤等の仮止め剤がバンプに付着して残留するのを防ぐことができる。また、仮保持基板に接着剤を介さずバンプを固定する場合、保護膜によって、バンプと仮保持基板が直接接触することによるバンプの変質や変形を防ぐことができる。
【００１３】
請求項３に記載のチップ型電子部品の製造方法は、請求項１又は２に記載したチップ型電子部品の製造方法における前記被覆工程が、樹脂によるディップ法又はスピンコート法によって各素子を前記樹脂で被覆するものであることを特徴としている。
【００１４】
請求項３に記載のチップ型電子部品の製造方法にあっては、被覆材を樹脂によるディップ法又はスピンコート法によって形成しているので、簡単かつ安価に各素子を被覆することができる。
【００１７】
請求項４に記載のチップ型電子部品の製造方法は、請求項１、２又は３に記載のチップ型電子部品の製造方法における前記仮保持基板から各素子を分離する工程が、前記仮保持基板をエッチング除去することにより、各素子を分離させるものであることを特徴としている。
【００１８】
請求項４に記載のチップ型電子部品の製造方法にあっては、仮保持基板をエッチング除去するようにしているので、容易に仮保持基板を除去することができる。
【００１９】
請求項５に記載のチップ型電子部品の製造方法は、請求項１、２、３又は４に記載のチップ型電子部品の製造方法における前記基板が半導体基板であり、前記素子が半導体素子であることを特徴としている。
【００２０】
特に、請求項５に記載のように、前記基板が半導体基板であり、前記素子が半導体素子である場合には、半導体製造プロセスを利用して製造することができ、外部端子をより狭ピッチ化することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
本発明の一実施形態によるチップ型電子部品の製造方法を図２（ａ）（ｂ）〜図５（ａ）（ｂ）に従って説明する。本実施形態では、半導体素子のチップ型電子部品を製造する場合について説明する。図２（ａ）に示すものは、複数個の素子分離された半導体素子１２を形成されたＧａＡｓ等の半導体ウエハ１１であって、各半導体素子１２の上面には電極パッド１３が設けられ、各電極パッド１３上には例えば高さ１００μｍのバンプ１４が形成されている。このバンプ１４は、例えばワイヤバンピングによって形成することができるが、これに限らず蒸着法、電解メッキ法、無電解メッキ法等によって形成されたものでもよい。また、このバンプ１４の材料は特に限定されるものではないが、例えばＡｕ、ハンダ等を用いることができる。ついで、図２（ｂ）に示すように、各バンプ１４のみをフォトレジスト等の保護膜１５によって被覆する。なお、図２（ｂ）は図２（ａ）のＡ−Ａ線における断面を拡大して表わしている。
【００２２】
さらに、半導体ウエハやセラミック基板、金属基板、樹脂基板等からなる仮保持基板１６の表面に例えば５０μｍの均一な厚さで接着剤を塗布して仮接着層１７を形成しておき、図３（ａ）（ｂ）に示すように、この仮接着層１７内にバンプ１４の先端部を埋め込むようにして仮保持基板１６に半導体ウエハ１１を接着固定する。
【００２３】
なお、バンプ１４の固定に必ずしも仮接着層１７は必要なく、バンプ１４を仮保持基板１６に、直接あるいはバンプ表面の保護膜１５を介して固定してもよい。仮接着層１７を用いず、保護膜１５を介してバンプ１４を固定した場合には、バンプ１４と仮保持基板１６とが接触することによってバンプ１４が変質したり、変形したりするのを避けることができる。
【００２４】
この後、図４（ａ）に示すように、半導体ウエハ１１のみを各素子毎にダイシングし、半導体ウエハ１１を半導体チップ（分離された半導体素子１２）に分割する。この状態では、各半導体チップ１２（以下、半導体素子と同じ符号を用いることがある。）は個々に分離されているが、各バンプ１４は仮保持基板１６に固定されている。ついで、図４（ｂ）に示すように、例えば樹脂ディップ法やスピンコート法等により仮保持基板１６の表面にエポキシ樹脂のような封止樹脂を塗布し、半導体チップ１２全体を封止樹脂で被覆した後、例えば、仮保持基板１６を下にして封止樹脂１９を硬化させる。
【００２５】
封止樹脂１９で封止する際、半導体チップ１２間の空間（ダイシングライン１８）が封止樹脂１９で充填されている場合には、封止樹脂１９が硬化した後、図４（ｃ）に示すように再び半導体チップ１２間で封止樹脂１９をダイシングし、ダイシングライン２０によって個々の半導体チップ１２に分割する。このとき、仮接着層１７の一部も一緒にダイシングしてもよい。この結果、半導体チップ１２を封止樹脂１９で被覆されたチップ型電子部品２１が形成され、個々のチップ型電子部品２１は仮接着層１７によってバンプ１４部分を仮保持基板１６に固定されている。
【００２６】
ついで、仮接着層１７を例えば溶剤によって溶解させることによって各チップ型電子部品２１を仮保持基板１６から離脱させ、さらにバンプ１４表面の保護膜１５を剥離除去し、図５（ａ）（ｂ）に示すようなチップ型電子部品２１を製作する。なお、仮保持基板１６は仮接着層１７を溶解除去することにより、再使用できる。
【００２７】
このチップ型電子部品２１は、上記のようにして製造されるので、バンプ１４が封止樹脂１９によって覆われることがなく、各半導体素子１２に設けられたバンプ１４を外部バンプとすることができる。従って、外部バンプを半導体素子の製造工程において精密に形成することができ、外部端子ピッチを０.１ｍｍ程度以下に狭ピッチ化することができる。
【００２８】
また、このようにしてチップ型電子部品２１を製造すれば、分離された各半導体素子１２を仮保持基板１６に固定した状態で扱うことができるので、複数の半導体素子１２を一度に処理することができ、チップ型電子部品２１の製造効率を向上させることができる。
【００２９】
また、本発明の方法によれば、半導体素子１２を直接に封止樹脂１９で被覆することができるので、チップ型電子部品２１の薄型化や小型化が可能になると共に、チップサイズパッケージを少ない材料費と製造コストで簡便に製造することができる。
【００３０】
また、上記実施形態では、バンプ１４の表面を保護膜１５で覆ったが、この保護膜１５は使用しなくても差し支えない。保護膜１５を使用しない場合には、保護膜１５を形成する工程と保護膜１５を剥離除去する工程とを省略できるので、チップ型電子部品２１の製造工程を簡略にできる。一方、保護膜１５を用いることにより、バンプ１４に仮接着層１７が付着して残留するのを防ぐことができる。また、仮保持基板に接着剤を介さずバンプを固定する場合、保護膜によって、バンプと基板が直接接触することによるバンプの変質や変形を防ぐことができる。
【００３１】
また、封止樹脂１９は個々の半導体チップ１２毎に個別に形成すれば、封止樹脂をダイシングする必要が無くなるが、図４（ｂ）のように封止樹脂を全体に一度に塗布すれば、封止樹脂の塗布工程を容易にできる。
【００３２】
（第２の実施形態）
また、図示しないが、別な実施形態としては、次のようにしてもよい。仮保持基板１６として、エッチング除去可能な材質からなるものを用い、上記実施形態の図２〜図４（ｃ）に示すようにして、仮接着層１７によって仮保持基板１６に固定された複数のチップ型電子部品２１を形成する。この後、仮保持基板１６をエッチング除去してチップ型電子部品２１を個々に分離させる。ついで、チップ型電子部品２１に付着している仮接着層１７を例えば溶剤等で溶解させ、さらに保護膜１５も剥離除去し、図５のようなチップ型電子部品２１を製作する。
【００３３】
このように仮保持基板を溶解させるようにすれば、容易に仮保持基板を除去することができる。
なお、上記実施形態では半導体素子のチップ型電子部品を製造する場合について説明したが、これに限られることなく、本発明は、例えば圧電素子等の、その他の電子素子のチップ型電子部品を製造する場合にも適用することができる。
【００３４】
【発明の効果】
請求項１に記載のチップ型電子部品の製造方法によれば、各素子に形成されたバンプを仮保持基板に固定した状態で各素子を被覆材で覆うことができるので、バンプが被覆材によって覆われることがなく、各素子に設けられたバンプを外部バンプとすることができ、外部端子ピッチを狭ピッチ化することができる。
【００３５】
また、分離された各素子は仮保持基板に固定されているので、複数の素子を一度に処理することができ、チップ型電子部品の製造効率を向上させることができる。さらに、本発明の方法によれば、素子を直接に被覆材で被覆することができるので、チップ型電子部品の薄型化や小型化が可能になる。
【００３６】
請求項２に記載のチップ型電子部品の製造方法によれば、バンプを保護膜によって被覆してからバンプを仮保持基板に固定し、仮保持基板から各素子を分離した後、保護膜をバンプから除去しているので、バンプを仮保持基板に固定する接着剤等の仮止め剤がバンプに付着して残留するのを防ぐことができる。
【００３７】
請求項３に記載のチップ型電子部品の製造方法によれば、被覆材を樹脂によるディップ法又はスピンコート法によって形成しているので、簡単かつ安価に各素子を被覆することができる。
【００３９】
請求項４に記載のチップ型電子部品の製造方法によれば、仮保持基板をエッチング除去するようにしているので、容易に仮保持基板を除去することができる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）は、従来におけるチップ型電子部品の製造工程を示す断面図である。
【図２】本発明の一実施形態によるチップ型電子部品の製造方法を示す図であって、（ａ）はウエハの各半導体チップに形成されたバンプを示す斜視図、（ｂ）はバンプの表面を保護膜で覆った状態を示す一部破断した断面図である。
【図３】（ａ）（ｂ）は、図２の次工程において仮接着層により仮保持基板１６と接合されたウエハを示す一部破断した断面図及び斜視図である。
【図４】図３の次工程であって、（ａ）は分離された半導体チップを示す一部破断した断面図、（ｂ）は封止樹脂に封止された半導体チップを示す一部破断した断面図、（ｃ）は分離された封止樹脂を示す一部破断した断面図である。
【図５】（ａ）（ｂ）は、同上の工程を経て製作されたチップ型電子部品を示す一部破断した断面図及び斜視図である。
【符号の説明】
１１ 半導体ウエハ
１２ 半導体チップ（半導体素子）
１４ バンプ
１５ 保護膜
１６ 仮保持基板
１７ 仮接着層
１９ 封止樹脂
【発明の属する技術分野】
本発明はチップ型電子部品の製造方法に関する。特に、フェースダウン実装用のチップ部品の製造方法に関する。
【０００２】
【従来の技術】
従来より用いられているチップサイズのパッケージ部品の製造方法を図１（ａ）〜（ｃ）に示す。この製造方法では、まず合成樹脂等からなるパッケージ基板１の上面に、金属層によって所定の配線パターン２を形成し、パッケージ基板１の表面に絶縁層３を形成して絶縁層３により配線パターン２を覆う。ついで、絶縁層３を部分的に開口し、配線パターン２の一部（半導体等のチップの内部バンプとの接続部位）を開口４から露出させる。パッケージ基板１には、配線パターン２が形成されている位置でビアホール５を開口し、ビアホール５を通して配線パターン２の一部をパッケージ基板１の裏面へ露出させる〔図１（ａ）〕。
【０００３】
次に、電極パッド７上に内部バンプ８を形成されたチップ６をパッケージ基板１上にフェースダウン実装し、絶縁層３の開口４を通して内部バンプ８をパッケージ基板１の配線パターン２に接続する〔図１（ｂ）〕。
【０００４】
この後、例えばエポキシ樹脂等の封止樹脂９により、チップ６全体を包むようにしてパッケージ基板１の上面でチップ６を封止する。ついで、パッケージ基板１を裏返してビアホール５に半田ボールを搭載し、この状態でリフロー炉に通し、半田ボールをリフローさせることによってパッケージ基板１の裏面に配線パターン２と導通した外部バンプ１０を形成する〔図１（ｃ）〕。
【０００５】
【発明が解決しようとする課題】
上記のような製造方法では、外部バンプ１０間のピッチ（外部端子ピッチ）は、パッケージ基板１のビアホール５の間隔によって決まり、現在標準化されている０.５〜１.０ｍｍ程度の外部端子ピッチへの対応は容易である。しかし、パッケージ基板１のビアホール５では狭ピッチ化に限界があることから、外部バンプ１０の狭ピッチ化やパッケージ部品サイズの小型化に限界があった。また、パッケージ基板１とチップ６とを重ね合わせる構造となっているので、パッケージ部品の厚みの低減にも限界があった。
【０００６】
本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、チップ型電子部品の外部端子ピッチを短くでき、チップ型電子部品のサイズ及び厚みをほぼチップの面積及び厚みに等しくすることができるチップ型電子部品の製造方法を提供することにある。
【０００７】
【課題を解決するための手段とその作用】
請求項１に記載のチップ型電子部品の製造方法は、基板上に形成された複数の素子の各電極パッド上に、バンプを形成する工程と、前記各バンプを仮保持基板に固定する工程と、前記基板を切断して個々の素子に分割する工程と、前記仮保持基板に固定された各素子と前記バンプの仮保持基板に固定された部分を除く全体を被覆材で被覆する工程と、前記被覆工程において各素子とバンプを被覆した被覆材が硬化した後、前記素子の分離位置と対応する位置で該被覆材を切断して分割した後、前記仮保持基板から各素子を分離する工程とからなることを特徴としている。
【０００８】
請求項１に記載のチップ型電子部品の製造方法によれば、各素子に形成されたバンプを仮保持基板に固定した状態で各素子とバンプの仮保持基板に固定された部分を除く全体を被覆材で覆うことができるので、バンプ全体が被覆材によって覆われることがなく、各素子に設けられたバンプを外部バンプとすることができる。従って、外部バンプを素子の製造工程において形成することができ、外部端子ピッチを狭ピッチ化することができる。
【０００９】
また、分離された各素子は仮保持基板に固定されているので、複数の素子を一度に処理することができ、チップ型電子部品の製造効率を向上させることができる。
【００１０】
また、本発明の方法によれば、素子を直接に被覆材で被覆することができるので、チップ型電子部品の薄型化や小型化が可能になる。
さらに、本発明の方法によれば、素子を被覆する被覆材を各素子の分離位置と対応する位置で切断して分割しているから、各素子を樹脂で被覆する際、各素子同士が、樹脂を介して結合するような被覆条件又はダイシングライン幅であっても、各素子を個別に樹脂で被覆する必要がなく、ウエハ全体を一括被覆できるため、樹脂による被覆工程を簡略にすることができる。
【００１１】
請求項２に記載のチップ型電子部品の製造方法は、請求項１に記載したチップ型電子部品の製造方法において、前記バンプを前記仮保持基板に固定する前に、前記バンプの表面を保護膜によって被覆しておき、前記仮保持基板から各素子を分離した後、前記保護膜をバンプから除去することを特徴としている。
【００１２】
請求項２に記載のチップ型電子部品の製造方法にあっては、バンプを保護膜によって被覆してからバンプを仮保持基板に固定し、仮保持基板から各素子を分離した後、保護膜をバンプから除去しているので、バンプを仮保持基板に固定する接着剤等の仮止め剤がバンプに付着して残留するのを防ぐことができる。また、仮保持基板に接着剤を介さずバンプを固定する場合、保護膜によって、バンプと仮保持基板が直接接触することによるバンプの変質や変形を防ぐことができる。
【００１３】
請求項３に記載のチップ型電子部品の製造方法は、請求項１又は２に記載したチップ型電子部品の製造方法における前記被覆工程が、樹脂によるディップ法又はスピンコート法によって各素子を前記樹脂で被覆するものであることを特徴としている。
【００１４】
請求項３に記載のチップ型電子部品の製造方法にあっては、被覆材を樹脂によるディップ法又はスピンコート法によって形成しているので、簡単かつ安価に各素子を被覆することができる。
【００１７】
請求項４に記載のチップ型電子部品の製造方法は、請求項１、２又は３に記載のチップ型電子部品の製造方法における前記仮保持基板から各素子を分離する工程が、前記仮保持基板をエッチング除去することにより、各素子を分離させるものであることを特徴としている。
【００１８】
請求項４に記載のチップ型電子部品の製造方法にあっては、仮保持基板をエッチング除去するようにしているので、容易に仮保持基板を除去することができる。
【００１９】
請求項５に記載のチップ型電子部品の製造方法は、請求項１、２、３又は４に記載のチップ型電子部品の製造方法における前記基板が半導体基板であり、前記素子が半導体素子であることを特徴としている。
【００２０】
特に、請求項５に記載のように、前記基板が半導体基板であり、前記素子が半導体素子である場合には、半導体製造プロセスを利用して製造することができ、外部端子をより狭ピッチ化することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
本発明の一実施形態によるチップ型電子部品の製造方法を図２（ａ）（ｂ）〜図５（ａ）（ｂ）に従って説明する。本実施形態では、半導体素子のチップ型電子部品を製造する場合について説明する。図２（ａ）に示すものは、複数個の素子分離された半導体素子１２を形成されたＧａＡｓ等の半導体ウエハ１１であって、各半導体素子１２の上面には電極パッド１３が設けられ、各電極パッド１３上には例えば高さ１００μｍのバンプ１４が形成されている。このバンプ１４は、例えばワイヤバンピングによって形成することができるが、これに限らず蒸着法、電解メッキ法、無電解メッキ法等によって形成されたものでもよい。また、このバンプ１４の材料は特に限定されるものではないが、例えばＡｕ、ハンダ等を用いることができる。ついで、図２（ｂ）に示すように、各バンプ１４のみをフォトレジスト等の保護膜１５によって被覆する。なお、図２（ｂ）は図２（ａ）のＡ−Ａ線における断面を拡大して表わしている。
【００２２】
さらに、半導体ウエハやセラミック基板、金属基板、樹脂基板等からなる仮保持基板１６の表面に例えば５０μｍの均一な厚さで接着剤を塗布して仮接着層１７を形成しておき、図３（ａ）（ｂ）に示すように、この仮接着層１７内にバンプ１４の先端部を埋め込むようにして仮保持基板１６に半導体ウエハ１１を接着固定する。
【００２３】
なお、バンプ１４の固定に必ずしも仮接着層１７は必要なく、バンプ１４を仮保持基板１６に、直接あるいはバンプ表面の保護膜１５を介して固定してもよい。仮接着層１７を用いず、保護膜１５を介してバンプ１４を固定した場合には、バンプ１４と仮保持基板１６とが接触することによってバンプ１４が変質したり、変形したりするのを避けることができる。
【００２４】
この後、図４（ａ）に示すように、半導体ウエハ１１のみを各素子毎にダイシングし、半導体ウエハ１１を半導体チップ（分離された半導体素子１２）に分割する。この状態では、各半導体チップ１２（以下、半導体素子と同じ符号を用いることがある。）は個々に分離されているが、各バンプ１４は仮保持基板１６に固定されている。ついで、図４（ｂ）に示すように、例えば樹脂ディップ法やスピンコート法等により仮保持基板１６の表面にエポキシ樹脂のような封止樹脂を塗布し、半導体チップ１２全体を封止樹脂で被覆した後、例えば、仮保持基板１６を下にして封止樹脂１９を硬化させる。
【００２５】
封止樹脂１９で封止する際、半導体チップ１２間の空間（ダイシングライン１８）が封止樹脂１９で充填されている場合には、封止樹脂１９が硬化した後、図４（ｃ）に示すように再び半導体チップ１２間で封止樹脂１９をダイシングし、ダイシングライン２０によって個々の半導体チップ１２に分割する。このとき、仮接着層１７の一部も一緒にダイシングしてもよい。この結果、半導体チップ１２を封止樹脂１９で被覆されたチップ型電子部品２１が形成され、個々のチップ型電子部品２１は仮接着層１７によってバンプ１４部分を仮保持基板１６に固定されている。
【００２６】
ついで、仮接着層１７を例えば溶剤によって溶解させることによって各チップ型電子部品２１を仮保持基板１６から離脱させ、さらにバンプ１４表面の保護膜１５を剥離除去し、図５（ａ）（ｂ）に示すようなチップ型電子部品２１を製作する。なお、仮保持基板１６は仮接着層１７を溶解除去することにより、再使用できる。
【００２７】
このチップ型電子部品２１は、上記のようにして製造されるので、バンプ１４が封止樹脂１９によって覆われることがなく、各半導体素子１２に設けられたバンプ１４を外部バンプとすることができる。従って、外部バンプを半導体素子の製造工程において精密に形成することができ、外部端子ピッチを０.１ｍｍ程度以下に狭ピッチ化することができる。
【００２８】
また、このようにしてチップ型電子部品２１を製造すれば、分離された各半導体素子１２を仮保持基板１６に固定した状態で扱うことができるので、複数の半導体素子１２を一度に処理することができ、チップ型電子部品２１の製造効率を向上させることができる。
【００２９】
また、本発明の方法によれば、半導体素子１２を直接に封止樹脂１９で被覆することができるので、チップ型電子部品２１の薄型化や小型化が可能になると共に、チップサイズパッケージを少ない材料費と製造コストで簡便に製造することができる。
【００３０】
また、上記実施形態では、バンプ１４の表面を保護膜１５で覆ったが、この保護膜１５は使用しなくても差し支えない。保護膜１５を使用しない場合には、保護膜１５を形成する工程と保護膜１５を剥離除去する工程とを省略できるので、チップ型電子部品２１の製造工程を簡略にできる。一方、保護膜１５を用いることにより、バンプ１４に仮接着層１７が付着して残留するのを防ぐことができる。また、仮保持基板に接着剤を介さずバンプを固定する場合、保護膜によって、バンプと基板が直接接触することによるバンプの変質や変形を防ぐことができる。
【００３１】
また、封止樹脂１９は個々の半導体チップ１２毎に個別に形成すれば、封止樹脂をダイシングする必要が無くなるが、図４（ｂ）のように封止樹脂を全体に一度に塗布すれば、封止樹脂の塗布工程を容易にできる。
【００３２】
（第２の実施形態）
また、図示しないが、別な実施形態としては、次のようにしてもよい。仮保持基板１６として、エッチング除去可能な材質からなるものを用い、上記実施形態の図２〜図４（ｃ）に示すようにして、仮接着層１７によって仮保持基板１６に固定された複数のチップ型電子部品２１を形成する。この後、仮保持基板１６をエッチング除去してチップ型電子部品２１を個々に分離させる。ついで、チップ型電子部品２１に付着している仮接着層１７を例えば溶剤等で溶解させ、さらに保護膜１５も剥離除去し、図５のようなチップ型電子部品２１を製作する。
【００３３】
このように仮保持基板を溶解させるようにすれば、容易に仮保持基板を除去することができる。
なお、上記実施形態では半導体素子のチップ型電子部品を製造する場合について説明したが、これに限られることなく、本発明は、例えば圧電素子等の、その他の電子素子のチップ型電子部品を製造する場合にも適用することができる。
【００３４】
【発明の効果】
請求項１に記載のチップ型電子部品の製造方法によれば、各素子に形成されたバンプを仮保持基板に固定した状態で各素子を被覆材で覆うことができるので、バンプが被覆材によって覆われることがなく、各素子に設けられたバンプを外部バンプとすることができ、外部端子ピッチを狭ピッチ化することができる。
【００３５】
また、分離された各素子は仮保持基板に固定されているので、複数の素子を一度に処理することができ、チップ型電子部品の製造効率を向上させることができる。さらに、本発明の方法によれば、素子を直接に被覆材で被覆することができるので、チップ型電子部品の薄型化や小型化が可能になる。
【００３６】
請求項２に記載のチップ型電子部品の製造方法によれば、バンプを保護膜によって被覆してからバンプを仮保持基板に固定し、仮保持基板から各素子を分離した後、保護膜をバンプから除去しているので、バンプを仮保持基板に固定する接着剤等の仮止め剤がバンプに付着して残留するのを防ぐことができる。
【００３７】
請求項３に記載のチップ型電子部品の製造方法によれば、被覆材を樹脂によるディップ法又はスピンコート法によって形成しているので、簡単かつ安価に各素子を被覆することができる。
【００３９】
請求項４に記載のチップ型電子部品の製造方法によれば、仮保持基板をエッチング除去するようにしているので、容易に仮保持基板を除去することができる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）は、従来におけるチップ型電子部品の製造工程を示す断面図である。
【図２】本発明の一実施形態によるチップ型電子部品の製造方法を示す図であって、（ａ）はウエハの各半導体チップに形成されたバンプを示す斜視図、（ｂ）はバンプの表面を保護膜で覆った状態を示す一部破断した断面図である。
【図３】（ａ）（ｂ）は、図２の次工程において仮接着層により仮保持基板１６と接合されたウエハを示す一部破断した断面図及び斜視図である。
【図４】図３の次工程であって、（ａ）は分離された半導体チップを示す一部破断した断面図、（ｂ）は封止樹脂に封止された半導体チップを示す一部破断した断面図、（ｃ）は分離された封止樹脂を示す一部破断した断面図である。
【図５】（ａ）（ｂ）は、同上の工程を経て製作されたチップ型電子部品を示す一部破断した断面図及び斜視図である。
【符号の説明】
１１ 半導体ウエハ
１２ 半導体チップ（半導体素子）
１４ バンプ
１５ 保護膜
１６ 仮保持基板
１７ 仮接着層
１９ 封止樹脂
Claims (5)
- 基板上に形成された複数の素子の各電極パッド上に、バンプを形成する工程と、
前記各バンプを仮保持基板に固定する工程と、
前記基板を切断して個々の素子に分割する工程と、
前記仮保持基板に固定された各素子と前記バンプの仮保持基板に固定された部分を除く全体を被覆材で被覆する工程と、
前記被覆工程において各素子とバンプを被覆した被覆材が硬化した後、前記素子の分離位置と対応する位置で該被覆材を切断して分割した後、前記仮保持基板から各素子を分離する工程とを有することを特徴とするチップ型電子部品の製造方法。 - 前記バンプを前記仮保持基板に固定する前に、前記バンプの表面を保護膜によって被覆しておき、前記仮保持基板から各素子を分離した後、前記保護膜をバンプから除去することを特徴とする、請求項１に記載のチップ型電子部品の製造方法。
- 前記被覆工程は、樹脂によるディップ法又はスピンコート法によって各素子を前記被覆材で被覆するものであることを特徴とする、請求項１又は２に記載のチップ型電子部品の製造方法。
- 前記仮保持基板から各素子を分離する工程は、前記仮保持基板をエッチング除去することにより、各素子を分離させるものであることを特徴とする、請求項１、２又は３に記載のチップ型電子部品の製造方法。
- 前記基板が半導体基板であり、前記素子が半導体素子であることを特徴とする、請求項１、２、３又は４に記載のチップ型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20995499A JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20995499A JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035866A JP2001035866A (ja) | 2001-02-09 |
| JP4078760B2 true JP4078760B2 (ja) | 2008-04-23 |
Family
ID=16581426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20995499A Expired - Lifetime JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078760B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6964086B2 (en) * | 2002-03-04 | 2005-11-15 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film piezoelectric element, and element housing jig |
| JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
| WO2009035393A1 (en) * | 2007-09-12 | 2009-03-19 | Smoltek Ab | Connecting and bonding adjacent layers with nanostructures |
| CN105393374B (zh) * | 2013-07-19 | 2019-05-28 | 亮锐控股有限公司 | 具有光学元件并且没有衬底载体的pc led |
| KR101680978B1 (ko) | 2015-08-04 | 2016-11-29 | 앰코 테크놀로지 코리아 주식회사 | 플렉시블 반도체 패키지 및 이의 제조 방법 |
-
1999
- 1999-07-23 JP JP20995499A patent/JP4078760B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035866A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555241B1 (ko) | 능동 표면상에 포스트를 구비한 전자적 구성요소 패키지 | |
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| KR100298828B1 (ko) | 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| EP1777742A2 (en) | Semiconductor chip with through via and method of manufacturing the semiconductor chip | |
| US20050048740A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP1662566A2 (en) | Semiconductor device and method of fabricating the same | |
| JP2002093831A (ja) | 半導体装置およびその製造方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US8072068B2 (en) | Semiconductor device and a method for manufacturing the same | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| JP2004273604A (ja) | 半導体装置と半導体電子部品との製造方法と半導体電子部品 | |
| JP4078760B2 (ja) | チップ型電子部品の製造方法 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| US7898088B2 (en) | I/O pad structures for integrated circuit devices | |
| US7456503B1 (en) | Integrated circuit package | |
| KR101631406B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2000150557A (ja) | 半導体装置およびその製造方法 | |
| KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4078760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |