TW200820358A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW200820358A
TW200820358A TW096138960A TW96138960A TW200820358A TW 200820358 A TW200820358 A TW 200820358A TW 096138960 A TW096138960 A TW 096138960A TW 96138960 A TW96138960 A TW 96138960A TW 200820358 A TW200820358 A TW 200820358A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
conductive
manufacturing
bump
Prior art date
Application number
TW096138960A
Other languages
English (en)
Inventor
Yoshihiro Machida
Takaharu Yamano
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200820358A publication Critical patent/TW200820358A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

200820358 九、發明說明： 【發明所屬之技術領域】 使用凸塊之晶片級封裝 種製造該半導體裝置之 本發明係關於一種半導體裝置， 可應用於此種半導體裝置；以及一 方法。 【先前技術】
而!:經f出各義型的祕半㈣w之封裝結構。舉例 封：之裝之小型化相關聯’已提議一種被稱為晶片級 ^ j，在該結構中’重新佈線（用於封裝目的之佈 層）上、^排在半導體晶片之裝置製造平面之純化層（保護 曾結^晶片級封裝，已提出，舉例而言，一種形成封裝（半 置）之方法’該方法藉由在半導體晶片之電極塾上 猎由接線而形成凸塊以及形成待連接至該等凸塊之重新 佈線圖案來形成封裝（半導體裝置）（例如，見專利文獻 [專利文獻 1] JP-A-9-64049 j而，在結合專利文獻1(JP_A_9_64049)所描述之方法 下，當待連接至凸塊之重新佈線係藉由接合而形成時，會 引起有必要調整（調平）凸塊之高度的問題。 曰 舉例而言，藉由接線而形成之凸塊係藉由使用（例如） 接合機而形成的。凸塊係藉由連續地將接線自凸塊連接至 电極墊以及切割被接合之接線而形成的。 因此，藉由接線而形成之凸塊與凸塊所形成之處的平面 (亦即，電極墊）在面度上有變化。此等變化在形成待連接 6 312XP/發明說明書(補件)/96_丨觀丄3 896〇 200820358 /通常在晶圓尺度上（在藉由分割將晶片分為片段前）執 行此等凸塊之平整。麸而，.右 …、向在具有300 mm之直徑且近來 2==圓之情況下，當形成於晶圓平面内之複數個 凸塊被平整^會5|起在平整後料成之高度之變化增加 的問題。 舉例而吕，當凸塊之高度變化已增加時，在待連接至凸 塊之重新佈線圖案與ώ塊之間的連接狀態下，引起變化， 此變化又引起半導體裝置（封裝）之可靠性受損的問題。 此外，在結合專利文獻1(JP_A_9_64049)所描述之方去 下，形成絕緣層以便覆蓋凸塊。因此，已變得需要用於研 磨該絕緣層以便使凸塊暴露之步驟。為了在研磨步驟後形 成重新佈線圖案，當使用無電式電鍍（electuk= Plating)技術時，需要使絕緣層之表面變粗糙之處理（所 #謂的去汙處理）。結果，用於形成電鍍層之處理變得複雜。 此又增加了製造半導體裝置（封裝）之成本。 藉由濺鍍或化學氣相沈積（CVD)來形成導電層亦為可行 的。然而，該方法需要具有真空處理容器之昂貴的膜生長 -設備，此亦增加了製造成本。因此，該方法並不實際。又 - 【發明内容】 ' 導體裝置之方法 因此，本發明將會遇到之集中挑戰為提供一種解決以上 問題之新穎、有用之半導體裝置，以及提供一種製造該半 312XP/發明說明書(補件)/96-11/96138960 200820358 、&本^月將w遇到之特定挑戰為提供一種可以低成本製 之回度可罪的半導體裝置，及一種製造該半導體裝置之 方法。 ，據本發明之第_態樣，藉由—種半導體裝置之製造方 法來解決以上挑戰，該方法包括： 第步驟，其在形成於一基板上之對應於一半導體晶 片域中的電極墊上形成具有突出物之凸塊； 一步驟，其在該基板上形成一絕緣層及一導電層； 第一 v驟，其按壓該導電層而因此碾壓該導電層上的 該等暴露之突出物之末端； a上的 第四步驟，其藉由電解電鑛而 ^之導電圖案’在此期間’該導電層係用作為一饋送4層凸 一第五步驟，其將該基板分為個別的片段。 =杨明之-第二態樣，藉由—種半導體裝置 以上挑戰，該半導體裝置包括·· 、 一半導體晶片，電極墊係形成於其上· 凸塊’其形成於該等各別電極墊 -絕緣層，其形成於該半導體晶片：其；有突出部分; 一待連接至該等凸塊之導電圖案，其中 該等突出部分之末端被插入該導電圖案中 該等插入之末端為扁平的。 、及 本發明使提供一種可以低成本製造之古 ^ 體裝置及一種製造該半導體裝置之方 阿度可靠之半導 〆天成為可能。 312XP/發明說明書(補件)/96-11/96138960 g 200820358 【實施方式】 本發明之一種半導體褒置之製造方法包括··-第一步 ^其在形成於—基板上之對應於—半導 L電極塾上形㈣突出物之凸塊;-第二步驟，其在: ς:，成一 |巴緣層及—導電層；一第三步驟 端·…：層上的該等暴露之突出物之末 端，一第四步驟，盆获出帝 凸塊之導+/、/ 鏟形成—待連接至該等 声Γ第=期間’該導電層係用作為-饋送 曰’及弟五步驟，其將該基板分為個別的片段。 2半導體裝置之製造方法下，導電層被按壓，且導電 末端，且…： 壓。因此’在導電層上礙壓 末&且凸塊與導電層之間的接觸之區域增加 保該等凸塊與—介電層之間的連接之可靠性。口此確 根據該方法’在導電層上礙壓突出物之末端 等凸塊與該導電声之門沾+ $枝 口此遠 电層之間的電連接之可靠性變得不大衮层 受凸塊(突出物)之高度變化的影響。因 由 ::例如接Λ(接線)而形成且包含相當二 ▲ 了在間早方法下形成顯示出優 新佈線圖案。此外，在以上方牛下m逆接7罪性之重 .^ 在上方法下，用於使自絕緣層吴霞 的凸塊之突出物露出之研磨步驟得以避免。“恭路 作特徵亦在於’在第四步驟令’藉由將導電声用 層兴藉由電解電鑛而在導電層上形成導電圖；已 艾侍谷易。舉例而言，在電解電鍍:已 力饋送至待電鍍之茅而夕庐、、，而要用於將電 -之表面之饋达層(晶種層）。然而 9 200820358 δ，迄今為止已使用無電式電鍍 、 此饋送層之方法。 /或減鐘方法作為形成 ★ 然而，無電式電鍍需要用协你切 理（所謂的去;、、、巴緣層之表面變粗糙之處 .化》此外: 方^得用於形成電鐘層之處理複雜 長設備，其亦增加了製造成本Γ處理谷器之昂貴的膜生 同時，本發明之製造方法 之去汙處理之知彳政為，在真空腔室中執行 •二得以避免，藉此使藉由簡單方法容 =半導==可能。因此，根據該方法，簡化了製 體衣置之方法’且最終減少了製造成本。 ，在藉由以上製造方法所製造之半導體裝置 末端被插人導電圖$中，且被插人之 ;壓：而因此變為扁平的。因此’凸塊與導電圖案之間連 接可罪性變得優越。 接下來，藉由參考圖式，將於下文中描述半導體裝置之 實施例結構及製造半導體裝置之實施例方法。 (第一具體例） 圖1為不意性展示本發明之第一具體例之半導體裝置 之橫剖面圖。參考圖1，本具體例之半導體裝置100通常 具有如下結構：絕緣層1〇5及導電圖案1〇6係形成於半導 體晶片101之保護層（鈍化層）1〇2上，在保護層（鈍化 層）102處，形成有電極墊1〇3。在此情況下，存在以下情 況··導電圖案106被稱為所謂的重新佈線且用於封裝半導 體晶片1〇1。絕緣層105係由（例如）環氧型樹脂 312ΧΡ/發明說明書(補件)/96-11/96138960 10 200820358 (epoxy-based resin)形成。導電圖案1〇6係藉由堆疊而 形成；該堆疊例如，由Cu形成之第一導電圖案1〇7及第 二導電圖案108。 形成於絕緣層105上之導電圖案1〇6連接至由（例如）Au 形成之凸塊104之突出物（稍後將對其進行描述具體言 之，藉由凸塊104將導電圖案1〇6連接至半導體晶片1〇1 之裝置。凸塊104係藉由使用（例如）接線機由接線形成。 焊料凸塊110形成於導電圖案1〇6上。阻焊層（絕緣 層）1〇9形成於焊料凸& 11G周圍，以便覆蓋部分的絕緣 層105及導電圖案1〇6。 圖2為以放大方式展示半導體裝置1〇〇之剖面“在凸 塊104附近）之示意性橫剖面圖。與先前描述的區域相同 之區域被指派相同的元件符號。參考圖2，凸塊1〇4連接 (接合）至電極墊1〇3;且係由基本上為圓形的凸塊主體 104A及自凸塊主體104A突出之突出部分1〇4b形成。 舉例而言，凸塊104係藉由使用接線機由（由Au製成的） 接線形成。接線機連續地執行接線至電極墊1〇3之接合及 被接合的接線之切割’藉以形成連接至凸土龙103之凸:主 體醒及自各別凸塊主體舰突出之突出部分馳。 >在本具體例之半導體裝置1〇"，突出部分聰係由 設置在突出部分1_之末端處的扁平末端部分及位 於末端部分1_與凸塊主體1G4A之間的連接部分㈣ 形成。本具體例之半導體裝置100的特徵為：突出物 被插入導電圖案⑽内，且被插入之末端部分胸被碾 312XP/發明說明書(補件)/96 11/9613896〇 11 200820358 壓成扁平形狀。 :::言，末端部分·在第一導電圖案ι〇7鱼第二 :圖案108之間被碾壓’以便呈現扁平形狀 電圖請及該第二導電圖案⑽係 ：弟-導 且構成導電圖案⑽。因此，增加了凸塊一個上 恭油1 域，且凸塊104與導電圖案106之間的 电接觸侍以增強，且半導體裝置1〇 用於將凸塊104連接至導電層1 =仔以增加。 關技術連接方法(諸如，銅焊…之;=徵為 且連接之可靠性高。 #結構更容易形成， 該第-導電圖案107及該第二導 如）Cii形成。然而，該第一導 ” 08白由（例 案108亦可由不同於Γ夕鉍Θ，、 7及該第二導電圖 及該第二導成。該第-導電圖案m 疊結構。 現為由不同材料製成之堆 舉例而言，當形成了導電圖案⑽ 附著至絕緣層m，而因此形成對應專片 1〇7及該第二導電圖案i 卡=一¥電圖案 電層。隨後，按壓薄的Cu薄二二^ 突出物U4之末端。結果，形成了 自CU缚片露出的 且使末端部分卿Cu薄片扁的末端部分， 下來，基本要求是藉由電解+%接觸更為優越。接 案⑽之導電層:此: 〆專片被用作為饋送層。 312XP/發明說明書(補件)/961 i/96I3896〇 a 200820358 現將參考圖3A至圖3M及圖4A至圖4D而描述半導體裝 置之製造方法。在以下圖式中，先前描述的元件被指派相 . 同的元件符號，且其重複的說明有時被省略。 首先’在圖3A中所示之步驟中，藉由已知方法製造具 有複數個區域101 a(例如，其係按晶格圖案排列）之基板 101A，在該等區域l〇ia處製造裝置。區域1〇1&為對應於 半導體晶片101之區域。在已於以下將描述之步驟中形成 重新佈線（導電圖案）後，藉由分割而切開基板1〇1A，於 籲是將半導體裝置（半導體晶片101)分為片段。 在製造裝置之處的區域1〇1&之裝置製造平面上形 成電極墊103。除電極墊103以外的裝置製造平面l〇ib 之其餘區域受到由（例如）SiN(Si3N4)形成之保護層（鈍化 層）102的保護。 圖3B為以放大方式展示圖3A中所示之基板1〇1八之區 域101a的視圖。結合圖处及隨後圖 <，藉由將形成複數 個£域l〇la之處的基板i〇iA之一戸代 Λ ^ ^域l〇la作為實施 例，描述半導體裝置之製造方法。 、 在圖3C中所示之步驟中，葬由佔田, 稭由使用（例如）接線機而在 各別電極墊103上由（由Au制} 、AU衣成的）接線形成凸塊104。 圖4A以放大方式展示圖3C中所干 一 i T所不之剖面C(凸塊104)之 示思圖。接線機連續地執行接後i ^ ^ 丁丧、尿至包極墊103之連接及被 連接的接線之切割，藉此，形成連接 〜取運接至各別電極墊103之 凸塊主體104A及自凸塊主體1〇4A突 ^ ^ 大出之大出部分104B。 接下來，在圖3D中所示之步驟中， 刀 ^ >甲在基板101A(保護 312XP/發明說明書(補件)/96-11/9613 8960 13 200820358 s 102)上形成由(例如)環氧型樹脂材料 1〇5。藉由巧如）層壓（附著）或塗佈而形成絕^、、、=層 :塊104之突出部分1Q4B較佳經形成 緣 變為暴露的。因此，舉例而今L 豕層105上 其被稱為NCF，且1實質上二乂古^使用軟樹脂材料~ ^ 、貝上不摻雜有硬度調整材料（諸如， 真充劑）一作為絕緣層1〇5。 出部分觀自絕緣層1〇5露^⑽月曰材科有助於使突 絕緣層不限於以上提到之材^ :==)形成。舉例而言，咖 、曽^圖3E中所示之步驟中，將由（例如）薄的銅膜製成之 h層1G7A附著至絕緣層1G5。舉例而言，將導電層刪 I者至絕緣層1G5’同時將其堆疊於由U製成之支撐層 111上（亦即，同時，導電層⑽由支撐層⑴支樓）。 圖4B以放大方式展示圖3E中之剖面e(在凸塊⑽附 、）之不意圖。在此步驟中，使導電^ 1Q7A朝向支擇芦 111弓起，以便由凸塊104推動。 曰 在圖3F中所示之步驟中，移除支撐導電層觀之支撐 ，11卜ffl 4C以放大方式展示圖3F中之剖面F(在凸塊 104附近）之示意圖。 在圖3G中所示之步驟中’按壓並加熱被—個堆疊在另 一個上的導電層顯及絕緣層105。圖4D以放大方式展 不圖3G中之剖面G(在凸塊1〇4附近）之示意圖。在此步 312XP/發明說明書(補件)/96-11/96138960 14 200820358 驟中’首先推動導電層1Q7A，藉以使凸塊1Q4之突出部 二104B牙透導電層1〇7A。因此，突出部分ι〇4β之末端 得以暴露。另外，藉由按壓，將突出部分ι〇4β之末端碾 壓成扁平形狀。因此，突出部分·由形成於突出部分 104B之末端處之扁平末端部分1〇仙及位於末端部分1〇仙 與凸塊主體104A之間的連接部分1〇4C形成。 在此步驟中，增加了凸塊1〇4與導電層107A之間的接 觸^域，且確保凸塊1〇4與導電層1〇?A之間的電連接之 J靠性。此外’在此步驟中，在導電@聰上礙壓突出 j刀104B之末端，且因此凸塊1〇4與導電層1〇以之間的 :連接之可罪性不大容易受凸塊1()4(突出部分^⑻之 南度變化的影響。 山”匕，猎由使用凸塊104 ’可藉由簡單方法來形成顯示 出優越的連接可靠性之重新佈線圖案，該等凸塊係經由使 用例如接合（接線）而形成且具有相當大的高度變化。在以 上方法下，避免了用於使凸塊1〇4之突 緣層105露出之研磨步驟。 目七 ，凸塊H)4連接至導電層刷之方法之特徵為，該方法 ^使用銅嬋之相關技術連接方法簡單，且該方法顯示出較 =的，接可靠性。此外’在職將會描述之電解電鐘步驟 V电層1 〇 6係用作為饋送層（晶種層）。 在此步驟中，絕緣層105與導電層職—起被按墨及 因此變為固化的（熱固）。因此，絕緣層挪及導 兒層107A之間的黏著變得優越。 312XP/發明說明書脑牛)/9卜11/9613896〇 15 200820358 ::3H至圖3J中所示之步驟中，藉由電解電鍍而形成 待連接至凸塊1〇4之導電圖案1〇6，在此期間，導電層 係用作為饋送層（晶種層）。舉例而言，可使用減去^ 加成法作為形成導電_⑽之方法。在本具體例中= 描述減去法。減去法為使經由電鍍形成之導電層安 :刻而因此形成導電圖案之方法。半加成法為藉由使用： 罩圖案之圖案電鍍來形成導電圖案之方法。 ’、、、 在圖3H中所示之步驟中，藉由電解電鍍，在導電声 上堆疊由（例如）Cu製成之導電層1〇8A，在此曰， 層㈣係用作為饋送層。圖4£以放大方式展示圖 之剖面Η(在凸塊104附近）之示意圖。 中 在此y驟中，用經由電解電鍍而形成之導電層费 ^導電層贿及在導電層職上暴露之扁平的末端^ 1=具體言之，將末端部分獅夾入於導電二 導電層108A之間。 A興 在圖31中所示之步驟中，在導電層i〇8a上形成 口 Ra之遮罩圖案R1。藉由 、汗 抗_形成以及經由==二者而執行之 化，可形成遮罩圖案而執仃之抗餘層之圖案 在圖3J中所示之步驟中，藉由將遮罩圖案r 二：電f 1〇7A及峨進行瞧刻，藉以形成4 圖木106—弟一導電層ι〇7 电 中且其連接至凸塊104。弟一 ¥電層108被堆疊於其 舉例而言’使第一導電圖案1〇7形成為2㈣至3 “ 312XP/發明說明書(補件)/9641/96138960 „ 16 200820358 之厚度，並且使第二導 之厚度。然而，此等數字=•形成為30㈣至40 等數字。 ^于僅為實施例’且本發明不限於此 在形成導電圖案1〇6時， 藉此有助於電解電鑛之使用。、^ 肖作為饋送層， =例而吕’當經由電解電錢而形 需要用於使絕緣層之表面 二“：種層)¥， :)’其又使形成電鑛層之過程㈣：。此= J 長設備，其增加了製造成本有真空處理容器之昂責的膜生 ''于之方法之特徵為，在真空胜室中執行之去 汙處理或濺鍍處理得以避免， 云 成餚送層(亦即’導電層二二由間早方法可容易地形 方法，使製造半導趙裝置二此’：由本具體例之 減。 衣置之方去間早，且製造成本得以削 接下來’在圖3 Κ中ήί* - w 口处肀所不之步驟中，在 _之表面變粗糙後，視需要，在絕緣層 具有開口舰之阻焊層(絕緣層)1〇9。部；1 106變為經由開口 109A暴露。 、电圖木 广在圖儿中所示之步驟中，按需要將基板im之後部研 磨至預定厚度。 接下來，在圖3M中所示之步驟中，視需要，在經 口舰而暴露之導電圖案1〇6之部分上形成焊料凸塊 110。此外，分割基板1〇1Α，而因此將半導體晶片分為片 312XP/發明說明書(補件)/96-11/96138960 1? 200820358 i:置：’可製造出先前參考圖1及圖2所描述之半導體 而，亦可Γ ^方法:’藉由減去法形成導電圖案1〇6。然 下，基使用半加成法形成導電圖案106。在此情況 3G中^斤_ ’為’在該製造方法下，在已執行圖3A至圖 的产理Λ步驟後，執行（例如）關於下文將描述之步驟 替關於圖3Η至圖3J中所示之步驟之處理。舉 Γ之V罩:：中所示，在導電層應上形成具有開口 ❹之^ 。猎由經由膜之塗佈或附著而執行的抗 成I罩二空及經由光微影而執行的抗蝕層之圖案化，可形 成遮罩圖案R2。 声來藉由電解電鍛’在經由開口 Rb而暴露之導電 :〇7A孫刀上形成第二導電圖案，在此期間，導電層 遮罩圖㈣。^ T )。在圖案之魏後，剝離 另外，蝕刻掉由於遮罩圖案R2之剝離而被 之夕的饋送層1〇7A。結果，可形成圖 導電圖案106。 τ 、在該製造方法下，在圖3D及圖3Ε中所示之步驟中，在 上形成絕緣層105後，將導電層1〇7A附著至
、二g 上。然而，亦可將絕緣層105及導電層1〇7A 先丽已堆疊成的層附著至基板1〇u。 在此It /兄下’基本要求為，在以上製造方法下，在 關於圖3A至圖3C中所示之步驟之處理後，執行關於下文 將4田述之步驟的處理，代替關於圖汕及圖犯中所示之步 312XP/發明說明書獅)/96-11/96138960 18 200820358 驟之處理。舉例而士 』而5 如圖6中所示，亦可將堆疊於支撐 層γι上之1巴緣層105及導電層ι〇7Α附著至基板⑻A。 隨，，實踐關於圖3F中所示之先前描述之步驟的處 理’藉此可製造出半導體裝置〗〇〇。 至此已、、、"合較佳具體例描述了本發明。然而，本發明並 不：於以上4寸疋具體例，且在由隨附於本說明書之申請專 利範圍界定的要點之範疇内，可進行各種修改或更改。 一本毛明使提供一種可在低成本下製造之高度可靠的半 導體I置及-種製造該半導體裝置之方法成為可能。 【圖式簡單說明】 圖1為展示第一具體例之半導體裝置之視圖； 圖2為圖1之部分放大視圖； 圖3A為展示製造第一具體例之半導體裝置之方法的視 圖（第1部分）； 圖3B為展示製造第一具體例之半導體裝置之方法的視 圖（第2部分）； 圖3C為展示製造第一具體例之半導體裝置之方法的視 圖（第3部分）； 圖3D為展示製造第一具體例之半導體裝置之方法的視 圖（第4部分）； 圖3E為展示製造第一具體例之半導體裝置之方法的視 圖（第5部分）； 圖3F為展示製造第一具體例之半導體裝置之方法的視 圖（第6部分）； 312XP/發明說明書(補件)/96-11/96138960 19 200820358 圖3G為展示製造第一具體例之半導體裝置之方法的視 圖（第7部分）； 圖3H為展示製造第一具體例之半導體裝置之方法的視 圖（第8部分）； 圖31為展示製造第一具體例之半導體裝置之方法的視 圖（弟9部分）· 圖3J為展示製造第一具體例之半導體裝置之方法的視 圖（第10部分）； 圖3K為展示製造第一具體例之半導體裝置之方法的視 圖（第11部分）； 圖3L為展示製造第一具體例之半導體裝置之方法的視 圖（第12部分）； 圖為展示製造第一具體例之半導體裝置之方法的視 圖（第13部分）； 圖4A為展示製造第一具體例之半導體裝置之方法的視 圖（第14部分）； 圖4B為展示製造第一具體例之半導體裝置之方法的視 圖（第15部分）； 圖4C為展示製造第一具體例之半導體裝置之方法的視 圖（第16部分）； 圖4D為展示製造第一具體例之半導體裝置之方法的視 圖（第17部分）； 圖4E為展示製造第一具體例之半導體裝置之方法的視 圖（第18部分）； 312XP/發明說明書(補件)/96-11/96138960 20 200820358 圖5為展示修改之製造第一具體例之半導體裝置之方 法的視圖（第1部分）；及 圖6為展示修改之製造第一具體例之半導體裝置之方 法的視圖（第2部分）。 【主要元件符號說明】
100 半導體裝置 101 半導體晶片 101a 區域 101A 基板 101b 裝置製造平面 102 保護層（鈍化層） 103 電極墊 104 凸塊 104A 凸塊主體 104B 突出部分 104C 連接部分 104D 末端部分 105 絕緣層 106 導電圖案/導電層 107 第一導電圖案/第一 導電層 107A 導電層 108 第二導電圖案/第二 導電層 108A 導電層 109 阻焊層（絕緣層） 312XP/發明說明書(補件)/96-11/96138960 21 200820358 I09A 開口 110 焊料凸塊 111 支撐層 A 剖面 C 剖面 E 剖面 F 剖面 G 剖面 H 剖面 R1 遮罩圖案 R2 遮罩圖案 Ra 開口 Rb 開口
312XP/發明說明書(補件)/96-11/96138960 22

Claims (1)

  1. 200820358 十、申請專利範圍： 種半導體裝置之製造方法，其包含： η夕：々乂驟’其在形成於—基板上之對應於-半導體晶 一=域中的電極墊上形成具有突出物之凸塊； 一f =步驟’其在該基板上形成n緣層及-導電層； 兮耸t步1其按M該導電層而因此礙壓該導電層上的 該寺恭蕗之突出物之末端； 媸步驟’其藉由電解電鍍而形成-待連接至該等凸 7導電圖案’在此期間，該導電層制作為一饋送層凸 -弟五步驟’其將該基板分為個別的片段。 中2·如t請專利範圍第i項之半導體裝置之製造方法，其 ΰ亥第二步驟包括以下步驟： 在該基板上形成該絕緣層； 疊於一支撐層上之該導電層附著至該絕緣層上;及 移除該支撐層。 中3·如中請專利範圍第1項之半導體裝置之製造方法，其 該第二步驟包括以下步驟： ，隹且於1撐層上之該絕緣層及該^電層附著至該 基板；及 移除該支撐層。 312XP/發明說明書(補件)/96-11/96138960 4·如申晴專利範圍第丨項之半導體裝置之製造方法，其 23 200820358 t 在該第三步驟φ，# , °亥絕緣層與該 熱，使得該絕緣層得以固化。 層一起被按壓及加 5 ·如申請專利蔚廟榮 中 弟】項之半導體裝置之製造方法，其 在該第一步驟中，哕笠 忒專凸塊係由一接線形成。 6· —種丰導體裝置，其包含： 一半導體晶片，電極㈣形成於其上； 凸塊’其形成於該等各別電極墊上且其具有突八. 一絕緣層’其形成於該半導體晶片上；及 。刀’ 一待連接至該等凸塊之導電圖案，其中 該等突出部分之末端被插入該導電圖案中，及 該等插入之末端為扁平的。 7·如申請專利範圍帛6項之半導體裝置，其中 該等末端在一第-導電圖案與一第二導電圖案 :平的，該第：導電圖案及該第二導電圖案構成該導電圖 案且係一個堆疊於另一個上。 312XP/發明說明書(補件)/96-11/96138960 24
TW096138960A 2006-10-24 2007-10-18 Semiconductor device and method for manufacturing the same TW200820358A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289149A JP2008108849A (ja) 2006-10-24 2006-10-24 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200820358A true TW200820358A (en) 2008-05-01

Family

ID=39085281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138960A TW200820358A (en) 2006-10-24 2007-10-18 Semiconductor device and method for manufacturing the same

Country Status (7)

Country Link
US (1) US7786580B2 (zh)
EP (1) EP1933377B1 (zh)
JP (1) JP2008108849A (zh)
KR (1) KR20080036925A (zh)
CN (1) CN101170072B (zh)
DE (1) DE602007014000D1 (zh)
TW (1) TW200820358A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5048420B2 (ja) 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5064158B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
JP5603191B2 (ja) * 2010-09-28 2014-10-08 株式会社テラプローブ 半導体装置の製造方法
CN104599987A (zh) * 2014-12-19 2015-05-06 南通富士通微电子股份有限公司 半导体圆片级封装工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
JP3252745B2 (ja) * 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
KR100378285B1 (en) * 2001-06-15 2003-03-29 Dongbu Electronics Co Ltd Semiconductor package and fabricating method thereof
US7049528B2 (en) * 2002-02-06 2006-05-23 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
JP2004047725A (ja) * 2002-07-11 2004-02-12 Sumitomo Bakelite Co Ltd 半導体装置及び製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1933377A3 (en) 2009-10-21
CN101170072B (zh) 2011-02-16
KR20080036925A (ko) 2008-04-29
US7786580B2 (en) 2010-08-31
DE602007014000D1 (de) 2011-06-01
EP1933377A2 (en) 2008-06-18
US20090001569A1 (en) 2009-01-01
JP2008108849A (ja) 2008-05-08
EP1933377B1 (en) 2011-04-20
CN101170072A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
TW441051B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
CN100375232C (zh) 半导体器件及其制造方法
TWI248140B (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
TWI227050B (en) Semiconductor device and method for manufacturing the same
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
TW200822833A (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
TW200934347A (en) Wiring board and method for manufacturing the same
TW200814288A (en) Semiconductor device and manufacturing method thereof
TW200824082A (en) Manufacturing method of semiconductor device
TW200531228A (en) Semiconductor device and method for producing the same
KR101195786B1 (ko) 칩 사이즈 양면 접속 패키지의 제조 방법
TW200926381A (en) Method for producing substrate
TW201220462A (en) Multi-function and shielded 3D interconnects
TW200541126A (en) Circuit device and manufacturing method of the same
TW200847348A (en) Wiring board and its fabricating method
TW200931623A (en) Semiconductor device and manufacturing method thereof
TW200901347A (en) Electronic device manufacturing method and electronic device
TW200816414A (en) Semiconductor device and manufacturing method thereof
TWI248183B (en) Method of manufacturing circuit device
TW200820358A (en) Semiconductor device and method for manufacturing the same
TW200839989A (en) Method of manufacturing electronic device, substrate and semiconductor device
TW200822312A (en) Semiconductor device
TWI259507B (en) Circuit device and method for making same
TW200917365A (en) Method of manufacturing semiconductor device
CN111739804B (zh) 半导体封装方法