JP3638376B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP3638376B2 JP3638376B2 JP14524496A JP14524496A JP3638376B2 JP 3638376 B2 JP3638376 B2 JP 3638376B2 JP 14524496 A JP14524496 A JP 14524496A JP 14524496 A JP14524496 A JP 14524496A JP 3638376 B2 JP3638376 B2 JP 3638376B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal wire
- ball
- tip
- protruding contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを配線基板に実装する半導体チップの実装方法に関するものである。
【０００２】
【従来の技術】
従来では、半導体チップを図１０〜図１４に示すようにして導電性接着剤を介して配線基板に実装している。
【０００３】
先ず、図１０に示すようにキャピラリ１を通じて繰り出された金属ワイヤ２の先端部をスパーク電流で溶かして、ボール３を形成する。このボール３を半導体チップ４の電極パッド５に、熱と圧力と同時に超音波をかけることにより接合してボンディングした後にキャピラリ１を移動させて、図１１に示すようにボール３の直上に金属ワイヤ２の逆Ｕ字状部６を形成する。そして、この逆Ｕ字状部６を残留させ金属ワイヤ２を切断する。
【０００４】
半導体チップ４のすべての電極パッド５の上に、ボール３と逆Ｕ字状部６からなる突出接点７を形成し、金属ワイヤ２を切断した後、図１２に示すようにガラス板などからなり表面の平坦度が確立された整形台８に、すべての突出接点７を押し付けて突出長を一様に揃え、同時に各突出接点７の突端面が平坦化する。
【０００５】
次に、図１３に示すようにして突出接点７の周辺に導電性接着剤１０のペースト状塗膜を半導体チップ４の側に転写する。ここで、平坦度が確保された整形台９の表面上には、エポキシ系樹脂をバインダーとする導電性接着剤１０が一様の厚さに付設されている。高さを整えられた逆Ｕ字部６を一括して圧接させた後に引き上げると、すべての突出接点７の表面上に導電接着剤１０のペースト状の塗膜が付着される。
【０００６】
そして図１４に示すように、配線基板１１にパターン形成されている複数の導電膜１２に、半導体チップ４の突出接点７を位置合わせした状態で導電性接着剤のペースト状塗膜１０を介して接合し、塗膜１０を加熱して熱硬化させて実装が完了する。
【０００７】
しかし、かかる半導体チップの実装方法では、電極パッドに突出接点を形成する工程、突出接点を整形する工程、突出長さを揃える工程、接着剤を転写する工程、配線基板に固着する工程の少なくとも５工程を必要とし、また各工程に移送する半導体チップを吸着コレットで吸着保持する必要があるのみならず、各工程において位置決めをする必要があるので、設備のラインタクトがかかるという課題があった。
【０００８】
上記の課題を解決するため、我々は図１５に示すように実装方法を改良した。具体的には、図１６（ａ）に示すようにキャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部を放電によって溶かし、ボール１５を形成する。
【０００９】
図１６（ｂ）に示すように、キャピラリ１３を用いてボール１５を半導体チップ１６の電極パッド１７に、熱圧着または超音波で接合する方法を連用してボンディングする。
【００１０】
図１６（ｃ）に示すように金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断し、電極パッド１７の上にボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ１８を形成する。この金属ワイヤ１８とボール１５からなる突出接点１９を形成し、全体の突出長は約６０μｍとなる。
【００１１】
半導体チップ１６のすべての電極パッド１７に突出接点１９を形成したのち図１６（ｄ）に示すように整形および転写の工程にはいる。この工程では、ガラス板などからなる支持台２０の上に、膜厚２０μｍ〜２５μｍの導電性接着剤のペースト状塗膜２１を付設してなるユニット２２が用いられ、突出接点１９の突出長が揃えられると同時に、突出接点１９にペースト状塗膜２１の一部分が転写される。
【００１２】
図１６（ｅ）に示す工程では、整形及び導電性接着剤のペースト状塗膜２１の転写を終えた突出接点１９を、配線基板２３のパターン状導電膜２４に位置合わせして接合する。接合後に導電性接着剤のペースト状塗膜２１を加熱して熱硬化させて実装を完了する。
【００１３】
図１７と図１８は前記のユニット２２の機構を説明する。
支持台２０の上に導電性接着剤のペースト状塗膜２１を安定して形成するユニット２２は、円盤状の支持台２０の中心部に設けた回転軸２６と一体となったアーム２７に、膜形成ブレード２８，膜除去ブレード２９，掻き寄せブレード３０を取り付けて構成され、回転軸２６は矢印Ａの方向へ回転している。
【００１４】
支持体２０の上に導電性接着剤を置いてアーム２７を回転させると、膜形成ブレード２８が通過した後の支持体２０の上には、所定の厚さの導電性接着剤の塗膜３０が形成される。この状態でアーム２７の回転を停止させ、半導体チップ１６上の突出接点１９に導電性接着剤を転写塗布する。
【００１５】
その後にアーム２７を再び回転させて支持体２０の上の塗膜２１を膜除去ブレード２９によって掻き取りながら、膜除去ブレード２９の進行方向に向かって外周と内周に掻き分け着剤をかき分け（２１ａ，２１ｂの状態）、膜除去ブレード２９が通過した支持体２０の上には導電性接着剤がほとんどなくなり支持体２０の表面が見えている状態となる。
【００１６】
そして、膜除去ブレード２９の進行方向に対して外周と内周に掻き分けられた導電性接着剤２１ａ，２１ｂは、掻き寄せブレード３０が回転通過することによって、膜形成ブレード２８の幅内まで掻き寄せられる。
【００１７】
【発明が解決しようとする課題】
しかし、この半導体チップの実装方法では、キャピラリに通した金属ワイヤをとかして先端部にボールを形成するボール形成と電極パッドに接合してバンプを形成する工程、突出接点を整形する工程、突出長さを揃える工程接着剤を転写する工程、および配線基板に固着する工程の少なくとも５工程を必要とするため、生産のラインタクトがかかるという課題が残されている。
【００１８】
特に接着剤を転写する工程では、導電性接着剤の精度が高く、時間の経過とともに粘着性が悪くなるため、アーム２７を常に回転させ導電性接着剤のペースト状塗膜を常に２０μｍ〜２５μｍの厚さに安定させなければならない。そのため複雑な構成のユニット２２が必要であり、かつ時間を非常に要する。
【００１９】
本発明は、工程数を減少し、タクトタイムが短い半導体チップ実装方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体チップの実装方法は、半導体チップの電極パッドまたは配線基板の導電膜に、ボールとこのボールの上にボールの形成に使用した金属ワイヤの一部分が突出して残留した突出接点を形成し、配線基板の導電膜または半導体チップの電極パッドに前記の突出接点を押し付けて接合するものであり、前記突出接点の金属ワイヤ部分の先端部が、対向する配線基板の導電膜または半導体チップの電極パッドに当接する時、ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、更に圧着させて接合部を形成させるので、導電性接着剤を必要としない。
【００２１】
半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する場合には、半導体チップの電極パッド上に金属ワイヤを引きちぎって形成された突出接点をそのまま配線基板の導電膜に接合するため、突出接点のレベリングが不必要で、かつ、導電性接着剤が不要である。このため、レベリング工程と導電性接着剤の使用に伴う工程の全てを無くし、生産ラインを短小化して生産効率を高めることができる。
【００２２】
【発明の実施の形態】
以下、本発明の半導体チップの実装方法を具体的な実施の形態に基づいて説明する。
【００２３】
（実施の形態１）
図１〜図５は半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する工程を示している。図５はこの（実施の形態１）の諸工程の流れ図を示す。
【００２４】
まず、図１に示すように、キャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部をスパーク電流などで溶かしてボール１５を形成し、このボール１５を、図２に示すように半導体チップ１６の電極パッド１７に熱圧着と超音波を連用して接合する。この際の圧着力は３０ｇ〜５０ｇであった。
【００２５】
図３に示すように、金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断して、電極パッド１７の上にボール１５と、ボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ部分１８とからなる突出長約６０μｍの突出接点１９が形成される。
【００２６】
なお、金属ワイヤ１４の切断が所定位置で確実に行われるように、金属ワイヤ１４は高ヤング率・伝熱伝導率のものを用いている。具体的には、金属ワイヤ１４の材質はＡｕまたはＡｕとＰｄの成分のものを使用し、ＡｕとＰｄの場合には少なくともＰｄが約３％以下のものを使用した。
【００２７】
次に図４（ａ）に示すように、突出接点１９が接合された半導体チップ１６を反転させ、配線基板２３のパターンを認識し位置合わせし、図４（ｂ）に示すように突出接点１９と配線基板２３の複数の導電膜２４に接合する。
【００２８】
このとき同時に突出接点１９の突出長を高い精度で均一に揃えることができる。さらに、この時に１つのボールあたり１５０ｇ〜２００ｇの圧着力と予熱約２００度と超音波をかけることにより、金属ワイヤ部分１８の先端部は図４（ｃ）に示すように溶融しながら凸部１８ａとなり、さらに圧着させると図４（ｄ）に示すように接合部１９ａを形成する。
【００２９】
なお、導電膜２４の上には接合剤としてＡｕメッキ、Ｓｎメッキ、またはＡｇとＳｎが形成されており、ＡｇとＳｎの場合には少なくともＡｇが約５．０％以下からなる。
【００３０】
また、前記の超音波は半導体チップに水平方向にかけ、振幅０．５μｍ、振動数６０〜７０ＫＨｚ（具体例としては６３．５ＫＨｚ）、出力は１バンプ１５０〜２００ｍＷで時間は約１ｓｅｃである。
【００３１】
（実施の形態２）
図６〜図９は配線基板の導電膜に突出接点１９を形成して配線基板の導電膜に半導体チップを実装する工程を示している。配線基板と半導体チップを接合するに際して突出接点１９を形成する場所が異なるだけで、圧着力と熱と超音波の条件及び接合時間は（実施の形態１）と同じである。
【００３２】
つまり、最初に図６に示すように、キャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部をスパーク電流などで溶かしてボール１５を形成し、このボール１５を、図７に示すように配線基板２３の導電膜２４に熱圧着と超音波を連用して接合する。この際の圧着力は３０ｇ〜５０ｇであった。
【００３３】
図８に示すように、金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断して、導電膜２４の上にボール１５と、ボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ部分１８とからなる突出長約６０μｍの突出接点１９が形成される。
【００３４】
なお、金属ワイヤ１４の切断が所定位置で確実に行われるように、金属ワイヤ１４は高ヤング率・伝熱伝導率のものを用いている。具体的には、金属ワイヤ１４の材質はＡｕまたはＡｕとＰｄの成分のものを使用し、ＡｕとＰｄの場合には少なくともＰｄが約３％以下のものを使用した。
【００３５】
次に図９（ａ）に示すように、突出接点１９が接合された配線基板２３を反転させ、半導体チップ１６の電極パッド１７を認識し位置合わせし、図９（ｂ）に示すように突出接点１９を半導体チップ１６の電極パッド１７に接合する。
【００３６】
このとき同時に突出接点１９の突出長を高い精度で均一に揃えることができる。さらに、この時に１つのボールあたり１５０ｇ〜２００ｇの圧着力と予熱約２００度と超音波をかけることにより、金属ワイヤ部分１８の先端部は図９（ｃ）に示すように溶融しながら凸部１８ａとなり、さらに圧着させると図９（ｄ）に示すように接合部１９ａを形成する。
【００３７】
なお、電極パッド１７の上には接合剤としてＡｕメッキ、Ｓｎメッキ、またはＡｇとＳｎが形成されており、ＡｇとＳｎの場合には少なくともＡｇが約５．０％以下からなる。
【００３８】
また、前記の超音波は配線基板２３に水平方向にかけ、振幅０．５μｍ、振動数６０〜７０ＫＨｚ（具体例としては６３．５ＫＨｚ）、出力は１つのボールあたり１５０〜２００ｍＷで時間は約１ｓｅｃである。
【００３９】
【発明の効果】
以上のように本発明によると、半導体チップの電極パッドまたは配線基板の導電膜に、ボールとこのボールの上にボールの形成に使用した金属ワイヤの一部分が突出して残留した突出接点を形成し、配線基板の導電膜または半導体チップの電極パッドに前記の突出接点を押し付けて接合するものであり、前記突出接点の金属ワイヤ部分の先端部が、対向する配線基板の導電膜または半導体チップの電極パッドに当接する時、ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、更に圧着させて接合部を形成させるので、導電性接着剤を必要としない。
【００４０】
半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する場合には、半導体チップの電極パッド上に金属ワイヤを引きちぎって形成された突出接点をそのまま配線基板の導電膜に接合するため、突出接点のレベリングが不必要で、かつ、導電性接着剤が不要である。このため、レベリング工程と導電性接着剤の使用に伴う工程の全てを無くし、生産ラインを短小化して生産効率を高めることができる。
【図面の簡単な説明】
【図１】実施の形態１においてキャピラリの先端部にボールを形成する工程の説明図
【図２】実施の形態１において半導体チップにバンプを形成する工程の説明図
【図３】実施の形態１においてのバンプの金属ワイヤを引きちぎる工程の説明図
【図４】実施の形態１において半導体チップのバンプを配線基板の導電膜に押し付けて接合する工程の説明図
【図５】実施の形態１の半導体チップ実装方法の工程図
【図６】実施の形態２においてキャピラリの先端部にボールを形成する工程の説明図
【図７】実施の形態２において配線基板の導電膜にバンプを形成する工程の説明図
【図８】実施の形態２においてのバンプの金属ワイヤを引きちぎる工程の説明図
【図９】実施の形態２において配線基板のバンプを半導体チップの電極パッドに押し付けて接合する工程の説明図
【図１０】従来の半導体チップ実装方法におけるキャピラリの先端部にボールを形成する工程の説明図
【図１１】従来の半導体チップ実装方法におけるボールを半導体チップの電極パッドに接合しボールの真上に金属ワイヤの逆Ｕ字状部を形成する工程の説明図
【図１２】従来の半導体チップ実装方法におけるバンプを整形台に押し付ける工程の説明図
【図１３】従来の半導体チップ実装方法におけるバンプの周辺に導電性接着剤のペースト状塗膜を半導体チップに転写する工程の説明図
【図１４】従来の半導体チップ実装方法における配線基板の導電膜に半導体チップを接合する工程の説明図
【図１５】従来の半導体チップ実装方法の工程図
【図１６】従来の半導体チップ実装方法の改良案の実装方法の説明図
【図１７】改良案の実装方法の実施に使用する接着剤膜作成装置の斜視図
【図１８】改良案の実装方法の実施に使用する接着剤膜作成装置の平面図
【符号の説明】
１３ キャピラリ
１４ 金属ワイヤ
１５ ボール
１６ 半導体チップ
１７ 半導体チップの電極パッド
１９ 突出接点
２３ 配線基板
２４ 配線基板の導電膜
【発明の属する技術分野】
本発明は、半導体チップを配線基板に実装する半導体チップの実装方法に関するものである。
【０００２】
【従来の技術】
従来では、半導体チップを図１０〜図１４に示すようにして導電性接着剤を介して配線基板に実装している。
【０００３】
先ず、図１０に示すようにキャピラリ１を通じて繰り出された金属ワイヤ２の先端部をスパーク電流で溶かして、ボール３を形成する。このボール３を半導体チップ４の電極パッド５に、熱と圧力と同時に超音波をかけることにより接合してボンディングした後にキャピラリ１を移動させて、図１１に示すようにボール３の直上に金属ワイヤ２の逆Ｕ字状部６を形成する。そして、この逆Ｕ字状部６を残留させ金属ワイヤ２を切断する。
【０００４】
半導体チップ４のすべての電極パッド５の上に、ボール３と逆Ｕ字状部６からなる突出接点７を形成し、金属ワイヤ２を切断した後、図１２に示すようにガラス板などからなり表面の平坦度が確立された整形台８に、すべての突出接点７を押し付けて突出長を一様に揃え、同時に各突出接点７の突端面が平坦化する。
【０００５】
次に、図１３に示すようにして突出接点７の周辺に導電性接着剤１０のペースト状塗膜を半導体チップ４の側に転写する。ここで、平坦度が確保された整形台９の表面上には、エポキシ系樹脂をバインダーとする導電性接着剤１０が一様の厚さに付設されている。高さを整えられた逆Ｕ字部６を一括して圧接させた後に引き上げると、すべての突出接点７の表面上に導電接着剤１０のペースト状の塗膜が付着される。
【０００６】
そして図１４に示すように、配線基板１１にパターン形成されている複数の導電膜１２に、半導体チップ４の突出接点７を位置合わせした状態で導電性接着剤のペースト状塗膜１０を介して接合し、塗膜１０を加熱して熱硬化させて実装が完了する。
【０００７】
しかし、かかる半導体チップの実装方法では、電極パッドに突出接点を形成する工程、突出接点を整形する工程、突出長さを揃える工程、接着剤を転写する工程、配線基板に固着する工程の少なくとも５工程を必要とし、また各工程に移送する半導体チップを吸着コレットで吸着保持する必要があるのみならず、各工程において位置決めをする必要があるので、設備のラインタクトがかかるという課題があった。
【０００８】
上記の課題を解決するため、我々は図１５に示すように実装方法を改良した。具体的には、図１６（ａ）に示すようにキャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部を放電によって溶かし、ボール１５を形成する。
【０００９】
図１６（ｂ）に示すように、キャピラリ１３を用いてボール１５を半導体チップ１６の電極パッド１７に、熱圧着または超音波で接合する方法を連用してボンディングする。
【００１０】
図１６（ｃ）に示すように金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断し、電極パッド１７の上にボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ１８を形成する。この金属ワイヤ１８とボール１５からなる突出接点１９を形成し、全体の突出長は約６０μｍとなる。
【００１１】
半導体チップ１６のすべての電極パッド１７に突出接点１９を形成したのち図１６（ｄ）に示すように整形および転写の工程にはいる。この工程では、ガラス板などからなる支持台２０の上に、膜厚２０μｍ〜２５μｍの導電性接着剤のペースト状塗膜２１を付設してなるユニット２２が用いられ、突出接点１９の突出長が揃えられると同時に、突出接点１９にペースト状塗膜２１の一部分が転写される。
【００１２】
図１６（ｅ）に示す工程では、整形及び導電性接着剤のペースト状塗膜２１の転写を終えた突出接点１９を、配線基板２３のパターン状導電膜２４に位置合わせして接合する。接合後に導電性接着剤のペースト状塗膜２１を加熱して熱硬化させて実装を完了する。
【００１３】
図１７と図１８は前記のユニット２２の機構を説明する。
支持台２０の上に導電性接着剤のペースト状塗膜２１を安定して形成するユニット２２は、円盤状の支持台２０の中心部に設けた回転軸２６と一体となったアーム２７に、膜形成ブレード２８，膜除去ブレード２９，掻き寄せブレード３０を取り付けて構成され、回転軸２６は矢印Ａの方向へ回転している。
【００１４】
支持体２０の上に導電性接着剤を置いてアーム２７を回転させると、膜形成ブレード２８が通過した後の支持体２０の上には、所定の厚さの導電性接着剤の塗膜３０が形成される。この状態でアーム２７の回転を停止させ、半導体チップ１６上の突出接点１９に導電性接着剤を転写塗布する。
【００１５】
その後にアーム２７を再び回転させて支持体２０の上の塗膜２１を膜除去ブレード２９によって掻き取りながら、膜除去ブレード２９の進行方向に向かって外周と内周に掻き分け着剤をかき分け（２１ａ，２１ｂの状態）、膜除去ブレード２９が通過した支持体２０の上には導電性接着剤がほとんどなくなり支持体２０の表面が見えている状態となる。
【００１６】
そして、膜除去ブレード２９の進行方向に対して外周と内周に掻き分けられた導電性接着剤２１ａ，２１ｂは、掻き寄せブレード３０が回転通過することによって、膜形成ブレード２８の幅内まで掻き寄せられる。
【００１７】
【発明が解決しようとする課題】
しかし、この半導体チップの実装方法では、キャピラリに通した金属ワイヤをとかして先端部にボールを形成するボール形成と電極パッドに接合してバンプを形成する工程、突出接点を整形する工程、突出長さを揃える工程接着剤を転写する工程、および配線基板に固着する工程の少なくとも５工程を必要とするため、生産のラインタクトがかかるという課題が残されている。
【００１８】
特に接着剤を転写する工程では、導電性接着剤の精度が高く、時間の経過とともに粘着性が悪くなるため、アーム２７を常に回転させ導電性接着剤のペースト状塗膜を常に２０μｍ〜２５μｍの厚さに安定させなければならない。そのため複雑な構成のユニット２２が必要であり、かつ時間を非常に要する。
【００１９】
本発明は、工程数を減少し、タクトタイムが短い半導体チップ実装方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体チップの実装方法は、半導体チップの電極パッドまたは配線基板の導電膜に、ボールとこのボールの上にボールの形成に使用した金属ワイヤの一部分が突出して残留した突出接点を形成し、配線基板の導電膜または半導体チップの電極パッドに前記の突出接点を押し付けて接合するものであり、前記突出接点の金属ワイヤ部分の先端部が、対向する配線基板の導電膜または半導体チップの電極パッドに当接する時、ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、更に圧着させて接合部を形成させるので、導電性接着剤を必要としない。
【００２１】
半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する場合には、半導体チップの電極パッド上に金属ワイヤを引きちぎって形成された突出接点をそのまま配線基板の導電膜に接合するため、突出接点のレベリングが不必要で、かつ、導電性接着剤が不要である。このため、レベリング工程と導電性接着剤の使用に伴う工程の全てを無くし、生産ラインを短小化して生産効率を高めることができる。
【００２２】
【発明の実施の形態】
以下、本発明の半導体チップの実装方法を具体的な実施の形態に基づいて説明する。
【００２３】
（実施の形態１）
図１〜図５は半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する工程を示している。図５はこの（実施の形態１）の諸工程の流れ図を示す。
【００２４】
まず、図１に示すように、キャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部をスパーク電流などで溶かしてボール１５を形成し、このボール１５を、図２に示すように半導体チップ１６の電極パッド１７に熱圧着と超音波を連用して接合する。この際の圧着力は３０ｇ〜５０ｇであった。
【００２５】
図３に示すように、金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断して、電極パッド１７の上にボール１５と、ボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ部分１８とからなる突出長約６０μｍの突出接点１９が形成される。
【００２６】
なお、金属ワイヤ１４の切断が所定位置で確実に行われるように、金属ワイヤ１４は高ヤング率・伝熱伝導率のものを用いている。具体的には、金属ワイヤ１４の材質はＡｕまたはＡｕとＰｄの成分のものを使用し、ＡｕとＰｄの場合には少なくともＰｄが約３％以下のものを使用した。
【００２７】
次に図４（ａ）に示すように、突出接点１９が接合された半導体チップ１６を反転させ、配線基板２３のパターンを認識し位置合わせし、図４（ｂ）に示すように突出接点１９と配線基板２３の複数の導電膜２４に接合する。
【００２８】
このとき同時に突出接点１９の突出長を高い精度で均一に揃えることができる。さらに、この時に１つのボールあたり１５０ｇ〜２００ｇの圧着力と予熱約２００度と超音波をかけることにより、金属ワイヤ部分１８の先端部は図４（ｃ）に示すように溶融しながら凸部１８ａとなり、さらに圧着させると図４（ｄ）に示すように接合部１９ａを形成する。
【００２９】
なお、導電膜２４の上には接合剤としてＡｕメッキ、Ｓｎメッキ、またはＡｇとＳｎが形成されており、ＡｇとＳｎの場合には少なくともＡｇが約５．０％以下からなる。
【００３０】
また、前記の超音波は半導体チップに水平方向にかけ、振幅０．５μｍ、振動数６０〜７０ＫＨｚ（具体例としては６３．５ＫＨｚ）、出力は１バンプ１５０〜２００ｍＷで時間は約１ｓｅｃである。
【００３１】
（実施の形態２）
図６〜図９は配線基板の導電膜に突出接点１９を形成して配線基板の導電膜に半導体チップを実装する工程を示している。配線基板と半導体チップを接合するに際して突出接点１９を形成する場所が異なるだけで、圧着力と熱と超音波の条件及び接合時間は（実施の形態１）と同じである。
【００３２】
つまり、最初に図６に示すように、キャピラリ１３を通じて繰り出された金属ワイヤ１４の先端部をスパーク電流などで溶かしてボール１５を形成し、このボール１５を、図７に示すように配線基板２３の導電膜２４に熱圧着と超音波を連用して接合する。この際の圧着力は３０ｇ〜５０ｇであった。
【００３３】
図８に示すように、金属ワイヤ１４を狭持したキャピラリ１３を垂直方向に移動させて金属ワイヤ１４を切断して、導電膜２４の上にボール１５と、ボール１５から３０μｍ〜４０μｍの高さに突出した金属ワイヤ部分１８とからなる突出長約６０μｍの突出接点１９が形成される。
【００３４】
なお、金属ワイヤ１４の切断が所定位置で確実に行われるように、金属ワイヤ１４は高ヤング率・伝熱伝導率のものを用いている。具体的には、金属ワイヤ１４の材質はＡｕまたはＡｕとＰｄの成分のものを使用し、ＡｕとＰｄの場合には少なくともＰｄが約３％以下のものを使用した。
【００３５】
次に図９（ａ）に示すように、突出接点１９が接合された配線基板２３を反転させ、半導体チップ１６の電極パッド１７を認識し位置合わせし、図９（ｂ）に示すように突出接点１９を半導体チップ１６の電極パッド１７に接合する。
【００３６】
このとき同時に突出接点１９の突出長を高い精度で均一に揃えることができる。さらに、この時に１つのボールあたり１５０ｇ〜２００ｇの圧着力と予熱約２００度と超音波をかけることにより、金属ワイヤ部分１８の先端部は図９（ｃ）に示すように溶融しながら凸部１８ａとなり、さらに圧着させると図９（ｄ）に示すように接合部１９ａを形成する。
【００３７】
なお、電極パッド１７の上には接合剤としてＡｕメッキ、Ｓｎメッキ、またはＡｇとＳｎが形成されており、ＡｇとＳｎの場合には少なくともＡｇが約５．０％以下からなる。
【００３８】
また、前記の超音波は配線基板２３に水平方向にかけ、振幅０．５μｍ、振動数６０〜７０ＫＨｚ（具体例としては６３．５ＫＨｚ）、出力は１つのボールあたり１５０〜２００ｍＷで時間は約１ｓｅｃである。
【００３９】
【発明の効果】
以上のように本発明によると、半導体チップの電極パッドまたは配線基板の導電膜に、ボールとこのボールの上にボールの形成に使用した金属ワイヤの一部分が突出して残留した突出接点を形成し、配線基板の導電膜または半導体チップの電極パッドに前記の突出接点を押し付けて接合するものであり、前記突出接点の金属ワイヤ部分の先端部が、対向する配線基板の導電膜または半導体チップの電極パッドに当接する時、ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、更に圧着させて接合部を形成させるので、導電性接着剤を必要としない。
【００４０】
半導体チップの電極パッドに突出接点を形成して配線基板の導電膜に半導体チップを実装する場合には、半導体チップの電極パッド上に金属ワイヤを引きちぎって形成された突出接点をそのまま配線基板の導電膜に接合するため、突出接点のレベリングが不必要で、かつ、導電性接着剤が不要である。このため、レベリング工程と導電性接着剤の使用に伴う工程の全てを無くし、生産ラインを短小化して生産効率を高めることができる。
【図面の簡単な説明】
【図１】実施の形態１においてキャピラリの先端部にボールを形成する工程の説明図
【図２】実施の形態１において半導体チップにバンプを形成する工程の説明図
【図３】実施の形態１においてのバンプの金属ワイヤを引きちぎる工程の説明図
【図４】実施の形態１において半導体チップのバンプを配線基板の導電膜に押し付けて接合する工程の説明図
【図５】実施の形態１の半導体チップ実装方法の工程図
【図６】実施の形態２においてキャピラリの先端部にボールを形成する工程の説明図
【図７】実施の形態２において配線基板の導電膜にバンプを形成する工程の説明図
【図８】実施の形態２においてのバンプの金属ワイヤを引きちぎる工程の説明図
【図９】実施の形態２において配線基板のバンプを半導体チップの電極パッドに押し付けて接合する工程の説明図
【図１０】従来の半導体チップ実装方法におけるキャピラリの先端部にボールを形成する工程の説明図
【図１１】従来の半導体チップ実装方法におけるボールを半導体チップの電極パッドに接合しボールの真上に金属ワイヤの逆Ｕ字状部を形成する工程の説明図
【図１２】従来の半導体チップ実装方法におけるバンプを整形台に押し付ける工程の説明図
【図１３】従来の半導体チップ実装方法におけるバンプの周辺に導電性接着剤のペースト状塗膜を半導体チップに転写する工程の説明図
【図１４】従来の半導体チップ実装方法における配線基板の導電膜に半導体チップを接合する工程の説明図
【図１５】従来の半導体チップ実装方法の工程図
【図１６】従来の半導体チップ実装方法の改良案の実装方法の説明図
【図１７】改良案の実装方法の実施に使用する接着剤膜作成装置の斜視図
【図１８】改良案の実装方法の実施に使用する接着剤膜作成装置の平面図
【符号の説明】
１３ キャピラリ
１４ 金属ワイヤ
１５ ボール
１６ 半導体チップ
１７ 半導体チップの電極パッド
１９ 突出接点
２３ 配線基板
２４ 配線基板の導電膜
Claims (7)
- 金属ワイヤの先端部を溶かしてボールを形成し、この金属ワイヤの先端に形成されたボールを半導体チップの電極パッドに接合し、前記ボール上に前記金属ワイヤの一部分が突出して残留するように前記金属ワイヤの先端部を引き千切り、前記ボールとこのボールから突出する金属ワイヤ部分とからなる突出接点を配線基板の導電膜に押し付けて接合する半導体チップの実装方法において、
前記突出接点の金属ワイヤ部分の先端部が、対向する配線基板の導電膜に当接する時、前記ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、
更に圧着させて接合部を形成させる半導体チップの実装方法。 - 金属ワイヤの先端部を溶かしてボールを形成し、この金属ワイヤの先端に形成されたボールを配線基板の導電膜に接合し、前記ボール上に前記金属ワイヤの一部分が突出して残留するように前記金属ワイヤの先端部を引き千切り、前記ボールとこのボールから突出する金属ワイヤ部分とからなる突出接点を半導体チップの電極パッドに押し付けて接合する半導体チップの実装方法において、
前記突出接点の金属ワイヤ部分の先端部が、対向する半導体チップの電極パッドに当接する時、前記ボールに超音波振動と加圧とをかけることにより突出接点の金属ワイヤ部分の先端部を溶融させて凸部形状に形成させ、
更に圧着させて接合部を形成させる半導体チップの実装方法。 - 金属ワイヤとしてＡｕまたはＡｕとＰｄの成分のものを使用し、ＡｕとＰｄの場合には少なくともＰｄが約３％以下であることを特徴とする請求項１または請求項２記載の半導体チップの実装方法。
- 金属ワイヤの先端に形成されたボールを半導体チップの電極パッドまたは配線基板の導電膜に接合する際の圧着力が、３０ｇ〜５０ｇであることを特徴とする請求項１または請求項２記載の半導体チップの実装方法。
- 配線基板の導電膜または半導体チップの電極パッドとしては表面に、Ａｕメッキ、Ｓｎメッキ、ＡｇとＳｎのうちの何れかの接合剤処理したものを使用し、ＡｇとＳｎの場合には少なくともＡｇが約５．０％以下であることを特徴とする請求項１または請求項２記載の半導体チップの実装方法。
- 突出接点を配線基板の導電膜または半導体チップの電極パッドに押し付けて接合する際の圧着力が、１つのボールあたり１５０ｇ〜２００ｇであることを特徴とする請求項１または請求項２記載の半導体チップの実装方法。
- 突出接点を配線基板の導電膜または半導体チップの電極パッドに押し付けて接合する際には、１つのボールあたり１５０ｇ〜２００ｇの圧着力と約６０ＫＨｚ〜約７０ＫＨｚの超音波振動を加えることを特徴とする請求項１または請求項２記載の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14524496A JP3638376B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14524496A JP3638376B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326420A JPH09326420A (ja) | 1997-12-16 |
| JP3638376B2 true JP3638376B2 (ja) | 2005-04-13 |
Family
ID=15380659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14524496A Expired - Fee Related JP3638376B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638376B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252745B2 (ja) * | 1997-03-31 | 2002-02-04 | 関西日本電気株式会社 | 半導体装置およびその製造方法 |
| WO2000033455A1 (fr) | 1998-12-02 | 2000-06-08 | Seiko Epson Corporation | Dispositif piezo-electrique et son procédé de fabrication |
-
1996
- 1996-06-07 JP JP14524496A patent/JP3638376B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09326420A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| JP3638376B2 (ja) | 半導体チップの実装方法 | |
| JP2000174059A (ja) | 電子部品の実装方法 | |
| CN206210755U (zh) | 用于固定衬底的设备和用于减少衬底中的翘曲的设备 | |
| JPH1197493A (ja) | ボンディング方法および装置 | |
| CN100447971C (zh) | 半导体装置的安装方法、半导体装置及其安装结构 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP3425510B2 (ja) | バンプボンダー形成方法 | |
| JPH03218645A (ja) | 半導体装置の実装方法 | |
| JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP3926239B2 (ja) | 半導体装置及びその製造方法 | |
| JP3498285B2 (ja) | 半導体チップの接合方法及び接合装置 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP3553246B2 (ja) | Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法 | |
| JPH11154689A (ja) | 金バンプ付電子部品の実装方法 | |
| JPH08340176A (ja) | リード線の接続方法 | |
| JPS6347943A (ja) | 電子部品の接続方法 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP3702929B2 (ja) | ワイヤボンディング方法 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JPH08203904A (ja) | はんだバンプ形成方法 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JP4278807B2 (ja) | 半導体デバイスの実装方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |