JP3926239B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3926239B2 JP3926239B2 JP2002237123A JP2002237123A JP3926239B2 JP 3926239 B2 JP3926239 B2 JP 3926239B2 JP 2002237123 A JP2002237123 A JP 2002237123A JP 2002237123 A JP2002237123 A JP 2002237123A JP 3926239 B2 JP3926239 B2 JP 3926239B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor device
- semiconductor element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、更に詳細には、フリップチップ型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、フリップチップ型の半導体装置の製造には異方性導電樹脂を用いている。図１２は従来のフリップチップ型半導体装置２００の断面図である。
【０００３】
図１２に示すように、従来のフリップチップ型半導体装置２００では、プリント配線基板１００の配線パターン１０１上に銀ペースト等の導電性組成物を印刷してバンプ１０３を形成し、このバンプ１０３を硬化させた後、バンプ１０３の表面にニッケル層及び金メッキ層を形成し、バンプ１０３を完成する。次いで半導体素子１１０を搭載するプリント配線基板１００の所定位置に異方性導電樹脂１０４を塗布する。しかる後、半導体素子１１０のアルミ電極板１１１とバンプ１０３とを位置合わせし、半導体素子１１０の裏面を加熱下に加圧して半導体素子１１０のアルミ電極板１１１とバンプ１０３とを異方性導電樹脂１０４中に含まれる導電粒子１０４ａを介して電気的に接合すると共に半導体素子１１０とプリント配線基板１００とを機械的に接合して半導体装置２００を形成している。
【０００４】
【発明が解決しようとする課題】
しかし、上述したような従来の製造方法では、半導体素子１１０のアルミ電極板１１１とバンプ１０３との間の電気的な接続は異方性導電樹脂１０４中に含まれる導電粒子１０４ａを介して形成される。次いで、半導体素子１１０の裏面を加圧することによりアルミ電極板１１１表面に形成された酸化膜を突き破らせ、この導電粒子１０４ａを介在した接触により半導体素子１１１のアルミ電極板１１１とバンプ１０３とが電気的に接続されるものであるため、接触抵抗が大きいという問題がある。
【０００５】
また、上記従来の製造方法では、加熱時に異方性導電樹脂１０４が膨張することによりアルミ電極板１１１とバンプ１０３との間の隙間が大きくなり、導電粒子１０４ａの潰れが小さくなるため、接続信頼性が低下するという問題もある。
【０００６】
本発明は上記従来の問題を解消するためになされた発明である。すなわち、本発明は層間接続部分の接触抵抗が小さく、接続信頼性の高い半導体装置とその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、前記導体バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層の上に溶接性金属層を形成する工程と、前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、超音波を発振させながら前記導体バンプと前記半導体素子とを加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成する工程と、前記半導体素子と前記支持基体との間に絶縁性材料組成物を充填する工程と、前記絶縁性材料組成物を硬化する工程とを具備することを特徴とする。
【０００８】
上記半導体装置の製造方法において、前記バリアメタル層の例としてＮｉ層が挙げられ、前記溶接性金属層の例としてＡｕ層を挙げることができる。上記半導体装置の製造方法において、前記Ａｕ層は、厚さ０．０３〜０．３μｍの層であることが好ましい。上記半導体装置の製造方法において、前記発振させる超音波として、周波数６０ｋＨｚ〜１１０ｋＨｚの超音波を用いるのが好ましい。上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、印刷技術を用いて導電性ペーストで導体バンプを形成する工程を挙げることができる。
【００１０】
本発明の他の半導体装置の製造方法は、支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、前記導体バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層の上に溶接性金属層を形成する工程と、前記支持基体上に絶縁性材料組成物を塗布する工程と、前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、超音波を発振させながら前記導体バンプと前記半導体素子とを加熱下に加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成すると共に前記絶縁性材料組成物を硬化する工程とを具備することを特徴とする。
【００１１】
本発明の半導体装置は、配線パターンを備えた支持基体と、前記配線パターン上に導電性ペーストにより印刷形成され、バリアメタル層と溶融性金属層とで被覆された複数の導体バンプと、表面に複数の金属電極板を具備し、該金属電極板が前記導体バンプそれぞれに対して対向するように配設された半導体素子と、前記導体バンプの溶融性金属層と前記金属電極板とが超音波接合された金属接合層と、前記支持基体と前記半導体素子との間に充填された絶縁性組成物層とを具備することを特徴とする。上記半導体装置において、前記金属接合層の例として、ＡｌとＡｕとの接合層を挙げることができる。
【００１２】
本発明では、溶接性金属を介して半導体素子の電極板とバンプとが超音波接合により直接金属接合するので、接触抵抗の小さい接合が得られる。また、本発明では、熱膨張するような樹脂を介在させていないので、接続信頼性の高い層間接続を備えた半導体装置を得ることができる。
【００１３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。
【００１４】
図１は本実施形態に係る半導体装置の製造方法のフローチャートであり、図２及び図３は製造途中の本実施形態に係る半導体装置の断面図である。
【００１５】
本実施形態に係る半導体装置を製造するには、まず図２（ａ）に示したような支持基体としてのプリント配線基板１を用意する。このプリント配線基板１にはガラス繊維マットのような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させてヒートプレスしたものやポリイミド樹脂基板などが挙げられる。
【００１６】
またこのプリント配線基板１の内部にはスルーホールやビアホール、導体バンプ等の層間接続部材（図示省略）が配設されていてもよい。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００１７】
このように配線パターン３を備えたプリント配線基板１を用意した後、図２（ｂ）に示したように配線パターン３形成面上にマスキング５を施す（ステップ１）。このマスキング５の所定位置、具体的には、後述する導体バンプを形成する位置に相当する位置の配線パターン３上に孔７，７，…が配設されている。このマスキング５を形成する方法としては、例えば予め孔７，７，…が穿孔された金属や樹脂製の型板のようなマスキング材をプリント配線基板１の配線パターン３の形成面上に重ね合わせる方法や、感光性樹脂を塗布し、孔７，７，…の部分をフォトリソグラフィー法により穿孔する方法などの既知の方法を用いることができる。
【００１８】
図２（ｂ）に示したようなマスキング５を形成した後、マスキング５の上から導電性ペースト９を孔７，７，…内に充填する（ステップ２）。この導電性ペースト９は例えば銀粉や銅粉などの導電性微粒子を液状熱硬化性樹脂に分散させた導電性組成物である。この導電性ペースト９の充填の仕方としては、例えば図２（ｃ）に示したようにマスキング５の表面全体に導電性ペースト９を塗布し、次いでヘラ状の板ですりこみながらマスキング５上面上の余分な導電性ペースト９を削り取ってゆく「スキージ」と呼ばれる作業を行う。このスキージをすることにより、孔７，７，…内に導電性ペースト９を充填する（ステップ３）。この充填とスキージにより図２（ｄ）に示したように孔７，７，…内に導電性ペースト９が充填され、導体バンプ９ａ，９ａ，…が形成される。
【００１９】
導電性ペースト９の充填が完了した後、プリント配線基板１上のマスキング５を除去する（ステップ４）。このマスキング５を除去すると、図２（ｅ）に示したような、導体バンプ９ａ，９ａ，…が配線パターン３上に形成されたプリント配線基板１が得られる。次いで導体バンプ９ａ，９ａ，…を乾燥させ、硬化させる（ステップ５）。なお、この乾燥や硬化の作業はマスキング５を取り除く前に行ってもよい。
【００２０】
導体バンプ９ａ，９ａ，…の硬化が完了した後、図２（ｅ）に示したように、マスキング５を除去し、この状態で導体バンプ９ａ，９ａ，…の上面にバリアメタル層として、例えばＮｉ層１３を、図２（ｆ）に示したように、形成する（ステップ６）。このＮｉ層１３の形成の仕方としては、例えば無電解メッキや電解メッキ処理を施す方法などが挙げられる。
【００２１】
バリアメタル層としてのＮｉ層１３の形成が完了した後、更にその上に溶接性金属層としての、例えばＡｕ層１５を図２（ｇ）のように形成する（ステップ７）。
【００２２】
このＡｕ層１５の形成の仕方としては、無電解メッキ法、電解メッキ法、スパッタリング法、その他の既知の方法を用いることができる。ここで形成するＡｕ層の厚さは０．０３μｍ〜０．３μｍで形成することが好ましい。Ａｕ層の厚さが０．０３μｍ未満であると半導体素子２０の電極板２３との接合が十分行なわれない虞れが生じるからであり、０．３μｍを超えると費用対効果が低下してコストアップに繋がるからである。
【００２３】
Ａｕ層１５の形成が完了した後、この導体バンプ９ａ，９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移動する。このプリント配線基板１に対して、図３（ｈ）に示したように、半導体素子２０の位置合わせを行う（ステップ８）。この位置合わせでは、図３（ｈ）中半導体素子２０の下面側に形成された電極板２３，２３，…と、導体バンプ９ａ，９ａ，…とがそれぞれ対向するように位置合わせを行う。
【００２４】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、図３（ｉ）に示したように、半導体素子２０とプリント配線基板１とを加圧して直接接合を行う（ステップ９）。ここで、半導体素子２０とプリント配線基板１との接合時に処理チャンバ内で発振させる超音波としては、周波数が６０ｋＨｚ〜１１０ｋＨｚの超音波を発振させるのが好ましい。周波数が６０ｋＨｚ未満では導体バンプ９ａ表面のＡｕ層１５と半導体素子２０の電極板２３との接合が十分行なわれない。また、超音波の周波数が１１０ｋＨｚを超えると半導体素子２０やプリント配線基板１その他の各部材がダメージを受ける虞れが生じる。この超音波の発振によりＡｕ層１５と電極板２３とが接合される。
【００２５】
導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出す。次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を、図３（ｊ）に示すように、充填する（ステップ１０）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ１１）、図３（ｋ）に示すような半導体装置１０を得る。
【００２６】
以上説明したように、本実施形態に係る半導体装置１０では、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…とを、超音波を作用させながら接合しているので、導体バンプ９ａ，９ａ，…表面に形成した溶接性金属層、すなわち、Ａｕ層１５，１５，…が電極板２３，２３，…と直接接合する。その結果、接触抵抗が低下し、接続抵抗の小さい接合を形成することができる。
【００２７】
また、本実施形態に係る半導体装置１０では、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合に異方導電性材料を用いることなく、直接接合させているので、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との間に高い接続信頼性を備えた層間接続を形成することができる。
【００２８】
（第２の実施形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造について説明する。図４は本実施形態に係る半導体装置の製造方法のフローチャートであり、図５及び図６は製造途中の本実施形態に係る半導体装置の断面図である。
【００２９】
本実施形態に係る半導体装置を製造するには、まず図５（ａ）に示すように支持基体としてのプリント配線基板１を用意する。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００３０】
このようなプリント配線基板１を用意した後、図５（ｂ）に示したように配線パターン３形成面上にマスキング５を施す（ステップ１ａ）。このマスキング５の導体バンプ形成位置には孔７，７，…が配設されている。
【００３１】
図５（ｂ）に示したようなマスキング５を形成した後、マスキング５の上から無電解メッキ或いは電解メッキを施して、導体バンプ１９を孔７，７，…内に形成する（ステップ２ａ）。
【００３２】
導体バンプ１９の形成が完了した後、図５（ｄ）に示したように、マスキング５を除去する。次に、そのまま導体バンプ１９の上に更にバリアメタル層として、例えばＮｉ層１３を形成する（ステップ３ａ）。このＮｉ層１３の形成の仕方としては、例えば無電解メッキや電解メッキ処理を施す方法などが挙げられる。
【００３３】
バリアメタル層としてのＮｉ層１３の形成が完了した後、図５（ｆ）に示すように、更にその上に溶接性金属層としての、例えばＡｕ層１５を形成する（ステップ４ａ）。このＡｕ層１５の形成の仕方としては、無電解メッキ法、電解メッキ法、スパッタリング法、その他の既知の方法を用いることができる。
【００３４】
次いでこの導体バンプ１９，１９，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図６（ｇ）に示したように、半導体素子２０の位置合わせを行う（ステップ５ａ）。
【００３５】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、半導体素子２０とプリント配線基板１とを加圧して接合を行う（ステップ６ａ）。
【００３６】
導体バンプ１９，１９，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出し、次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を図６（ｉ）のように充填する（ステップ７ａ）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ８ａ）、図６（ｊ）のような半導体装置１０Ａを得る。
【００３７】
以上説明したように、本実施形態に係る半導体装置１０Ａでは、導体バンプ１９，１９，…を形成するのにメッキ技術を用いているので、導体バンプ１９自体が中まで銅で形成されている。そのため、バンプ自体の電気抵抗が小さくなり、半導体装置１０Ａとしても接続抵抗の小さな層間接続を備えた半導体装置を得ることができる。
【００３８】
（第３の実施形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図７は本実施形態に係る半導体装置の製造方法のフローチャートであり、図８及び図９は製造途中の本実施形態に係る半導体装置の断面図である。
【００３９】
本実施形態に係る半導体装置を製造するには、まず図８（ａ）に示したような支持基体としてのプリント配線基板１を用意する。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００４０】
このようなプリント配線基板１を用意した後、図８（ｂ）に示したように銅層２９を形成する。この銅層２９の形成の仕方としては、銅板を配線パターン３上に貼りつけたり、或いは無電解メッキや電解メッキを施すなどの方法が挙げられる。こうして銅層２９の形成が完了した後、図８（ｃ）に示すように配線パターン３の上側に相当する位置の銅層２９上にマスキング４を施す（ステップ１ｂ）。
【００４１】
図８（ｃ）に示したようなマスキング４を形成した後、マスキング４の上からエッチングを施して、銅層２９のうち、マスキング４の形成されていない部分の銅を除去すると共にマスキング４の下部に銅層を残して導体バンプ２９ａ，２９ａ，…を形成する（ステップ２ｂ）。銅層２９の除去（導体バンプ２９ａの形成）が完了した後、マスキング４を除去して、図８（ｅ）に示したように、導体バンプ２９ａ，２９ａ，…の上面を露出させる。
【００４２】
次いで図８（ｆ）に示したように、表面が露出した導体バンプ２９ａ，２９ａ，…の上面に更にバリアメタル層として、例えばＮｉ層１３を形成する（ステップ３ｂ）。バリアメタル層としてのＮｉ層１３の形成が完了した後、図８（ｇ）に示したように、更にその上に溶接性金属層としての、例えばＡｕ層１５を形成する（ステップ４ｂ）。Ａｕ層１５の形成が完了した後、この導体バンプ２９ａ，２９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図９（ｈ）に示したように、半導体素子２０の位置合わせを行う（ステップ５ｂ）。半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、図９（ｉ）に示したように、半導体素子２０とプリント配線基板１とを加圧して接合を行う（ステップ６ｂ）。
【００４３】
導体バンプ２９ａ，２９ａ，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出し、次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を図９（ｊ）のように充填する（ステップ７ｂ）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ８ｂ）、図９（ｋ）のような半導体装置１０Ｂを得る。
【００４４】
以上説明したように、本実施形態に係る半導体装置１０Ｂでは、導体バンプ２９ａ，２９ａ，…を形成するのにエッチング技術を用いているので、導体バンプ２９ａ自体が中まで銅で形成される。その結果、バンプ自体の電気抵抗が小さくなり、半導体装置１０Ｂとしても接続抵抗の小さな層間接続を備えた半導体装置を得ることができる。
【００４５】
（第４の実施形態）
以下、本発明の第４の実施の形態に係る半導体装置の製造について説明する。図１０は本実施形態に係る半導体装置の製造方法のフローチャートであり、図１１は製造途中の本実施形態に係る半導体装置の断面図である。
【００４６】
本実施形態に係る半導体装置の製造方法では、上記第１の実施の形態において、絶縁性樹脂組成物１７の充填をしてから導体バンプと半導体素子２０の電極板２３，２３，…との接合を行う構成にした。
【００４７】
すなわち、第１の実施の形態のステップ１〜７と全く同様の操作を行って図１１（ｉ）に示したような、プリント配線基板１を得る（ステップ１ｃ〜７ｃ）。次いで図１１（ｊ）に示したように、こうして得たプリント配線基板１の導体バンプ９ａ配設側の、半導体素子２０搭載位置にエポキシ樹脂のような絶縁性樹脂組成物１７を充填する（ステップ８ｃ）。
【００４８】
次いでこの導体バンプ９ａ，９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図１１（ｋ）に示したように、半導体素子２０の位置合わせを行う（ステップ９ｃ）。
【００４９】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、半導体素子２０とプリント配線基板１とを加熱下に加圧して接合を行う（ステップ１０ｃ）。この工程で導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合が行われる。また同時に加熱により絶縁性樹脂組成物１７の硬化も起こり、図１１（ｌ）のような半導体装置１０Ｃが得られる。
【００５０】
以上説明したように、本実施形態に係る半導体装置１０Ｃでは、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合と、絶縁性樹脂組成物１７の硬化とを同時に行うので、製造工程全体の工数を少なくすることができる。
【００５１】
【発明の効果】
本発明では、半導体素子の電極板と、支持基板上の配線パターン上に配設された導体バンプとの接合に溶接性金属を用い、しかも特定条件の超音波を印加しながらプレスして溶融下に接合するので、導体バンプと電極板との接合部の接触抵抗が小さく、接続信頼性の高い半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造途中のものの断面図である。
【図３】第１の実施形態に係る半導体装置の製造途中のものの断面図である。
【図４】第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【図５】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図６】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図７】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１０】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１１】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】従来の半導体装置の断面図である。
【符号の説明】
１…プリント配線基板（支持基板）、３…配線パターン、５…マスキング、９ａ…導体バンプ、１０…半導体装置、１３…Ｎｉ層（バリアメタル層）、１５…Ａｕ層（溶接性金属層）、１７…絶縁性材料組成物、２０…半導体素子、２３…電極板。
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、更に詳細には、フリップチップ型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、フリップチップ型の半導体装置の製造には異方性導電樹脂を用いている。図１２は従来のフリップチップ型半導体装置２００の断面図である。
【０００３】
図１２に示すように、従来のフリップチップ型半導体装置２００では、プリント配線基板１００の配線パターン１０１上に銀ペースト等の導電性組成物を印刷してバンプ１０３を形成し、このバンプ１０３を硬化させた後、バンプ１０３の表面にニッケル層及び金メッキ層を形成し、バンプ１０３を完成する。次いで半導体素子１１０を搭載するプリント配線基板１００の所定位置に異方性導電樹脂１０４を塗布する。しかる後、半導体素子１１０のアルミ電極板１１１とバンプ１０３とを位置合わせし、半導体素子１１０の裏面を加熱下に加圧して半導体素子１１０のアルミ電極板１１１とバンプ１０３とを異方性導電樹脂１０４中に含まれる導電粒子１０４ａを介して電気的に接合すると共に半導体素子１１０とプリント配線基板１００とを機械的に接合して半導体装置２００を形成している。
【０００４】
【発明が解決しようとする課題】
しかし、上述したような従来の製造方法では、半導体素子１１０のアルミ電極板１１１とバンプ１０３との間の電気的な接続は異方性導電樹脂１０４中に含まれる導電粒子１０４ａを介して形成される。次いで、半導体素子１１０の裏面を加圧することによりアルミ電極板１１１表面に形成された酸化膜を突き破らせ、この導電粒子１０４ａを介在した接触により半導体素子１１１のアルミ電極板１１１とバンプ１０３とが電気的に接続されるものであるため、接触抵抗が大きいという問題がある。
【０００５】
また、上記従来の製造方法では、加熱時に異方性導電樹脂１０４が膨張することによりアルミ電極板１１１とバンプ１０３との間の隙間が大きくなり、導電粒子１０４ａの潰れが小さくなるため、接続信頼性が低下するという問題もある。
【０００６】
本発明は上記従来の問題を解消するためになされた発明である。すなわち、本発明は層間接続部分の接触抵抗が小さく、接続信頼性の高い半導体装置とその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、前記導体バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層の上に溶接性金属層を形成する工程と、前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、超音波を発振させながら前記導体バンプと前記半導体素子とを加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成する工程と、前記半導体素子と前記支持基体との間に絶縁性材料組成物を充填する工程と、前記絶縁性材料組成物を硬化する工程とを具備することを特徴とする。
【０００８】
上記半導体装置の製造方法において、前記バリアメタル層の例としてＮｉ層が挙げられ、前記溶接性金属層の例としてＡｕ層を挙げることができる。上記半導体装置の製造方法において、前記Ａｕ層は、厚さ０．０３〜０．３μｍの層であることが好ましい。上記半導体装置の製造方法において、前記発振させる超音波として、周波数６０ｋＨｚ〜１１０ｋＨｚの超音波を用いるのが好ましい。上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、印刷技術を用いて導電性ペーストで導体バンプを形成する工程を挙げることができる。
【００１０】
本発明の他の半導体装置の製造方法は、支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、前記導体バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層の上に溶接性金属層を形成する工程と、前記支持基体上に絶縁性材料組成物を塗布する工程と、前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、超音波を発振させながら前記導体バンプと前記半導体素子とを加熱下に加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成すると共に前記絶縁性材料組成物を硬化する工程とを具備することを特徴とする。
【００１１】
本発明の半導体装置は、配線パターンを備えた支持基体と、前記配線パターン上に導電性ペーストにより印刷形成され、バリアメタル層と溶融性金属層とで被覆された複数の導体バンプと、表面に複数の金属電極板を具備し、該金属電極板が前記導体バンプそれぞれに対して対向するように配設された半導体素子と、前記導体バンプの溶融性金属層と前記金属電極板とが超音波接合された金属接合層と、前記支持基体と前記半導体素子との間に充填された絶縁性組成物層とを具備することを特徴とする。上記半導体装置において、前記金属接合層の例として、ＡｌとＡｕとの接合層を挙げることができる。
【００１２】
本発明では、溶接性金属を介して半導体素子の電極板とバンプとが超音波接合により直接金属接合するので、接触抵抗の小さい接合が得られる。また、本発明では、熱膨張するような樹脂を介在させていないので、接続信頼性の高い層間接続を備えた半導体装置を得ることができる。
【００１３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。
【００１４】
図１は本実施形態に係る半導体装置の製造方法のフローチャートであり、図２及び図３は製造途中の本実施形態に係る半導体装置の断面図である。
【００１５】
本実施形態に係る半導体装置を製造するには、まず図２（ａ）に示したような支持基体としてのプリント配線基板１を用意する。このプリント配線基板１にはガラス繊維マットのような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させてヒートプレスしたものやポリイミド樹脂基板などが挙げられる。
【００１６】
またこのプリント配線基板１の内部にはスルーホールやビアホール、導体バンプ等の層間接続部材（図示省略）が配設されていてもよい。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００１７】
このように配線パターン３を備えたプリント配線基板１を用意した後、図２（ｂ）に示したように配線パターン３形成面上にマスキング５を施す（ステップ１）。このマスキング５の所定位置、具体的には、後述する導体バンプを形成する位置に相当する位置の配線パターン３上に孔７，７，…が配設されている。このマスキング５を形成する方法としては、例えば予め孔７，７，…が穿孔された金属や樹脂製の型板のようなマスキング材をプリント配線基板１の配線パターン３の形成面上に重ね合わせる方法や、感光性樹脂を塗布し、孔７，７，…の部分をフォトリソグラフィー法により穿孔する方法などの既知の方法を用いることができる。
【００１８】
図２（ｂ）に示したようなマスキング５を形成した後、マスキング５の上から導電性ペースト９を孔７，７，…内に充填する（ステップ２）。この導電性ペースト９は例えば銀粉や銅粉などの導電性微粒子を液状熱硬化性樹脂に分散させた導電性組成物である。この導電性ペースト９の充填の仕方としては、例えば図２（ｃ）に示したようにマスキング５の表面全体に導電性ペースト９を塗布し、次いでヘラ状の板ですりこみながらマスキング５上面上の余分な導電性ペースト９を削り取ってゆく「スキージ」と呼ばれる作業を行う。このスキージをすることにより、孔７，７，…内に導電性ペースト９を充填する（ステップ３）。この充填とスキージにより図２（ｄ）に示したように孔７，７，…内に導電性ペースト９が充填され、導体バンプ９ａ，９ａ，…が形成される。
【００１９】
導電性ペースト９の充填が完了した後、プリント配線基板１上のマスキング５を除去する（ステップ４）。このマスキング５を除去すると、図２（ｅ）に示したような、導体バンプ９ａ，９ａ，…が配線パターン３上に形成されたプリント配線基板１が得られる。次いで導体バンプ９ａ，９ａ，…を乾燥させ、硬化させる（ステップ５）。なお、この乾燥や硬化の作業はマスキング５を取り除く前に行ってもよい。
【００２０】
導体バンプ９ａ，９ａ，…の硬化が完了した後、図２（ｅ）に示したように、マスキング５を除去し、この状態で導体バンプ９ａ，９ａ，…の上面にバリアメタル層として、例えばＮｉ層１３を、図２（ｆ）に示したように、形成する（ステップ６）。このＮｉ層１３の形成の仕方としては、例えば無電解メッキや電解メッキ処理を施す方法などが挙げられる。
【００２１】
バリアメタル層としてのＮｉ層１３の形成が完了した後、更にその上に溶接性金属層としての、例えばＡｕ層１５を図２（ｇ）のように形成する（ステップ７）。
【００２２】
このＡｕ層１５の形成の仕方としては、無電解メッキ法、電解メッキ法、スパッタリング法、その他の既知の方法を用いることができる。ここで形成するＡｕ層の厚さは０．０３μｍ〜０．３μｍで形成することが好ましい。Ａｕ層の厚さが０．０３μｍ未満であると半導体素子２０の電極板２３との接合が十分行なわれない虞れが生じるからであり、０．３μｍを超えると費用対効果が低下してコストアップに繋がるからである。
【００２３】
Ａｕ層１５の形成が完了した後、この導体バンプ９ａ，９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移動する。このプリント配線基板１に対して、図３（ｈ）に示したように、半導体素子２０の位置合わせを行う（ステップ８）。この位置合わせでは、図３（ｈ）中半導体素子２０の下面側に形成された電極板２３，２３，…と、導体バンプ９ａ，９ａ，…とがそれぞれ対向するように位置合わせを行う。
【００２４】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、図３（ｉ）に示したように、半導体素子２０とプリント配線基板１とを加圧して直接接合を行う（ステップ９）。ここで、半導体素子２０とプリント配線基板１との接合時に処理チャンバ内で発振させる超音波としては、周波数が６０ｋＨｚ〜１１０ｋＨｚの超音波を発振させるのが好ましい。周波数が６０ｋＨｚ未満では導体バンプ９ａ表面のＡｕ層１５と半導体素子２０の電極板２３との接合が十分行なわれない。また、超音波の周波数が１１０ｋＨｚを超えると半導体素子２０やプリント配線基板１その他の各部材がダメージを受ける虞れが生じる。この超音波の発振によりＡｕ層１５と電極板２３とが接合される。
【００２５】
導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出す。次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を、図３（ｊ）に示すように、充填する（ステップ１０）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ１１）、図３（ｋ）に示すような半導体装置１０を得る。
【００２６】
以上説明したように、本実施形態に係る半導体装置１０では、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…とを、超音波を作用させながら接合しているので、導体バンプ９ａ，９ａ，…表面に形成した溶接性金属層、すなわち、Ａｕ層１５，１５，…が電極板２３，２３，…と直接接合する。その結果、接触抵抗が低下し、接続抵抗の小さい接合を形成することができる。
【００２７】
また、本実施形態に係る半導体装置１０では、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合に異方導電性材料を用いることなく、直接接合させているので、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との間に高い接続信頼性を備えた層間接続を形成することができる。
【００２８】
（第２の実施形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造について説明する。図４は本実施形態に係る半導体装置の製造方法のフローチャートであり、図５及び図６は製造途中の本実施形態に係る半導体装置の断面図である。
【００２９】
本実施形態に係る半導体装置を製造するには、まず図５（ａ）に示すように支持基体としてのプリント配線基板１を用意する。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００３０】
このようなプリント配線基板１を用意した後、図５（ｂ）に示したように配線パターン３形成面上にマスキング５を施す（ステップ１ａ）。このマスキング５の導体バンプ形成位置には孔７，７，…が配設されている。
【００３１】
図５（ｂ）に示したようなマスキング５を形成した後、マスキング５の上から無電解メッキ或いは電解メッキを施して、導体バンプ１９を孔７，７，…内に形成する（ステップ２ａ）。
【００３２】
導体バンプ１９の形成が完了した後、図５（ｄ）に示したように、マスキング５を除去する。次に、そのまま導体バンプ１９の上に更にバリアメタル層として、例えばＮｉ層１３を形成する（ステップ３ａ）。このＮｉ層１３の形成の仕方としては、例えば無電解メッキや電解メッキ処理を施す方法などが挙げられる。
【００３３】
バリアメタル層としてのＮｉ層１３の形成が完了した後、図５（ｆ）に示すように、更にその上に溶接性金属層としての、例えばＡｕ層１５を形成する（ステップ４ａ）。このＡｕ層１５の形成の仕方としては、無電解メッキ法、電解メッキ法、スパッタリング法、その他の既知の方法を用いることができる。
【００３４】
次いでこの導体バンプ１９，１９，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図６（ｇ）に示したように、半導体素子２０の位置合わせを行う（ステップ５ａ）。
【００３５】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、半導体素子２０とプリント配線基板１とを加圧して接合を行う（ステップ６ａ）。
【００３６】
導体バンプ１９，１９，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出し、次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を図６（ｉ）のように充填する（ステップ７ａ）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ８ａ）、図６（ｊ）のような半導体装置１０Ａを得る。
【００３７】
以上説明したように、本実施形態に係る半導体装置１０Ａでは、導体バンプ１９，１９，…を形成するのにメッキ技術を用いているので、導体バンプ１９自体が中まで銅で形成されている。そのため、バンプ自体の電気抵抗が小さくなり、半導体装置１０Ａとしても接続抵抗の小さな層間接続を備えた半導体装置を得ることができる。
【００３８】
（第３の実施形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図７は本実施形態に係る半導体装置の製造方法のフローチャートであり、図８及び図９は製造途中の本実施形態に係る半導体装置の断面図である。
【００３９】
本実施形態に係る半導体装置を製造するには、まず図８（ａ）に示したような支持基体としてのプリント配線基板１を用意する。このプリント配線基板１の表面には銅箔などを貼りつけてエッチングして得られる配線パターン３が形成されている。
【００４０】
このようなプリント配線基板１を用意した後、図８（ｂ）に示したように銅層２９を形成する。この銅層２９の形成の仕方としては、銅板を配線パターン３上に貼りつけたり、或いは無電解メッキや電解メッキを施すなどの方法が挙げられる。こうして銅層２９の形成が完了した後、図８（ｃ）に示すように配線パターン３の上側に相当する位置の銅層２９上にマスキング４を施す（ステップ１ｂ）。
【００４１】
図８（ｃ）に示したようなマスキング４を形成した後、マスキング４の上からエッチングを施して、銅層２９のうち、マスキング４の形成されていない部分の銅を除去すると共にマスキング４の下部に銅層を残して導体バンプ２９ａ，２９ａ，…を形成する（ステップ２ｂ）。銅層２９の除去（導体バンプ２９ａの形成）が完了した後、マスキング４を除去して、図８（ｅ）に示したように、導体バンプ２９ａ，２９ａ，…の上面を露出させる。
【００４２】
次いで図８（ｆ）に示したように、表面が露出した導体バンプ２９ａ，２９ａ，…の上面に更にバリアメタル層として、例えばＮｉ層１３を形成する（ステップ３ｂ）。バリアメタル層としてのＮｉ層１３の形成が完了した後、図８（ｇ）に示したように、更にその上に溶接性金属層としての、例えばＡｕ層１５を形成する（ステップ４ｂ）。Ａｕ層１５の形成が完了した後、この導体バンプ２９ａ，２９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図９（ｈ）に示したように、半導体素子２０の位置合わせを行う（ステップ５ｂ）。半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、図９（ｉ）に示したように、半導体素子２０とプリント配線基板１とを加圧して接合を行う（ステップ６ｂ）。
【００４３】
導体バンプ２９ａ，２９ａ，…と半導体素子２０の電極板２３，２３，…との接合が完了した後、半導体素子２０が接合されたプリント配線基板１を処理チャンバ内から取出し、次いで半導体素子２０の支持体２１とプリント配線基板１との隙間に例えばエポキシ樹脂のような絶縁性樹脂組成物１７を図９（ｊ）のように充填する（ステップ７ｂ）。この絶縁性樹脂組成物１７の充填が完了した後、所定温度に加熱するなどの処理を施して絶縁性樹脂１７を硬化させ（ステップ８ｂ）、図９（ｋ）のような半導体装置１０Ｂを得る。
【００４４】
以上説明したように、本実施形態に係る半導体装置１０Ｂでは、導体バンプ２９ａ，２９ａ，…を形成するのにエッチング技術を用いているので、導体バンプ２９ａ自体が中まで銅で形成される。その結果、バンプ自体の電気抵抗が小さくなり、半導体装置１０Ｂとしても接続抵抗の小さな層間接続を備えた半導体装置を得ることができる。
【００４５】
（第４の実施形態）
以下、本発明の第４の実施の形態に係る半導体装置の製造について説明する。図１０は本実施形態に係る半導体装置の製造方法のフローチャートであり、図１１は製造途中の本実施形態に係る半導体装置の断面図である。
【００４６】
本実施形態に係る半導体装置の製造方法では、上記第１の実施の形態において、絶縁性樹脂組成物１７の充填をしてから導体バンプと半導体素子２０の電極板２３，２３，…との接合を行う構成にした。
【００４７】
すなわち、第１の実施の形態のステップ１〜７と全く同様の操作を行って図１１（ｉ）に示したような、プリント配線基板１を得る（ステップ１ｃ〜７ｃ）。次いで図１１（ｊ）に示したように、こうして得たプリント配線基板１の導体バンプ９ａ配設側の、半導体素子２０搭載位置にエポキシ樹脂のような絶縁性樹脂組成物１７を充填する（ステップ８ｃ）。
【００４８】
次いでこの導体バンプ９ａ，９ａ，…を備えたプリント配線基板１を処理チャンバ（図示省略）内に移し、このプリント配線基板１に対して、図１１（ｋ）に示したように、半導体素子２０の位置合わせを行う（ステップ９ｃ）。
【００４９】
半導体素子２０とプリント配線基板１との位置合わせが完了した後、この処理チャンバ内で、超音波を発振させながら、半導体素子２０とプリント配線基板１とを加熱下に加圧して接合を行う（ステップ１０ｃ）。この工程で導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合が行われる。また同時に加熱により絶縁性樹脂組成物１７の硬化も起こり、図１１（ｌ）のような半導体装置１０Ｃが得られる。
【００５０】
以上説明したように、本実施形態に係る半導体装置１０Ｃでは、導体バンプ９ａ，９ａ，…と半導体素子２０の電極板２３，２３，…との接合と、絶縁性樹脂組成物１７の硬化とを同時に行うので、製造工程全体の工数を少なくすることができる。
【００５１】
【発明の効果】
本発明では、半導体素子の電極板と、支持基板上の配線パターン上に配設された導体バンプとの接合に溶接性金属を用い、しかも特定条件の超音波を印加しながらプレスして溶融下に接合するので、導体バンプと電極板との接合部の接触抵抗が小さく、接続信頼性の高い半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造途中のものの断面図である。
【図３】第１の実施形態に係る半導体装置の製造途中のものの断面図である。
【図４】第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【図５】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図６】第２の実施形態に係る半導体装置の製造途中のものの断面図である。
【図７】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１０】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１１】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】従来の半導体装置の断面図である。
【符号の説明】
１…プリント配線基板（支持基板）、３…配線パターン、５…マスキング、９ａ…導体バンプ、１０…半導体装置、１３…Ｎｉ層（バリアメタル層）、１５…Ａｕ層（溶接性金属層）、１７…絶縁性材料組成物、２０…半導体素子、２３…電極板。
Claims (7)
- 支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、
前記導体バンプ表面にバリアメタル層を形成する工程と、
前記バリアメタル層の上に溶接性金属層を形成する工程と、
前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、
超音波を発振させながら前記導体バンプと前記半導体素子とを加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成する工程と、
前記半導体素子と前記支持基体との間に絶縁性材料組成物を充填する工程と、
前記絶縁性材料組成物を硬化する工程と
を具備することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、前記バリアメタル層がＮｉ層であり、前記溶接性金属層がＡｕ層であり、前記金属電極板がＡｌからなることを特徴とする半導体装置の製造方法。
- 請求項１又は２に記載の半導体装置の製造方法であって、前記溶接性金属層が厚さ０．０３〜０．３μｍのＡｕ層であることを特徴とする半導体装置の製造方法。
- 請求項１〜３のいずれか１項に記載の半導体装置の製造方法であって、前記発振させる超音波が周波数６０ｋＨｚ〜１１０ｋＨｚの超音波であることを特徴とする半導体装置の製造方法。
- 支持基体上に配設された配線パターンの所定位置に導体バンプを導電性ペーストにより印刷形成する工程と、
前記導体バンプ表面にバリアメタル層を形成する工程と、
前記バリアメタル層の上に溶接性金属層を形成する工程と、
前記支持基体上に絶縁性材料組成物を塗布する工程と、
前記溶接性金属層を形成した複数の導体バンプの上にそれぞれ対向して半導体素子に形成された複数の金属電極板を位置決めして重ねる工程と、
超音波を発振させながら前記導体バンプと前記半導体素子とを加熱下に加圧して前記導体バンプの前記溶接性金属層と前記半導体素子の金属電極板とを接合して前記溶接性金属層と前記金属電極板との金属接合層を形成すると共に前記絶縁性材料組成物を硬化する工程とを具備することを特徴とする半導体装置の製造方法。 - 配線パターンを備えた支持基体と、
前記配線パターン上に導電性ペーストにより印刷形成され、バリアメタル層と溶融性金属層とで被覆された複数の導体バンプと、
表面に複数の金属電極板を具備し、該金属電極板が前記導体バンプそれぞれに対して対向するように配設された半導体素子と、
前記導体バンプの溶融性金属層と前記金属電極板とが超音波接合された金属接合層と、
前記支持基体と前記半導体素子との間に充填された絶縁性組成物層と
を具備することを特徴とする半導体装置。 - 請求項６に記載された半導体装置であって、前記金属接合層が、ＡｌとＡｕとの接合層であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237123A JP3926239B2 (ja) | 2001-08-31 | 2002-08-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-264472 | 2001-08-31 | ||
| JP2001264472 | 2001-08-31 | ||
| JP2002237123A JP3926239B2 (ja) | 2001-08-31 | 2002-08-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152018A JP2003152018A (ja) | 2003-05-23 |
| JP3926239B2 true JP3926239B2 (ja) | 2007-06-06 |
Family
ID=26621456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237123A Expired - Fee Related JP3926239B2 (ja) | 2001-08-31 | 2002-08-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926239B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4264388B2 (ja) | 2004-07-01 | 2009-05-13 | 富士通株式会社 | 半導体チップの接合方法および接合装置 |
| KR101181112B1 (ko) | 2005-10-27 | 2012-09-14 | 엘지이노텍 주식회사 | 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈 |
| JP4672576B2 (ja) * | 2006-03-09 | 2011-04-20 | 富士通株式会社 | 電子デバイス及びその製造方法 |
-
2002
- 2002-08-15 JP JP2002237123A patent/JP3926239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152018A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP3625646B2 (ja) | フリップチップ実装方法 | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3183653B2 (ja) | フレキシブル基板 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP3438711B2 (ja) | 圧電デバイス及びその製造方法 | |
| JP3926239B2 (ja) | 半導体装置及びその製造方法 | |
| KR100980454B1 (ko) | 전도성 패턴 필름의 접합 방법 | |
| JP2004134183A (ja) | 電極シートおよびその製造方法 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| JP3216130B2 (ja) | 接続構造体の製造方法 | |
| JP2000294931A (ja) | 多層配線基板及びその製造方法 | |
| JP3308951B2 (ja) | 多層フレキシブル配線板 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JP2001185580A (ja) | 回路基板への電子部品の実装方法 | |
| JPH0360097A (ja) | 多層プリント配線基板の製造方法 | |
| JP3565750B2 (ja) | フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。 | |
| KR100980455B1 (ko) | 전도성 패턴 필름 및 이것의 접합 방법 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JP2005093600A (ja) | 突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法 | |
| JP4507424B2 (ja) | 半導体装置の製造方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JPH09246326A (ja) | フリップチップ実装方法 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050811 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |