JP3569511B2 - 半導体装置の実装構造、その実装方法および液晶表示パネル - Google Patents

半導体装置の実装構造、その実装方法および液晶表示パネル Download PDF

Info

Publication number
JP3569511B2
JP3569511B2 JP2002026398A JP2002026398A JP3569511B2 JP 3569511 B2 JP3569511 B2 JP 3569511B2 JP 2002026398 A JP2002026398 A JP 2002026398A JP 2002026398 A JP2002026398 A JP 2002026398A JP 3569511 B2 JP3569511 B2 JP 3569511B2
Authority
JP
Japan
Prior art keywords
pad
bump
semiconductor device
pads
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002026398A
Other languages
English (en)
Other versions
JP2002329747A (ja
Inventor
俊右 李
炳欽 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2002329747A publication Critical patent/JP2002329747A/ja
Application granted granted Critical
Publication of JP3569511B2 publication Critical patent/JP3569511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装構造に関し、特に、異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ、ＡＣＦ）を用いた半導体装置の実装構造、その実装方法および半導体装置が実装された液晶表示パネル（ＬＣＤモニター）に関する。
【０００２】
【従来の技術】
電子機器において、電子部品の取り付けに用いられるものとして、異方性導電フィルムがある。異方性導電フィルムは、概略的には、非導電性の合成樹脂（ｎｏｎｃｏｎｄｕｃｔｉｖｅ ｓｙｎｔｈｅｔｉｃ ｒｅｓｉｎ）と複数の導電粒子（ｃｏｎｄｕｃｔｉｖｅ ｐａｒｔｉｃｌｅ）とを混合したものである。
【０００３】
図１０は、導電粒子１を示す断面図である。一般に、導電粒子１は、直径が３〜５μｍであり、ポリマーからなる中央領域１ａを備える。そして、外部表面は、金（Ａｕ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）等の導電材料層１ｂに被覆されている。
【０００４】
異方性導電フィルムは、液晶表示パネルにおいても、よく用いられる。異方性導電フィルムは、駆動用ＩＣなどのチップを液晶表示パネルのガラス基板に実装する、チップオングラス（ＣＯＧ）に適用される。また、上記チップをフレキシブルプリント回路（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、ＦＰＣ）に接続し、その後、基板に実装する場合にも適用される。後者の工程は、ＣＯＦと呼ばれる。
【０００５】
この他、異方性導電フィルムは、ＣＯＢと呼ばれる、一般のプリント回路板にチップを実装する場合にも適用される。
【０００６】
図１１は、異方性導電フィルム５を適用する状態を示す図である。基板４は、複数の信号又は電力の伝送に用いられるパッド４ａを有する。一方、チップ３はバンプ３ａを有している。そして、異方性導電フィルム５は、チップ３と基板４との接続に用いられている。
【０００７】
まず、図１１で示されるように、異方性導電フィルム５を、両デバイスの間に位置させる。次に、異方性導電フィルム５を加熱し、合成樹脂の粘性を減少させる。その後、チップ３のバンプ３ａの位置を、対応するパッド４ａに照準が合うように定めて、チップ３を基板４に向けて押し当てる。
【０００８】
図１１に示されるように、異方性導電フィルム５の導電粒子１は、バンプ３ａとパッド４ａ間に挟まれた状態である。この結果、バンプ３ａとパッド４ａとは、導電粒子１の外周の金属層１ｂによって電気的に導通される。
【０００９】
異方性導電フィルムを用いる場合、次のような問題が生ずることがある。つまり、熱せられた異方性導電フィルムを、接続される電子部品間で圧縮させたときに、導電粒子が、好ましくない状態に移動することである。問題の一つは、図１２に示されるように、バンプ３ａとパッド４ａに挟まれた導電粒子１の数が不足するということである。この状態では、端子間のインピーダンスが増加する。もう一つの問題は、図１３に示されるように、隣接した２つのバンプ３ａ間に導電粒子１が集中し、ショート回路が生じることである。マイクロ技術の発展に伴い、単位面積上のピン数が増加する状況下では、ショート回路が生じる確率も増加する。
【００１０】
このような問題に対処するものとして、米国特許５８４４３１４は、図１４に示される構造を提供している。バンプ３ａの２つの端縁に突起（ｐｒｏｊｅｃｔｉｏｎ）３ａ１を形成して、導電粒子１をバンプ３ａとパッド４ａ間に捕捉し、接続部分の導電性を維持するものである。さらに、図１５に示される米国特許５９０３０５６は、基板４上のパッド４ａの両端に突起を形成する方法を提供している。これにより、米国特許５８４４３１４の構造と類似の効果を得ようとしている。
【００１１】
しかし、両米国特許５８４４３１４及び５９０３０５６は、ショート回路の問題を解決していない。
【００１２】
図１６に示されるように、米国特許５６５０９１９は、ショート回路を回避する方法を提供している。基板４上には、先端型誘電ダム（ｐｅａｋ ｓｈａｐｅ ｄｉｅｌｅｃｔｒｉｃ ｄａｍ）６が近接するパッド間に形成されている。これにより、導電粒子１は所定の空間に納まり、ショート回路が解決される。
【００１３】
ところが、図１７に示されるように、この方法（米国特許５６５０９１９）では、導電粒子１の矢印方向への移動を防ぐことができない。この状態では、高インピーダンスと、ショート回路は、依然として起こり得る問題である。さらに、先端型誘電ダム６の底部６ａは大きい空間を占有しており、接続時にバンプ３ａをブロックするおそれがある。このような場合、接続する際に照準の正確さを向上させる必要があり、製造コストが増加することになる。
【００１４】
さらに、接続時に照準ミス（ｍｉｓａｌｉｇｎｍｅｎｔ）が生じた場合や、実装したチップに欠陥がある場合、その後に行われる再加工では、基板からチップを取り外す必要がある。この再加工の際に、誘電ダム等のバリア構造にダメージを与えるおそれがある。従来の実装構造では、すべて基板上にバリア構造が形成されているので、仮にバリア構造がダメージを受けてしまうと、新たなバリア構造を基板上に形成しない限り、導電粒子１を捕捉する効果は減少することになる。このように、従来の基板ベースバリア構造のバリエーションも改善が必要である。
【００１５】
【発明が解決しようとする課題】
本発明は、このような問題が解決された、半導体装置の実装構造、その実装方法および、半導体装置が実装された液晶表示パネルを提供することを課題とする。
【００１６】
【課題を解決するための手段】
第１の本発明は、外面に複数の電極を有すると共に、該電極にバンプが形成されている、回路素子（ｃｉｒｃｕｉｔ ｄｅｖｉｃｅ（回路装置））と、該バンプに対応する所に形成された複数のパッドを有する液晶表示パネル用の基板と、回路素子と基板との間に介在されており、回路素子のバンプおよび基板のパッドにボンディングされた状態で該バンプとパッドとを電気的に導通させる導電粒子を含む接続手段と、からなる液晶表示パネルであって、前記回路素子は、その外面に、導電粒子の移動を制限するバリア構造を備えていることを特徴とする液晶表示パネルである。
【００１７】
回路素子を基板に実装する場合は、まず、回路素子と基板との間に、加熱した異方性導電フィルムなどを挿入して両者間に導電粒子を配する。そして、この状態で、回路素子を基板に押しつけて、回路素子のバンプと基板のパッドとが導電粒子を介して導電する状態にする。このときに、バンプとパッドとに挟まれた領域から導電粒子が逃げ出してしまうと、導電粒子を介して導電状態を確保することができないおそれがある。この点、本発明のように、回路素子の外面にバリア構造を形成すると、導電粒子の移動がバリア構造によって制限される。これにより、バンプとパッドとに挟まれる領域からその外側への、導電粒子の好ましくない移動が制限され、バンプとパッドとに挟まれる導電粒子の数不足が防止される。その結果、バンプとパッドとの導電がより確実に確保される。また、バリア構造を形成すると、該バリア構造の位置で、このバリア構造を境として、その両側に位置する導電粒子相互間の接触が防止される。これにより、バリア構造の両側に位置するバンプ相互間においてショート回路が発生するようなことが防止される。このようにして、導電粒子の数不足やショート回路の発生を防止すると、基板と実装される回路部品との間の導電品質が維持され、引いては向上する。
【００１８】
ところで、バリア構造は絶縁材料からなり、絶縁材料としては例えばポリイミド（polyimide、ＰＩ）が好ましい。そして、パッドとは、例えば、液晶表示パネルの入力端子である複数の第一パッドおよび第二パッドである。また、バリア構造としては、前記第一パッドに対応する複数のバンプを相互に仕切るように延伸する第一バリアリブと、前記第二パッドに対応する複数のバンプを相互に仕切るように延伸する第二バリアリブのうちの、少なくともいずれか一方のバリアリブを有するのが好ましい。さらに、バリア構造として、第一パッドに対応するバンプと第二パッドに対応するバンプとを仕切るように延伸する第三バリアリブを設けるのがより好ましい。これらのリブを設けることで、通電に寄与する導電粒子の不足、ショート回路の発生をより確実に防止できるからである。
【００１９】
そして、第一バリアリブと第三バリアリブ、あるいは第二バリアリブと第三バリアリブを相互に接続した状態にし、Ｌ字形またはＴ字形になるように配置するのがより好ましい。このようなに接続して配置することによって、より確実に導電粒子の移動が制限され、通電に寄与する導電粒子の不足がより確実に防止される。また、導電粒子どうしの接触を防止する仕切りとしての機能がいっそう向上し、ショート回路の発生がさらに確実に防止される。
【００２０】
接続手段としては、例えば異方性導電フィルムが好ましく、バンプは、金、銅、ニッケル、亜鉛からなる群の中から選択された金属よりなるものが好ましく、基板はガラスからなるものが好ましい。また、回路素子としては、例えば集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やフレキシブルプリント回路（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、ＦＰＣ）を挙げることができる。
【００２１】
また、第２の本発明は、ベース面に複数の電極を有すると共に、該電極にバンプが形成されている、半導体装置と、導電用のパッドが形成された基板と、半導体装置と基板との間に介在されており、半導体装置のバンプおよび基板のパッドにボンディングされた状態で該バンプとパッドとを電気的に導通させる導電粒子を含む接続手段と、からなる半導体装置の実装構造であって、半導体装置は、そのベース面に、導電粒子の移動を制限するバリア構造を備えている、半導体装置の実装構造である。
【００２２】
上述した液晶表示パネルと同様、半導体装置のベース面にバリア構造を形成すると、半導体装置と基板との間に配された導電粒子の流動がバリア構造によって制限される。つまり、バンプとパッドとに挟まれる領域からその外側への、導電粒子の好ましくない移動が制限され、バンプとパッドとに挟まれる導電粒子の数不足が防止される。これにより、バンプとパッドとの導電がより確実に確保される。また、バリア構造を形成すると、該バリア構造を境として両側に位置する導電粒子相互間の接触が防止される。これにより、バリア構造の両側に位置するバンプ相互間におけるショート回路の発生が防止される。導電粒子の数不足やショート回路の発生が防止されれば、基板と実装される回路部品との間の導電品質が維持され、引いては向上する。
【００２３】
バリアリブは絶縁材料からなる。絶縁材料としては例えばポリイミドが好ましい。そして、パッドは、基板に形成された回路の入力端子である複数の第一パッドおよび第二パッドである。また、バリアリブは、絶縁材料からなるものであって、第一パッドに対応する複数のバンプを相互に仕切るように延伸する第一バリアリブと、第二パッドに対応する複数のバンプを相互に仕切るように延伸する第二バリアリブと、第一パッドに対応するバンプと第二パッドに対応するバンプとを相互に仕切るように延伸する第三バリアリブと、である。これらのうち、少なくともいずれか一つのバリアリブを有するのが好ましい。バリアリブを設けることで、通電に寄与する導電粒子の不足、ショート回路の発生をより確実に防止できるからである。
【００２４】
また、先に説明した液晶表示パネルの場合と同様に、第一バリアリブと第三バリアリブ、または第一バリアリブと第三バリアリブは、相互に接続され、Ｌ字形またはＴ字形に配置されるのがより好ましい。
【００２５】
さらに、接続手段は、異方性導電フィルムであり、バンプは、金、銅、ニッケル、亜鉛からなる群の中から選択された金属よりなるものであるのが、それぞれより好ましい。
【００２６】
第３の本発明は、複数の電極が外面に形成されている半導体装置を提供する工程と、前記電極が露出される状態で、前記半導体装置の外面に保護層を形成する工程と、該保護層上に、前記電極の位置に対応させてバンプを形成すると共に、前記電極と前記バンプとを電気的に導通させる工程と、前記半導体装置の外面に、複数のバンプ相互を仕切る複数のバリアリブを形成する工程と、を有することを特徴とする半導体装置の実装方法である。
【００２７】
このようにして半導体装置を実装すると、バリアリブは半導体装置のベース表面などの外面に直接形成される。いわゆるチップベース構造である。この方法によれば、バリアリブをチップ製造工程において、同時に形成することができるという利点がある。したがって、液晶表示パネルの構造上バリアリブを分けて形成する場合や、従来から用いられている他の基板を用いる場合などの従来のものに比べて、構造の簡素化が図られるなど、生産性や歩留まり率が向上する。また、実装された部品（チップ）に欠陥がある場合、再加工を行うことがあるが、本発明の実装構造であれば、再加工のコストを節約できる。つまり、本発明によれば、バリアリブは、回路素子などの半導体装置に形成されるため、製造者はバリアリブにダメージを与えることなく、簡単にチップを取り外すことができるのである。
【００２８】
【発明の実施の形態】
以下、本発明の目的、特徴、及び長所をより一層明瞭にするために、本発明の好ましい実施の形態を挙げ、図を参照にしながら詳しく説明する。
【００２９】
第一実施形態：図１には、第一実施形態による液晶表示パネル（ＬＣＤモニター）１００が示されている。液晶表示パネル１００は、駆動用ＩＣチップなどの駆動用のチップ１０（回路素子、半導体装置）を複数備えている。なお、図では簡潔化のため、チップ１０を１つだけ示した。各チップ１０には、ベース面（外面）１１に、複数のバンプ１２が形成されている。これらのバンプ１２は、電極上に形成されているものであり、ベース面１１の両端１１ａ、１１ｂの近くに配置されている。そして、これらのバンプ１２は、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）などの金属からなる。
【００３０】
液晶表示パネル用の基板２０は、モニター１００のガラス基板であり、信号（又は電力）を伝送（電送）する複数のパッド２１を備える。パッド２１は、バンプ１２に対応した所に形成されている。すなわち、パッド２１は、バンプ１２と電気的に導通された状態で用いられるものであり、基板２０上にチップ１０を設置した際、バンプ１２に対面するように対応する位置に形成されている。
【００３１】
チップ１０と基板２０との間に介在されている異方性導電フィルム（接続手段）３０は、概略的には、接着剤中に導電粒子３１を分散させてなるものであり、中に混合されている複数の導電粒子３１によって、チップ１０と基板２０とを電気的に接続する。なお、接続された状態では、導電粒子３１は、基板２０上のパッド２１とバンプ１２との間に挟まれており、この状態になることで両者は電気的に導通される。
【００３２】
パッド２１とは、ここでは、複数の第一パッド２１ａと第二パッド２１ｂである。そして、第一パッド２１ａは、液晶表示パネル１００の入力端子であり、第二パッド２１ｂも液晶表示パネル１００の入力端子である。本発明に係る第一実施形態は、チップ１０の、基板２０に向けられる面であるベース面１１上に、複数のバリアリブ（バリア構造）１３、１４、１５を有する。これらのバリアリブは、これを境として異方性導電フィルム３０中の導電粒子３１を隔てて、相互接触を阻止するものであり、これによって導電粒子３１の好ましくない移動（図１２、図１３等参照）が回避される。なお、バリアリブは絶縁材料であるポリイミドからなる。バリアリブは、それぞれ複数である第一バリアリブ１３、第二バリアリブ１４、第三バリアリブ１５である。図１において、第一バリアリブ１３は、第一パッド２１ａに電気的に導電されるバンプ１２相互間を仕切るように、第一方向０１に沿って延伸されており、これにより、バリアリブを境として導電粒子３１が隔てられる。そして、第二バリアリブ１４は、第一方向０１に沿って延伸しており、これにより、第二パッド２１ｂに電気的に導電されるバンプ１２相互間が仕切られる。また、第三バリアリブ１５は、第二方向０２に沿って延伸しており、これにより、第一パッド２１ａに通電されるバンプ１２と、第二パッド２１ｂに通電されるバンプ１２とが仕切られる。
【００３３】
図１において、第一バリアリブ１３及び第二バリアリブ１４は、それぞれ近隣する第三バリアリブ１５に接続されており、Ｌ字形構造（図示しない）か又はＴ字形構造（図示される）を形成する。
【００３４】
図２で示されるように、第一実施形態では、チップ１０の中央領域に沿って複数の第三バリアリブ１５が形成されており、各第一及び第二バリアリブ１３、１４は、一対一の関係で近隣の第三バリアリブ１５に接続されるように配置されている。
【００３５】
第二実施形態：図３に示されるように、本発明の第二実施形態では、チップ１０の中央領域に沿って形成されている２つの第３バリアリブ１５は、互いに並列されている。そして、各第一及び第二バリアリブ１３，１４は、近接した第三バリアリブ１５に接続されている。つまり、この実施形態では、一つの第三バリアリブ１５に、複数の第一バリアリブ１３または第二バリアリブ１４が接続されている。
【００３６】
第一実施形態および第二実施形態のように、これらの構造を採用すると、上述した問題が効果的に解決される。
【００３７】
一方、製造という観点では、本発明のバリアリブ１３、１４、１５は、チップ１０の製造工程で形成されるのが好ましい。本発明で提供されるバンプの形成工程は、以下のようなものである。
【００３８】
図４（ａ）〜図４（ｃ）は、チップの上にバンプを形成する公知の工程を示すものである。図４（ａ）に示されるように、まず最初に、チップなどの回路素子（例えばＩＣ）の表面のうち、回路素子の電極１１１の部分を除く領域に、パッシベーション（保護）層１１２が形成される。次に、チタン（Ｔｉ）またはタングステン（Ｗ）が用いられた金属層１１３が形成される。その後、フォトレジスト層１１４が、金属層１１３上に堆積され、バンプ１２を形成する開口１１５が電極の上部に形成される。その後、図４（ｂ）に示されるように、金層（Ａｕ）が開口１１５に電着（ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｅ）されてバンプ１２を形成する。最後に、図４（ｃ）に示されるように、フォトレジスト層１１４と金属層１１３の大部分とが除去され、金属層１１３に支えられた金バンプ１２と電極１１１が残留する。
【００３９】
本発明は、チップ１０のベース面１１上に所定のバリアリブを形成するための、チップの形成工程を提供するものである。本発明のバリアリブ形成工程は、図５〜図７で示される。
【００４０】
図５（ａ）に示されるように、パッシベーション層１１２は、先ず、電極１１１の領域を除くＩＣなどのチップのベース面１１上に形成される。次に、金属層１１３がパッシベーション層１１２上に形成される。その後、図５（ｂ）に示されるように、ポリマー層、好ましくはポリイミド層１１６が金属層１１３の上に堆積される。そして、図５（ｃ）に示されるように、フォトレジスト層１１７が、ポリイミド層１１６上に堆積される。その後、図６（ｄ）に示されるように、適切なマスク（図示しない）が用いられて、不要なフォトレジスト層１１７とポリイミド層１１６が除去され、フォトレジスト層１１７’に被覆された一部分のポリイミド層１１６’が残留する。このポリイミド層１１６’がバリアリブである。
【００４１】
その後、図６（ｅ）、（ｆ）および図７（ｇ）の手順が実施される。これらの手順の実施は、図４（ａ）〜図４（ｃ）に対応する前記工程を単純に繰り返すことにより行われる。そして、最終的には、チップ上に、バンプ１２がバリアリブ１３、１４、１５と共に形成される。
【００４２】
上述の実施形態の液晶表示パネルの製造に用いられているＣＯＧ工程とは別に、本発明の半導体装置、あるいは半導体装置の実装構造を、例えば、図８で示されるＣＯＰ工程や、図９で示されるＣＯＦ工程など、別の方法において用いることも可能である。例えば図８のＣＯＰ工程で用いられる基板２０は、ＰＣＢ（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であり、図９のＣＯＦ工程で用いられる基板２０は、ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）である。
【００４３】
【発明の効果】
本発明によれば、異方性導電フィルムを用いた電子機器の製造において、上述したような導電粒子の好ましくない移動が効果的に解決される。これにより、電子機器などの製品における導電品質が維持され、引いては向上する。また、本発明で提供されるバリアリブは、いわゆるチップベース構造である。したがって、本発明によれば、液晶表示パネルの構造上、バリアリブを分けて形成する場合や、従来から用いられている他の基板を用いる場合などの従来のものに比べ、バリアリブを、チップ製造工程において、同時に形成することができるという利点がある。これにより、構造の簡素化が図られるなどの理由により、生産性や歩留まり率が向上する。また、例えば実装された部品（チップ）に欠陥がある場合には再加工を行うことがあるが、本発明の実装構造を採用していれば、再加工のコストを節約できる。つまり、本発明では、バリアリブは回路素子に形成されるため、製造者は、バリアリブにダメージを与えることなく、簡単にチップを取り外すことができるからである。
【図面の簡単な説明】
【図１】本発明の第一実施形態である液晶表示パネルの部分構造を示す斜視図。
【図２】本発明の実施形態における、チップ上のバリアリブの配置を示す平面図。
【図３】本発明の実施形態における、チップ上のバリアリブのもう一つの配置を示す平面図。
【図４】チップ上にバンプを形成する公知の過程を示す図。
【図５】チップ上に、本発明に係るバリアリブを形成する過程を示す図。
【図６】チップ上に、本発明に係るバリアリブを形成する過程（図５の続き）を示す図。
【図７】チップ上に、本発明に係るバリアリブを形成する過程（図６の続き）を示す図。
【図８】本発明に係る半導体装置のアプリケーションを示す概略図およびその要部を示す拡大図。
【図９】本発明に係る半導体装置の他のアプリケーションを示す概略図およびその要部を示す拡大図。
【図１０】導電粒子の公知構造を示す断面図。
【図１１】駆動用のチップをガラス基板に、異方性導電フィルムを用いて実装する構造を示す図。
【図１２】異方性導電フィルムを用いる公知の実装において生じる問題点を示す図。
【図１３】異方性導電フィルムを用いる公知の実装において生じる他の問題点を示す図。
【図１４】実装時の問題を解決する公知の構造を示す図。
【図１５】実装時の問題を解決する他の公知の構造を示す図。
【図１６】実装時の問題を解決する別の公知の構造を示す図。
【図１７】実装時の問題を解決するさらに別の公知の構造を示す図。
【符号の説明】
１…導電粒子、１ｂ…金属層、
３…チップ，３ａ…バリア、
４…基板、４ａ…パッド、
５…異方性導電フィルム、６…先端型ダム、
１０…チップ（回路素子、半導体装置）、
１１…ベース面（外面）、１１ａ、ｂ…端子
１２…バンプ、
１３…第一バリアリブ、１４…第二バリアリブ、１５…第三バリアリブ、
２０…基板
２１…パッド、２１ａ…第一パッド、２１ｂ…第二パッド、
３０…異方性導電フィルム（接続手段）、３１…導電粒子
１００…液晶ディスプレイ、
１１１…電極、１１２…パッシベーション層（保護層）、
１１３…金属層、１１４…フォトレジスト層、１１５…開口、
１１６、１１６’…ポリイミド層、
１１７、１１７’…フォトレジスト層、
０１…第一方向、０２…第二方向。

Claims (14)

  1. 外面に複数の電極を有すると共に、該電極にバンプが形成されている、回路素子と、
    該バンプに対応する所に形成された、複数の第一パッドと複数の第二パッドを有する液晶表示パネル用の基板と、
    回路素子と基板との間に介在されており、回路素子のバンプおよび基板のパッドにボンディングされた状態で該バンプとパッドとを電気的に導通させる導電粒子を含む接続手段と、からなる液晶表示パネルであって、
    前記回路素子は、その外面に、導電粒子の移動を制限するバリア構造を備えており、
    当該バリア構造は、前記複数の第一パッドに対応する複数のバンプを相互に仕切るように延伸する第一バリアリブと、前記複数の第二パッドに対応する複数のバンプを相互に仕切るように延伸する第二バリアリブと、前記第一パッドに対応するバンプと前記第二パッドに対応するバンプとを仕切るように延伸する第三バリアリブと、を有するものである液晶表示パネル。
  2. 前記バリア構造は、絶縁材料からなるものである、請求項１に記載の液晶表示パネル。
  3. 前記絶縁材料は、ポリイミドである請求項２に記載の液晶表示パネル。
  4. 前記パッドは、液晶表示パネルの入力端子である複数の第一パッドおよび第二パッドである請求項１から請求項３のいずれか一項に記載の液晶表示パネル。
  5. 前記第一バリアリブおよび第二バリアリブのうちの少なくとも一方と、第三バリアリブとは、相互に接続されてＬ字形またはＴ字形に配置されている請求項１から請求項４のいずれか一項に記載の液晶表示パネル。
  6. 前記接続手段は、異方性導電フィルムである、請求項１から請求項５のいずれか一項に記載の液晶表示パネル。
  7. 前記バンプは、金、銅、ニッケル、亜鉛からなる群から選択される金属からなる、請求項１から請求項６のいずれか一項に記載の液晶表示パネル。
  8. 前記基板は、ガラスからなる、請求項１から請求項７のいずれか一項に記載の液晶表示パネル。
  9. 前記回路素子は、集積回路である、請求項１から請求項８のいずれか一項に記載の液晶表示パネル。
  10. 前記回路素子は、フレキシブルプリント回路である、請求項１から請求項９のいずれか一項に記載の液晶表示パネル。
  11. ベース面に複数の電極を有すると共に、該電極にバンプが形成されている、半導体装置と、
    導電用のパッドが形成された基板と、
    半導体装置と基板との間に介在されており、半導体装置のバンプおよび基板のパッドにボンディングされた状態で該バンプとパッドとを電気的に導通させる導電粒子を含む接続手段と、からなる半導体装置の実装構造であって、
    半導体装置は、そのベース面に、導電粒子の移動を制限するバリア構造を備えており、
    前記パッドは、基板に形成された回路の入力端子である複数の第一パッドおよび第二パッドであり、前記バリアリブは、絶縁材料からなるものであり、かつ、第一パッドに対応する複数のバンプを相互に仕切るように延伸する第一バリアリブと、第二パッドに対応する複数のバンプを相互に仕切るように延伸する第二バリアリブと、第一パッドに対応するバンプと第二パッドに対応するバンプとを相互に仕切るように延伸する第三バリアリブとを有する半導体装置の実装構造。
  12. 第一バリアリブおよび第二バリアリブのうちの少なくとも一方と、第三バリアリブとは、相互に接続されてＬ字形またはＴ字形に配置されている請求項１１に記載の半導体装置の実装構造。
  13. 前記絶縁材料は、ポリイミドであり、
    前記接続手段は、異方性導電フィルムであり、
    前記バンプは、金、銅、ニッケル、亜鉛からなる群から選択される金属からなる、請求項１１または請求項１２に記載の半導体装置の実装構造。
  14. 導電用の複数の第一パッドと複数の第二パッドを有する基板に半導体装置を実装する方法であって、
    複数の電極が外面に形成されている半導体装置を提供する工程と、
    前記電極が露出される状態で、前記半導体装置の外面に保護層を形成する工程と、
    該保護層上に、前記電極の位置に対応させて複数のバンプを形成すると共に、前記電極と前記バンプとを電気的に導通させる工程と、
    前記半導体装置の外面に、前記複数の第一パッドに対応する複数のバンプを相互に仕切るように延伸する第一バリアリブと、前記複数の第二パッドに対応する複数のバンプを相互に仕切るように延伸する第二バリアリブと、前記第一パッドに対応するバンプと前記第二パッドに対応するバンプとを相互に仕切るように延伸する第三バリアリブを形成する工程と、を有する半導体装置の実装方法。
JP2002026398A 2001-02-06 2002-02-04 半導体装置の実装構造、その実装方法および液晶表示パネル Expired - Fee Related JP3569511B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090102472 2001-02-06
TW090102472A TW479304B (en) 2001-02-06 2001-02-06 Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus

Publications (2)

Publication Number Publication Date
JP2002329747A JP2002329747A (ja) 2002-11-15
JP3569511B2 true JP3569511B2 (ja) 2004-09-22

Family

ID=21677243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026398A Expired - Fee Related JP3569511B2 (ja) 2001-02-06 2002-02-04 半導体装置の実装構造、その実装方法および液晶表示パネル

Country Status (3)

Country Link
US (1) US6867505B2 (ja)
JP (1) JP3569511B2 (ja)
TW (1) TW479304B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075064A (ja) * 2000-08-23 2002-03-15 Tdk Corp 異方導電性フィルム及びその製造方法並びに異方導電性フィルムを用いた表示装置
KR100943731B1 (ko) * 2003-06-28 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
CN100362653C (zh) * 2003-11-05 2008-01-16 友达光电股份有限公司 显示器组件
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7306962B2 (en) * 2004-06-17 2007-12-11 Sharp Laboratories Of America, Inc. Electroformed metallization
CN100437232C (zh) * 2004-12-29 2008-11-26 群康科技(深圳)有限公司 液晶显示面板
US20070187844A1 (en) 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
WO2007039960A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
CN100354740C (zh) * 2005-11-28 2007-12-12 友达光电股份有限公司 液晶显示面板
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
WO2007093966A1 (en) * 2006-02-15 2007-08-23 Nxp B.V. Non-conductive planarization of substrate surface for mold cap
KR101329078B1 (ko) 2008-05-28 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
CN102073154A (zh) * 2009-11-20 2011-05-25 瀚宇彩晶股份有限公司 驱动晶片及玻璃的结合构造与结合方法
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI531835B (zh) 2011-11-15 2016-05-01 友達光電股份有限公司 顯示面板
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体
CN103294248B (zh) * 2012-08-17 2016-04-20 上海天马微电子有限公司 触控液晶显示装置的电连接结构
CN105116965A (zh) * 2015-08-25 2015-12-02 昆山龙腾光电有限公司 显示装置以及显示装置的组装方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN109188790B (zh) * 2018-09-13 2022-04-15 京东方科技集团股份有限公司 基板及其制作方法、显示装置
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
KR20210065580A (ko) 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
DE102020115032A1 (de) 2020-06-05 2021-12-09 Infineon Technologies Ag Chip, Systemträger, Verfahren zum Bilden eines Chips und Verfahren zum Bilden eines Systemträgers
TWI806112B (zh) * 2020-07-31 2023-06-21 矽創電子股份有限公司 晶片之導流結構
KR20220138839A (ko) * 2021-04-06 2022-10-13 시트로닉스 테크놀로지 코퍼레이션 칩의 범프 구조체
WO2022269714A1 (ja) * 2021-06-21 2022-12-29 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0710058A3 (en) 1994-10-14 1997-07-09 Samsung Display Devices Co Ltd Short circuit prevention between electrically conductive parts
CN1123067C (zh) * 1995-05-22 2003-10-01 日立化成工业株式会社 具有与布线基板电连接的半导体芯片的半导体器件
KR100232678B1 (ko) 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
US5903056A (en) 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique

Also Published As

Publication number Publication date
JP2002329747A (ja) 2002-11-15
TW479304B (en) 2002-03-11
US20020105078A1 (en) 2002-08-08
US6867505B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
JP3569511B2 (ja) 半導体装置の実装構造、その実装方法および液晶表示パネル
US7492434B2 (en) Display device having an anisotropic-conductive adhesive film
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US7403256B2 (en) Flat panel display and drive chip thereof
KR100737590B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US20070242207A1 (en) Flat display panel and connection structure
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2006060211A (ja) テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置
US20080123041A1 (en) Electrode, device and electronic apparatus having the device
US6507118B1 (en) Multi-metal layer circuit
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
US6853086B1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
JP3855495B2 (ja) 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
CN111106097B (zh) 膜上芯片封装件
JPH10233401A (ja) 半導体装置
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JPH1010565A (ja) 液晶表示装置及び電子機器
JP2002196703A (ja) 半導体素子の実装構造及びその構造を有する液晶表示装置
JP2002217239A (ja) 異方性導電膜
JP4039553B2 (ja) チップオンフィルム基板
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JP2004342993A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3569511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees