JP2005236110A - 接続方法及び接続構造 - Google Patents

接続方法及び接続構造 Download PDF

Info

Publication number
JP2005236110A
JP2005236110A JP2004044631A JP2004044631A JP2005236110A JP 2005236110 A JP2005236110 A JP 2005236110A JP 2004044631 A JP2004044631 A JP 2004044631A JP 2004044631 A JP2004044631 A JP 2004044631A JP 2005236110 A JP2005236110 A JP 2005236110A
Authority
JP
Japan
Prior art keywords
base
substrate
bump
connection
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004044631A
Other languages
English (en)
Inventor
Atsushi Miyazaki
淳志 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004044631A priority Critical patent/JP2005236110A/ja
Publication of JP2005236110A publication Critical patent/JP2005236110A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 導通不良や破損などの不具合を起こすことなく、確実に接続して良好な導通状態を確保する。
【解決手段】 FPC基板13の接続端における配線電極21に、複数のバンプ41を形成する。TFT基板14の接続端に、電極パッド33内におけるバンプ41に対応する位置に、複数の貫通孔42を形成する。FPC基板13の接続端とTFT基板14の接続端とを対向させて、バンプ41を貫通孔42に挿通させ、バンプ41の頭部を電極パッド33の上方へ突出させる。バンプ41の頭部にレーザを照射して溶融固化させる。
【選択図】 図2

Description

本発明は、各種の基体同士を電気的に接続する際に用いて好適な接続方法及び接続構造に関する。
近年、プラスチックカードに、チップやディスプレイなどの各種のデバイスを搭載したICカードが開発されている(例えば、特許文献1参照)。このようなICカードにおいて、前記の各デバイス同士は、フレキシブルプリント配線板によって導通接続されている。
フレキシブルプリント配線板と前記デバイスとを接続する場合、例えば図9に示すように、プラスチックフィルム基板1上に接着剤によって転写したデバイスの電極パッド部2に、異方性導電膜3を介してフレキシブル基板4の電極パッド5を重ね、加熱圧着ツール6によって加熱圧着していた。
特開2003−271911号公報
ところで、デバイスをプラスチック基板1に転写するための接着層7は、微小な厚みのばらつきや凹凸を有する場合がある。そして、このように接着層7に厚みのばらつきや凹凸があると、加熱圧着の際に、未加圧部分が生じて導通不良が生じるおそれがあった。また、この未加圧部分をなくすべく、加圧力を高めると、接着層7や異方性導電膜3の変形、さらには電極パッド部2、5の破損を生じさせてしまうおそれがあった。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、導通不良や破損などの不具合を起こすことなく、確実に接続して良好な導通状態を確保することが可能な接続方法及び接続構造を提供することにある。
前記目的を達成するため本発明の接続方法は、第1の基体と第2の基体とを電気的に接続する接続方法において、前記第1の基体の導電部上にバンプを形成する工程と、前記第2の基体の導電部に貫通孔を形成する工程と、前記第1の基体と第2の基体とを対向させて前記バンプを前記貫通孔内に通し、前記バンプの頭部を突出させる工程と、前記バンプの頭部を溶融固化させる工程とを有することを特徴とする。
この接続方法によれば、貫通孔へ挿通させたバンプの頭部を溶融固化させることにより、各基体の導電部を電気的に接続するので、加圧による導通不良や破損などの不具合を起こすことなく、確実に接続して良好な導通状態を確保することができる。
なお、前記第1の基体または前記第2の基体の少なくとも一方が、デバイスを備えた基体であっても良い。
このようにすれば、デバイスを高信頼性にて接続することができる。
また、前記バンプの頭部を溶融固化することにより、前記バンプの頭部を前記貫通孔よりも大径とすることが好ましい。
このようにすれば、貫通孔へバンプを確実に係合させて導通状態の信頼性をさらに高めることができる。
さらに、前記バンプの頭部にレーザを照射して溶融固化させることが好ましい。
このようにすれば、バンプの頭部をピンポイントにて確実に照射して溶融固化させることができる。
また、前記第1の基体または前記第2の基体の少なくとも一方がフレキシブル基板であっても良い。
このようにすれば、柔軟なフレキシブル基板においても確実な接続を行うことができる。
また、本発明の接続構造は、第1の基体と第2の基体とが電気的に接続されてなる接続構造であって、前記第1の基体の導電部上にバンプが形成され、前記第2の基体の導電部に貫通孔が形成され、前記第2の基体の貫通孔に前記第1の基体のバンプが挿通され、前記バンプの頭部が溶融固化されていることを特徴とする。
この接続構造によれば、貫通孔へ挿通されたバンプの頭部が溶融固化されて各基体の導電部が電気的に接続された構造であるので、基体同士が確実に接続されて良好な導通状態が確保される。
また、前記第1の基体または前記第2の基体の少なくとも一方が、デバイスを備えた基体であっても良い。この構造では、デバイスの接続の信頼性を高めることができる。
さらに、前記バンプの頭部が前記貫通孔よりも大径にされていることが好ましい。この構造では、貫通孔へバンプが確実に係合されているので、導通状態の信頼性をさらに高めることができる。
また、前記第1の基体または前記第2の基体の少なくとも一方がフレキシブル基板であることが望ましい。この構造では、柔軟なフレキシブル基板においても確実に接続された構造とすることができる。
以下、本発明を実施するための最良の形態について図面を参照して説明する。
図1はICカードの構造を示す概略構成図、図2はFPC基板とTFT基板との接続箇所の側断面図である。
図1に示すように、ICカード11は、ICチップ12及び表示デバイス13を備えており、フレキシブルプリント配線板からなるFPC基板13によってICチップ12からの配線12aと表示デバイスを備えたTFT基板14とが導通されている。
図2に示すように、FPC基板13は、配線電極21をカバーフィルム22で挟んだ構造とされており、その接続端では、配線電極21の上面が露出され、この露出部分が導通部とされている。
また、TFT基板14は、プラスチックフィルム基板31を有し、このプラスチック基板31上に図示しない表示デバイスが転写されて設けられている。また、このTFT基板14の接続端には、接着層32を介して導通部となる電極パッド33が接着固定されている。
FPC基板13の導通部となる配線電極21には、複数のバンプ41が形成されており、これらバンプ41は、TFT基板14の接続端に形成された貫通孔42に挿通されている。また、このバンプ41は、その上端部分、すなわち頭部が貫通孔42よりも大径とされており、これによって頭部が貫通孔42の開口縁部に係合させられている。このような構成のもとにバンプ41は、TFT基板14の電極パッド33に良好に導通せしめられている。
次に、このFPC基板13とTFT基板14との接続方法について説明する。
図3はFPC基板の接続端部の側断面図、図4はFPC基板の接続端部の平面図、図5はTFT基板の接続端部の側断面図、図6はTFT基板の接続端部の平面図、図7及び図8はFPC基板とTFT基板との接続箇所の側断面図である。
まず、図3及び図4に示すように、FPC基板13の接続端において、上面が露出された配線電極21に、公知の手法によってスズ・銀等の鉛フリーはんだからなる複数のバンプ41を形成する。
また、図5及び図6に示すように、TFT基板14の接続端には、電極パッド33内におけるバンプ41に対応する位置に、複数の貫通孔42を形成する。ここで、この貫通孔42については、例えばレーザを照射することで形成するのが好ましい。このようにレーザ照射によって形成すれば、微細な貫通孔42を高精度に形成することができ、しかも、周囲への熱の影響を最小限に抑えることができる。
次に、FPC基板13の接続端とTFT基板14の接続端とを対向させ、その状態からバンプ41を貫通孔42に挿通させて、図7に示すようにバンプ41の頭部を電極パッド33の上方へ突出させる。
その後、図8に示すように、電極パッド33の上方へ突出したバンプ41の頭部にレーザを照射して溶融固化させる。これにより、バンプ41の上端部分を貫通孔42よりも大径にし、貫通孔42の開口縁部に係合させることにより、バンプ41をTFT基板14の電極パッド33に機械的に係合・接続させるともに、電気的な導通を行う。なお、バンプ41の頭部については、例えばこれをはんだごてによって溶融固化し、大径化してもよい。
以上、説明したように、前記実施形態に係る接続方法及び接続構造によれば、貫通孔42へ挿通させたバンプ41の頭部を溶融固化させることによりFPC基板13とTFT基板14とを電気的に接続するので、加圧による導通不良や破損などの不具合を起こすことなく、確実に接続して良好な導通状態を確保することができる。
これにより、ICカードなどにおいて、表示デバイスを高信頼性にて電気的に接続して搭載することができる。
また、バンプ41の頭部を溶融固化することにより、バンプ41の頭部を貫通孔42よりも大径とするので、貫通孔42へバンプ41を確実に係合させて導通状態の信頼性を高めることができる。
さらに、バンプ41の頭部にレーザを照射して溶融固化させるので、バンプ41の頭部をピンポイントにて確実に溶融固化させることができる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、前記実施形態では図1に示したFPC基板13とTFT基板14との間の接続について、本発明の接続方法及び接続構造を適用したが、ICチップ12と配線12aとの間の接続や、配線12aとFPC基板13との間の接続について、本発明の接続方法及び接続構造を適用してもよい。また、図2に示したFPC基板13とTFT基板14との間の接続について、FPC基板13の導通部とTFT基板14の導通部を向い合わせて組み合わせ、TFT基板14の裏側で溶融固化させてもよい。
ICカードの構造を示す概略構成図である。 FPC基板とTFT基板との接続箇所の側断面図である。 FPC基板の接続端部の側断面図である。 FPC基板の接続端部の平面図である。 TFT基板の接続端部の側断面図である。 TFT基板の接続端部の平面図である。 FPC基板とTFT基板との接続箇所の側断面図である。 FPC基板とTFT基板との接続箇所の側断面図である。 従来の接続方法及び接続構造を説明する接続箇所の側断面図である。
符号の説明
13…FPC基板(第1の基体)、14…TFT基板(第2の基体)、
21…配線電極(導電部)、33…電極パッド(導電部)、41…バンプ、
42…貫通孔

Claims (9)

  1. 第1の基体と第2の基体とを電気的に接続する接続方法において、
    前記第1の基体の導電部上にバンプを形成する工程と、
    前記第2の基体の導電部に貫通孔を形成する工程と、
    前記第1の基体と第2の基体とを対向させて前記バンプを前記貫通孔内に通し、前記バンプの頭部を突出させる工程と、
    前記バンプの頭部を溶融固化させる工程とを有することを特徴とする接続方法。
  2. 前記第1の基体または前記第2の基体の少なくとも一方が、デバイスを備えた基体であることを特徴とする請求項1に記載の接続方法。
  3. 前記バンプの頭部を溶融固化することにより、前記バンプの頭部を前記貫通孔よりも大径とすることを特徴とする請求項1または請求項2に記載の接続方法。
  4. 前記バンプの頭部にレーザを照射して溶融固化させることを特徴とする請求項1から3のいずれか1項に記載の接続方法。
  5. 前記第1の基体または前記第2の基体の少なくとも一方がフレキシブル基板であることを特徴とする請求項1から4のいずれか1項に記載の接続方法。
  6. 第1の基体と第2の基体とが電気的に接続されてなる接続構造であって、
    前記第1の基体の導電部上にバンプが形成され、
    前記第2の基体の導電部に貫通孔が形成され、
    前記第2の基体の貫通孔に前記第1の基体のバンプが挿通され、前記バンプの頭部が溶融固化されていることを特徴とする接続構造。
  7. 前記第1の基体または前記第2の基体の少なくとも一方が、デバイスを備えた基体であることを特徴とする請求項6に記載の接続構造。
  8. 前記バンプの頭部が前記貫通孔よりも大径にされていることを特徴とする請求項6または請求項7に記載の接続構造。
  9. 前記第1の基体または前記第2の基体の少なくとも一方がフレキシブル基板であることを特徴とする請求項6から8のいずれか1項に記載の接続構造。

JP2004044631A 2004-02-20 2004-02-20 接続方法及び接続構造 Withdrawn JP2005236110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004044631A JP2005236110A (ja) 2004-02-20 2004-02-20 接続方法及び接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004044631A JP2005236110A (ja) 2004-02-20 2004-02-20 接続方法及び接続構造

Publications (1)

Publication Number Publication Date
JP2005236110A true JP2005236110A (ja) 2005-09-02

Family

ID=35018729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044631A Withdrawn JP2005236110A (ja) 2004-02-20 2004-02-20 接続方法及び接続構造

Country Status (1)

Country Link
JP (1) JP2005236110A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737730B1 (ko) * 2006-04-21 2007-07-10 주식회사 비에스이 멤스 마이크로폰 패키징 구조
KR100919931B1 (ko) * 2007-11-06 2009-10-07 엘에스산전 주식회사 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR101040252B1 (ko) * 2009-06-16 2011-06-09 주식회사 엑스엘티 연성회로기판의 접속구조
JP2012049154A (ja) * 2010-08-24 2012-03-08 Fujikura Ltd フレキシブル多層回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737730B1 (ko) * 2006-04-21 2007-07-10 주식회사 비에스이 멤스 마이크로폰 패키징 구조
WO2007123300A1 (en) * 2006-04-21 2007-11-01 Bse Co., Ltd Packaging structure of mems microphone
KR100919931B1 (ko) * 2007-11-06 2009-10-07 엘에스산전 주식회사 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR101040252B1 (ko) * 2009-06-16 2011-06-09 주식회사 엑스엘티 연성회로기판의 접속구조
JP2012049154A (ja) * 2010-08-24 2012-03-08 Fujikura Ltd フレキシブル多層回路基板の製造方法

Similar Documents

Publication Publication Date Title
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2005333142A (ja) チップパッケージ、そのパッケージを含むイメージセンサーモジュール及びその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP5106197B2 (ja) 半導体装置およびその製造方法
JP5125314B2 (ja) 電子装置
JP4773864B2 (ja) 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2005236110A (ja) 接続方法及び接続構造
JP2007073817A (ja) 半導体装置の製造方法
JP3974834B2 (ja) 電子部品の装着方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP4113767B2 (ja) 配線基板およびこれを有する電子回路素子、並びに表示装置
JP5152506B2 (ja) 半導体装置用tabテープキャリア
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
US20050003153A1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH1079400A (ja) 半導体装置の実装方法及び半導体装置の構造
JPH10233401A (ja) 半導体装置
KR20080018027A (ko) 탭 패키지 및 탭 패키지 리워크 방법
JP2010021392A (ja) 半導体装置及びその製造方法
JP2836264B2 (ja) パッドグリッドアレイパッケージの基板実装方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2001077154A (ja) 半導体チップの実装方法、半導体チップの実装構造、およびチップ一体型の液晶表示モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501