JPS63190345A - 半導体ペレツトの樹脂接着方法 - Google Patents

半導体ペレツトの樹脂接着方法

Info

Publication number
JPS63190345A
JPS63190345A JP2305987A JP2305987A JPS63190345A JP S63190345 A JPS63190345 A JP S63190345A JP 2305987 A JP2305987 A JP 2305987A JP 2305987 A JP2305987 A JP 2305987A JP S63190345 A JPS63190345 A JP S63190345A
Authority
JP
Japan
Prior art keywords
resin paste
semiconductor pellet
high pressure
lead frame
bubbles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2305987A
Other languages
English (en)
Inventor
Akira Shinohara
篠原 彰
Shigeru Tanaka
茂 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2305987A priority Critical patent/JPS63190345A/ja
Publication of JPS63190345A publication Critical patent/JPS63190345A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体ペレットをリードフレームや基板上に樹
脂ペーストで接着し硬化する方法に関するものである。
従来の技術 半導体装置の製造工程は大別するとウェハー製造工程と
組立工程に分けることができる。
本発明は組立工程の中でも主要な工程であるダイ接着工
程に関するものである。
ダイ接着工程は半導体ペレットをリードフレーム上のダ
イパッドや基板上のダイツク・ソドヘ機械的に接着固定
する工程である。接着固定する方法としては金・シリコ
ンの共晶接着方式、ガラス接着方式、ハンダ接着方式、
樹脂接着方式などがとられる。これらの方式の中、樹脂
接着方式が最近では最も広(採用されるようになった。
その理由は、他の方式にくらべて低コストであることや
、接着応力が小さいので大チ・ツブの接着に適している
ためである。
樹脂接着方式はいろいろな名称で呼ばれ、たとえば、銀
ペースト接着方式とか、グルーダイボンディングとか、
エポキシ樹脂接着方式とも呼ばれている。
ここで従来の樹脂ペーストを用いたダイ接着工程を第9
図〜第11図に示した図面を参照して説明する。
第9図にダイ接着、硬化工程のフローチャートが示され
ている。最初に半導体ペレ・ソトを載置するリードフレ
ームのダイパッド、あるいは基板上のダイパッドの上へ
樹脂ペーストを塗布し、次ぎに、この上に半導体ペレッ
トを載置する。そして加熱炉内でこれを加熱硬化するの
である。
第10図には、リードフレームのダイパッド1の上に樹
脂ペースト2を滴下塗布した状態を示している。塗布す
る方法としてはディスペンサーと呼ばれるノズルから適
量を滴下させる方法や転写する方法、あるいはスクリー
ン印刷する方法がある。第11図a、bはこの上に半導
体ペレット4を載置した斜視図、断面図である。樹脂ペ
ースト2はその名の示すようにペースト状であるので、
加熱硬化しないことには半導ペレット4を接着固定する
ことはできない。半導体ペレット4を載置し、加熱硬化
すると樹脂ペースト2は硬化するが内部に気泡(ボイド
)2aが発生している。
グイ接着をより確実にする目的で樹脂ペーストの上に半
導体ペレットを載せた時に治具を用いて半導体ペレット
を前後あるいは左右にスクラビング(振動)させる方法
がとられる。このようにすると樹脂ペーストが拡がって
、半導体ペレット下面の接着面が拡大する。この様子が
第12図aおよび同図すに示しである。
いずれにしても、このように半導体ペレットを樹脂ペー
ストで接着したリードフレームを治具に入れて、加熱炉
中で150℃〜200℃の温度で数時間ないしは数10
分程度加熱硬化するのである。第4図にリードフレーム
6に樹脂ペーストで接着された半導体ペレット4が示さ
れ、第5図にはこのリードフレーム6をアルミニウム等
で作られたマガジン(収納治具)7に入れている状態が
示されている。
発明が解決しようとする問題点 従来の樹脂ペーストを用いたグイ接着硬化工程では接着
層に気泡が生じる欠点があった。特に半導体ペレットサ
イズが大きい超LSI等では気泡(ボイド)を無くすこ
とは非常に困難であった。
グイ接着の目的は半導体ペレットをリードフレームのダ
イパッドに機械的に接着固定することの他に、半導体素
子で発生した熱を外部へ放熱する役割がある。その際に
接着層に気泡があると熱の伝導も悪くなるのは容易に理
解できる。第11図a、bの各図は従来方式による樹脂
ペースト2を用いて半導体ペレット4をリードフレーム
上のダイパッド1に接着し、加熱硬化した状態を示して
いるが、気泡2aが接着層に生じている。第12図a、
第12図すはグイ接着時に半導ペレットを軽く上から押
さえながら水平方向にスクラビングして樹脂ペーストが
半導体ペレット4の下面全体に拡がるようにして接着し
、加熱硬化したものであるが、やはり気泡2aが残留し
ている。
このように気泡が生じる原因として、1つには樹脂ペー
ストの塗布が不適切で気泡が閉じ込められること、2つ
には樹脂ペースト自体から生じるガスが残留することが
あげられる。前者に対しては半導体ペレットの下面全体
が樹脂ペーストで濡れるように塗布することが必要であ
り、1点塗布だけでなく、複数点に塗布したり、ダイパ
ッドに塗布後、半導体ペレットを載せる前に、治具で上
から軽く叩き、平坦な面にする工夫がなされている。
ところが後者に対しては有効な解決がなされていなかっ
た。最も良く知られている樹脂ペーストとして銀ペース
トがある。これを例にとって組成を調べると、約70%
程度は銀粉であり、これにエポキシレジンや硬化剤、硬
化促進剤、溶剤等が添加されている。塗布性を良くする
ために適度に粘性が保たれている。このため、150℃
前後で数10分〜数時間加熱すると摘発成分が揮発し、
このガスが接着層に残留して気泡(ボイド)を形成する
という問題を生じていた。
この気泡は熱の伝導を悪くするだけでなく、温度サイク
ルテストや、熱衝撃テストのような信頼性試験を行うと
、半導体ペレットとリードフレームのダイパッド、ある
いは基板との接着力を低下させる不都合をも生じるので
ある。
問題点を解決するための手段 本発明による半導体ペレットの樹脂ペースト接着、硬化
方法は、先ず、リードフレームのダイパッドに樹脂ペー
ストを塗布し、その上に半導体ペレットを載置する。そ
して、治具に入れてから、排気室へ入れ、真空に引(、
この場合の真空度は0.1気圧内外で良い。真空度が上
がると、脱泡の時間を短くすることができるが、特に高
真空を必要とはしない。次に、排気を止めて、徐々にリ
ークさせ、常圧に戻す。そして今後は高圧エアーまたは
高圧窒素ガスを入れる。圧力は1 、2 kg / o
n?程度かそれをや\土建わる程度が適当で、時間は数
分で充分である。
そして、次に加熱硬化する。この時の雰囲気は常圧で良
い。加熱硬化条件は樹脂ペースト材料の最適条件に従う
通常は150℃〜200℃で数時間〜数10分で良い。
真空処理、加圧処理、加熱硬化処理は別々の装置で行っ
てもいいし、同一装置で行っても良い。また真空処理を
する時に80℃〜100℃程度に加熱すると脱泡効果が
促進されることもある。
作用 本発明による半導体ペレットの樹脂ペースト接着、硬化
方法では、真空脱泡処理で樹脂接着層から揮発ガス成分
や残留気泡が吸い出され、ボイドのない均質な接着層が
得られる。そして高圧処理を行うことで、半導体ペレッ
トの下面全体が樹脂ペーストで接着されると共に、接着
層の厚みも5〜30μm程度の良好な厚みにすることが
できる。
実施例 本発明の半導体ペレットの樹脂ペースト接着。
硬化方法を第1図〜第8図を参照しながら説明する。
第1図は本発明の工程図である。半導体ペースト塗布工
程から半導体ペレットを載置する工程迄は従来の方式と
同じであるが、真空脱泡処理、高圧処理が本発明の付加
工程となっている。
第2図はリードフレームのグイパッド1上に樹脂ペース
ト2を塗布した状態を示す。この図では1点塗布である
が、複数点に塗布するとか、塗布後に治具を用いて樹脂
ペースト表面を軽く叩いて平坦化する方法もとることが
ある。第3図aはこの上に半導体ペレット4を載置した
状態を示している。この状態では樹脂接着層に気泡(ボ
イド)2aが残留している。第3図すはこれを横方向か
ら見た断面図である。第4図には、半導体ペレット4を
載置したリードフレーム6を示しているが、次ぎにこの
リードフレーム6を収納すべきアルミニウム製などのマ
ガジン7に入れた状態が第5図に示した。これを第6図
に示す真空脱泡、高圧処理、硬化処理のための密封装置
に入れる。この図では1つの装置にまとめであるが、そ
れぞれ独立した装置で行っても良い。製品を入れたマガ
ジン7を装置に入れて密閉した後、リークバルブ8と高
圧ガス(例えばドライエアーや窒素ガス)バルブ10を
閉め、真空バルブ9を開き、密封室11内を排気する。
真空度としては0.1気圧内外である。密封室内の温度
は常温でも良いが、80℃〜100℃程度にした方が脱
泡効果が高い。時間は5〜10分程度である。
次ぎに、真空バルブを閉めて、リークバルブ8を開く。
密封室内が大気圧に戻って後にリークパルブ8を閉めて
、高圧ガスバルブ10を徐々に開く。圧力は1 、2 
kg / ca程度かややこれを土建わる圧力で良い。
時間は密封室内の圧力が充分高圧になってから数分間で
良い。
そして次ぎに加熱硬化を行う。温度は樹脂ペースト材料
の推奨硬化条件に合わせて行う。前述したように150
6C〜200℃で数時間ないしは数10分である。この
間、密封室内の雰囲気は窒素ガスを一定流量流すことが
望ましい。
第7図aは本発明による真空脱泡処理効果で樹脂ペース
ト層内に気泡が見られない様子を示している。第7図す
はその断面図である。第8図aは真空脱泡処理に引き続
き高圧処理を行い、加熱硬化を行ったものの斜視図、第
8図すはその断面図を示している。
発明の効果 本発明によれば、真空脱泡処理により、グイ接着層であ
る樹脂ペースト内の気泡や摘発成分が排気され、気泡の
少いグイ接着が実現されたことと、この他に高圧処理の
効果として、樹脂ペーストの厚み(グイ接着層の厚み)
を5〜30μm程度の適度な薄さにコントロールするこ
とができる。
このように、従来の樹脂ペーストを用いた半導体ペレッ
トのグイ接着、硬化工程で問題で゛あったダイ接着層の
気泡の発生や、ダイ接着層の厚みのバラツキが、本発明
による真空脱泡処理と高圧処理によって著しく改善され
る。
【図面の簡単な説明】
第1図は本発明実施例のフローチャート、第2図はリー
ドフレームのダイパッド1上に樹脂ペースト2を適量塗
布した状態の斜視図、第3図a。 bは樹脂ペースト2の上から半導体ペレット4を載置し
た状態の斜視図、断面図、第4図はリードフレーム全体
を示す平面投影図、第5図はリードフレーム収納用マガ
ジン7の斜視図、第6図は真空脱泡、高圧処理、加熱硬
化を行う装置の概要側面図、第7図a、bは真空脱泡処
理後の状態斜視図、断面図、第8図a、bは高圧ガス雰
囲気下で加圧した状態の斜視図、断面図、第9図は従来
方式によるフローチャート、第10図は従来方式による
リードフレームのダイパッド1に樹脂ペースト2を塗布
した状態の斜視図、第11図a+bは従来例の硬化した
状態の斜視図、断面図、第12図a、bは半導体ペレッ
トを載せた状態の斜視図、断面図である。 1・・・・・・ダイパッド、2・旧・・樹脂ペースト、
3・・・・・・インナーリード、4・・・・・・半導体
ペレット代理人の氏名 弁理士 中尾敏男 はが1名第
1図 第3図 ”“1,6 −−「1 第 5 図 第7図     4 @6図 第8図 (α] 第9図 第10図 第11図

Claims (1)

    【特許請求の範囲】
  1. 半導体ペレットを載置するリードフレーム、あるいは基
    板上に樹脂ペーストを塗布し、その上に半導体ペレット
    を載置し、この後排気中で前記樹脂ペースト層中にある
    気泡を脱泡処理する工程と、次いで、高圧処理する工程
    と、加熱硬化する工程とをそなえたことを特徴とする半
    導体ペレットの樹脂接着方法。
JP2305987A 1987-02-02 1987-02-02 半導体ペレツトの樹脂接着方法 Pending JPS63190345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305987A JPS63190345A (ja) 1987-02-02 1987-02-02 半導体ペレツトの樹脂接着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305987A JPS63190345A (ja) 1987-02-02 1987-02-02 半導体ペレツトの樹脂接着方法

Publications (1)

Publication Number Publication Date
JPS63190345A true JPS63190345A (ja) 1988-08-05

Family

ID=12099856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305987A Pending JPS63190345A (ja) 1987-02-02 1987-02-02 半導体ペレツトの樹脂接着方法

Country Status (1)

Country Link
JP (1) JPS63190345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
JP2015037195A (ja) * 2013-08-16 2015-02-23 印▲鉱▼科技有限公司 電子デバイスの製造方法及び製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
JP4704084B2 (ja) * 2005-03-29 2011-06-15 三菱電機株式会社 半導体装置
JP2015037195A (ja) * 2013-08-16 2015-02-23 印▲鉱▼科技有限公司 電子デバイスの製造方法及び製造装置
KR20150020132A (ko) * 2013-08-16 2015-02-25 에이블고 테크놀로지 씨오.,엘티디. 전자 디바이스들을 제조하는 방법 및 장치
CN104377139A (zh) * 2013-08-16 2015-02-25 印鋐科技有限公司 用于电子组件的制造方法与制造设备

Similar Documents

Publication Publication Date Title
JP3180794B2 (ja) 半導体装置及びその製造方法
JPH08274204A (ja) ハーメチックシールシステムおよびデバイスのハーメチックシール方法
JP2002319647A (ja) 半導体装置の製造方法
TW582078B (en) Packaging process for improving effective die-bonding area
JPS63228728A (ja) 半導体チツプのダイボンデイング装置
JPS63190345A (ja) 半導体ペレツトの樹脂接着方法
JP3531580B2 (ja) ボンディング方法
US6869832B2 (en) Method for planarizing bumped die
JPS61125025A (ja) 半導体装置の製造方法
JP3381563B2 (ja) 半導体装置の製造方法
JP3918303B2 (ja) 半導体パッケージ
JPH04247640A (ja) 半導体装置の製造方法
JPH0689914A (ja) 半導体装置の封止方法
JP3013656B2 (ja) 樹脂封止型半導体装置のパッケージ組立構造
TW565898B (en) Method for producing a package for semiconductor chips
JPH07226420A (ja) 半導体装置の製造方法
JPH08241900A (ja) フリップチップ実装体の樹脂封止方法
JPS5957438A (ja) 半導体装置の組立方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPS6245133A (ja) ペレツト付方法
JPH0212840A (ja) 半導体装置の製造方法
JP3189621B2 (ja) ダイボンディング方法および基板
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
US4871405A (en) Method of bonding a semiconductor to a package with a low and high viscosity bonding agent
JPH02125644A (ja) 樹脂封止半導体装置