JP3189621B2 - ダイボンディング方法および基板 - Google Patents

ダイボンディング方法および基板

Info

Publication number
JP3189621B2
JP3189621B2 JP11290495A JP11290495A JP3189621B2 JP 3189621 B2 JP3189621 B2 JP 3189621B2 JP 11290495 A JP11290495 A JP 11290495A JP 11290495 A JP11290495 A JP 11290495A JP 3189621 B2 JP3189621 B2 JP 3189621B2
Authority
JP
Japan
Prior art keywords
chip
substrate
anaerobic adhesive
chip mounting
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11290495A
Other languages
English (en)
Other versions
JPH08306716A (ja
Inventor
忠彦 境
義之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP11290495A priority Critical patent/JP3189621B2/ja
Publication of JPH08306716A publication Critical patent/JPH08306716A/ja
Application granted granted Critical
Publication of JP3189621B2 publication Critical patent/JP3189621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップを基板のチップ
搭載部に接着するダイボンディング方法および基板に関
するものである。
【0002】
【従来の技術】ダイボンディング工程においては、まず
基板のチップ搭載部に接着剤を塗布し、次いで接着剤上
にチップを搭載し、約150℃で15分程度基板を加熱
して、接着剤を硬化させることが行われている。
【0003】
【発明が解決しようとする課題】しかしながら、この加
熱の際、接着剤から有機ガスなどが発生し、チップの電
極や基板の回路パターンが、この有機ガスなどによって
汚染され、その後のボンディング工程において、接合不
良を招くという問題点があった。
【0004】そこで本発明は、有機ガスなどの発生を防
ぐことができるダイボンディング方法および基板を提供
することを目的とする。
【0005】
【課題を解決するための手段】本発明のダイボンディン
グ方法は、基板のチップ搭載部に嫌気性接着剤を塗布す
るステップと、嫌気性接着剤にチップを押しつけて前記
金属から成るチップ搭載部の触媒効果により前記嫌気性
接着剤を硬化させるステップと、チップと基板の回路パ
ターンをワイヤで接続するステップとを含む。
【0006】
【作用】上記構成により、基板のチップ搭載部に嫌気性
接着剤が塗布され、その上にチップが押しつけられる。
するとチップの底面とチップ搭載部の間で薄く押し広げ
られた嫌気性接着剤は硬化する。即ち従来のダイボンデ
ィング方法において不可欠であった加熱を行わずに、チ
ップを基板に接着することができる。
【0007】このため、加熱時に発生する有機ガスに起
因する、電極などの汚染を防止することができる。
【0008】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【0009】図1(a)〜(c)は、本発明の一実施例
におけるダイボンディング方法の工程説明図である。図
1において、1は基板、2は鉄、銅、アルミニウムなど
の金属からなるチップ搭載部、3、4はチップ搭載部2
の周囲に設けられる回路パターンである。
【0010】まずチップ搭載部2に嫌気性接着剤5を塗
布する。ここで、嫌気性接着剤の配合例を説明する。こ
の配合例は、表1に示すとおりである。
【0011】
【表1】
【0012】このうち、主剤は、ポリエーテルメタアク
リレート、ポリエステルメタアクリレート、エポキシメ
タアクリレート、ウレタンメタアクリレートの1種以上
を20以上40以下の重量パーセントだけ含む。
【0013】また硬化剤として、過酸化水素、ハイドロ
パーオキサイド類、ジアキルパーオキサイド類、ジアシ
ルパーオキサイド類、ケトンパーオキサイド類、アルキ
ルパーオキサイド類、パーオキシジカーボネート類のう
ち少なくとも1種以上を0.1ないし2重量パーセント
含む。また充填剤として、Ag,Au,Pd,Pt,C
u,Niを60ないし80重量パーセント加える。これ
らの主剤、硬化剤、充填剤は、必須のものである。
【0014】そのほか、選択的に次の促進剤、禁止剤、
添加剤を含めても良い。すなわち、促進剤としては、1
重量パーセント以下のアミン類が好適である。また、禁
止剤としては、フェノール類、多価フェノール類、ノオ
ウ類、キノン類、四級アンモニウム塩、金属塩類のうち
1種以上を0.2重量パーセント以下含める。
【0015】ここで、チップ搭載部2を鉄、銅などの金
属にしたのは、金属からなるチップ搭載部2が触媒効果
を奏し、嫌気性接着剤5の硬化速度を高めることができ
るためである。
【0016】次に図1(b)に示すように、嫌気性接着
剤5にチップ6を押しつける。すると嫌気性接着剤5は
チップ6の底面とチップ搭載部2の間に薄く広がり、こ
の薄く広がった部分から硬化しはじめる。従ってチップ
6をしばらく押し付けておくと嫌気性接着剤5のほとん
どが硬化し、チップ6はチップ搭載部2にしっかりと固
着される。このとき嫌気性接着剤5のうち大気に接して
いる表面が未硬化の場合がある。このため基板1を窒素
ガス等を充満した低酸素雰囲気に入れたり、あるいは真
空チャンバ内の真空雰囲気に入れることによりこの未硬
化部分を完全に硬化させる。尚表面の未硬化の部分は、
チップ6の固着や後工程に影響を与えるものではないの
で、そのまま放置しておいてもよい。
【0017】このようにダイボンディング工程が完了し
たならば、次工程として、チップ6と回路パターン3、
4とをワイヤ7で接続する。その後、チップ6などを樹
脂で封止することになる。
【0018】このように、接着剤を塗布した後の工程に
おいて、高温に加熱することが不要となるので、従来の
ダイボンディング工程において不可避であった有機ガス
などによる電極などの汚染を防止することができる。
【0019】
【0020】
【発明の効果】本発明は、金属から成るチップ搭載部の
触媒効果により嫌気性接着剤を硬化させてチップを基板
に固着するようにしているので、加熱時に発生する有機
ガスに起因する電極などの汚染を防止することができ
る。特に金属から成るチップ搭載部の触媒効果によっ
て、嫌気性接着剤の硬化速度を高め、短時間で硬化させ
ることができる。
【図面の簡単な説明】
【図1】(a)本発明の一実施例におけるダイボンディ
ング方法の工程説明図 (b)本発明の一実施例におけるダイボンディング方法
の工程説明図 (c)本発明の一実施例におけるダイボンディング方法
の工程説明図
【符号の説明】
1 基板 2 チップ搭載部 3 回路パターン 4 回路パターン 5 嫌気性接着剤 6 チップ
フロントページの続き (56)参考文献 特開 平4−188641(JP,A) 特開 昭63−143823(JP,A) 特開 平5−112024(JP,A) 特開 昭60−139773(JP,A) 実開 平3−2635(JP,U) 実開 平6−85339(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基板の金属から成るチップ搭載部に嫌気性
    接着剤を塗布するステップと、前記嫌気性接着剤にチッ
    プを押しつけて前記金属から成るチップ搭載部の触媒効
    果により前記嫌気性接着剤を硬化させるステップと、チ
    ップと基板の回路パターンをワイヤで接続するステップ
    とを含むことを特徴とするダイボンディング方法。
  2. 【請求項2】前記嫌気性接着剤にチップを押しつけた
    後、前記基板を酸素を遮断した状態に置くことを特徴と
    する請求項1記載のダイボンディング方法。
  3. 【請求項3】前記金属は、鉄、銅、アルミニウムの少な
    くとも1種以上を含むことを特徴とする請求項1または
    2記載のダイボンディング方法。
  4. 【請求項4】基板の金属から成るチップ搭載部に塗布さ
    れた嫌気性接着剤にチップを押し付けて、前記金属から
    成るチップ搭載部の触媒効果により前記嫌気性接着剤を
    硬化させて製造されたことを特徴とする基板。
JP11290495A 1995-05-11 1995-05-11 ダイボンディング方法および基板 Expired - Fee Related JP3189621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11290495A JP3189621B2 (ja) 1995-05-11 1995-05-11 ダイボンディング方法および基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11290495A JP3189621B2 (ja) 1995-05-11 1995-05-11 ダイボンディング方法および基板

Publications (2)

Publication Number Publication Date
JPH08306716A JPH08306716A (ja) 1996-11-22
JP3189621B2 true JP3189621B2 (ja) 2001-07-16

Family

ID=14598415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11290495A Expired - Fee Related JP3189621B2 (ja) 1995-05-11 1995-05-11 ダイボンディング方法および基板

Country Status (1)

Country Link
JP (1) JP3189621B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580407B1 (en) 1994-06-08 2003-06-17 Canon Kabushiki Kaisha Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580407B1 (en) 1994-06-08 2003-06-17 Canon Kabushiki Kaisha Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same

Also Published As

Publication number Publication date
JPH08306716A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
US6803253B2 (en) Method for laminating and mounting semiconductor chip
JP3189621B2 (ja) ダイボンディング方法および基板
JP3531580B2 (ja) ボンディング方法
KR20050122482A (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
JP3376861B2 (ja) バンプ付きワークの実装方法
JP2001068486A (ja) 半導体装置及びその製造方法
JPS59181025A (ja) 半導体装置
JP3381563B2 (ja) 半導体装置の製造方法
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JPH1187413A (ja) 半導体ベアチップ実装方法
JP2753112B2 (ja) 半導体装置の製造方法
JP3760578B2 (ja) 銀ペーストダイボンド材および半導体装置
JPH0888464A (ja) フリップチップ実装方法
JPH08298370A (ja) 電子部品の半田付け方法
JP5209329B2 (ja) 半導体装置の製造方法
JP2581103B2 (ja) チップ部品の導電接合方法
JPH10163230A (ja) 半導体実装方法
JPH02256252A (ja) 電子部品の実装方法
JPH04326747A (ja) 部品実装方法
JP3690843B2 (ja) 電子部品の実装方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JPS63190345A (ja) 半導体ペレツトの樹脂接着方法
JPH05145002A (ja) 半導体装置
KR20020080136A (ko) 반도체칩과 섭스트레이트의 접착 방법 및 그 구조
JP2000186261A (ja) 銅フレーム用接着剤、半導体パッケージ及び半導体パッケージの製造法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees