JPH05145002A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05145002A
JPH05145002A JP3308676A JP30867691A JPH05145002A JP H05145002 A JPH05145002 A JP H05145002A JP 3308676 A JP3308676 A JP 3308676A JP 30867691 A JP30867691 A JP 30867691A JP H05145002 A JPH05145002 A JP H05145002A
Authority
JP
Japan
Prior art keywords
bed
semiconductor chip
semiconductor device
air bubbles
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3308676A
Other languages
English (en)
Inventor
Manabu Yoshihara
学 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3308676A priority Critical patent/JPH05145002A/ja
Publication of JPH05145002A publication Critical patent/JPH05145002A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体チップを接着剤によりベット上に固着す
る際に接着剤内に気泡の生じない構成を有する半導体装
置を提供することである。 【構成】ベット12に表面から裏面へ貫通する複数の穴1
6，16，…を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はリードフレームを用い
た半導体装置に係わり、特に半導体チップが接着される
ベットの形状に関する。
【０００２】
【従来の技術】リードフレームを用いた半導体装置、例
えばＤＩＰ型半導体装置は例えば図５の断面図に示すよ
うに構成されている。図において、半導体チップ50は接
着剤例えばマウントペースト51によりベット52に接着さ
れている。そして、半導体チップ50上の図示していない
電極とインナーリード53，53，…とが金属細線54，54，
…により接続されている。そして、これらは樹脂による
パッケージ55によって封止されている。
【０００３】上記の様に半導体チップ50をベット52上に
マウントする場合、マウントペースト51を予めベット52
の上面に塗布しておく。それから、半導体チップ50とベ
ット52を圧着する。この場合、圧着前のベット52のマウ
ントペースト51の表面は凹凸になっているため、圧着の
際にマウントペースト51内に気泡56，56，…ができる。
【０００４】
【発明が解決しようとする課題】上記半導体装置は、回
路パターンが形成されているプリント基板上に半田付け
等により実装される際に、パッケージ55にクラックが生
じることがある。これは実装時に半導体装置が高温にさ
らされるため、気泡56，56，…内の水蒸気が膨脹するこ
とによって発生する。気泡56，56，…内の水蒸気が膨脹
すると半導体チップ50とベット52との間に剥離が起こ
り、パッケージ55又は半導体チップ50にクラックを生じ
させる。
【０００５】また、上記半導体装置に電源電圧を加えて
動作させると、気泡56，56，…内で半導体チップ50の裏
面とベット52の上面が露出している部分との間で放電が
起こり、半導体チップ50とベット52との間で電流のリー
クが発生する。
【０００６】この発明は上記のような事情を考慮してな
されたものであり、その目的は半導体チップを接着剤に
よりベット上に固着する際に接着剤内に気泡の生じない
構造を有する半導体装置を提供することである。
【０００７】
【課題を解決するための手段】この発明による半導体装
置は複数の穴が開孔されたベットと、上記ベット上に接
着剤を介して固着された半導体チップと、上記半導体チ
ップと上記ベットとインナーリードとを含んで封止する
パッケージとを具備したことを特徴とする。
【０００８】
【作用】ベットに開孔された複数の穴が半導体チップと
ベットとを圧着する際に、両者間に挟まれた接着剤に発
生する気泡をベット裏面へ逃がすように作用する。
【０００９】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１はこの発明の第１の実施例に係る半導
体装置の断面を示している。図において、半導体チップ
１０は接着剤（マウントペースト）１１によってベット
12に接着されている。そして、半導体チップ10上の図示
していない電極とインナーリード13，13，…が金属細線
14，14，…により接続されている。そして、これらは樹
脂によるパッケージ15により封止されている。また上記
ベット12には、図２の平面図に示すようにその表面から
裏面へ貫通する複数の穴16，16，…が開孔されている。
【００１０】ところで、上記半導体チップ10をベット12
にマウントする場合には従来技術と同様にマウントペー
スト11を使用した圧着により行われる。この圧着の際に
マウントペースト11内に発生する気泡はベット12の穴1
6，16，…から圧着の圧力によりベット12の裏面側へ押
し出される。このため、圧着後のマウントペースト11内
には気泡が残らない。したがって、上記のような半導体
装置では、半田付け等による実装の際に熱が加わったと
しても、パッケージ15又は半導体チップ10にはマウント
ペースト内の気泡を原因とするクラックが生じない。さ
らに、上記半導体装置では従来とは異なりマウントペー
ス内に気泡が生じないため、半導体チップとベットとの
間には電流のリークが発生しない。また、穴16，16，…
によりベット裏面とパッケージ15との界面の密着力が増
し、ベット裏面から発生するパッケージ15のクラックを
防止することができる。
【００１１】図３はこの発明の第２の実施例に係る半導
体装置の前記図１に対応する断面図であり、また図４は
図３中のベットの平面図を示す。上記第１の実施例で使
用されるベット12は穴部分を除いてはどこも同じ厚さで
あるが、この実施例に使用されるベット30はハーフエッ
チングにより半導体チップ10が入る大きさの凹部31が形
成されている。そして、この凹部31の周辺部はテーパ状
にエッチングされているので、この凹部31の断面形状は
逆台形状になっている。また、上記第１の実施例と同様
に、ベット30には表面から裏面へ貫通する複数の穴32，
32，…が形成されている。
【００１２】この第２の実施例においても上記第１の実
施例と同様に、ベットに穴が形成されているため、パッ
ケージ又は半導体チップに発生するクラック及び半導体
チップとベット間との電流のリークを防ぐことができ
る。さらに、この半導体装置では、ベット30の半導体チ
ップ10がマウントされる部分の厚さがハーフエッチング
により薄くなっているため、ベット30の裏面から半導体
チップ10の上面までの高さが低くなっている。このた
め、第１の実施例の半導体装置に比べ、半導体チップ10
上のパッケージ15を構成している樹脂厚を厚くすること
ができる。従って、半導体チップ10上の樹脂厚とベット
30下の樹脂厚との比を１：１に近づけることができる。
この樹脂厚の比が大きいと、半導体チップ10とベット30
とインナーリード13，13，…とボンディングワイヤ14，
14，…とを上型と下型からなる金型に挟み込み、この金
型内に硬化前の樹脂を圧入を行う際に、樹脂厚の薄くな
るほうには樹脂が完全に充填されないことがある。この
実施例では前記樹脂厚比が１：１に近くなるため、樹脂
の充填を容易に行うことができる。
【００１３】また、この第２の実施例では凹部31の周辺
部に形成されているテーパ部分が半導体チップ10をベッ
ト30へマウントする際のガイドとして作用する。このた
め、従来よりも半導体チップとベットとの位置合わせが
精度よく行える。さらに、このテーパ部分と半導体チッ
プ10の側壁部分との間にできる隙間は半導体チップ10と
ベット30との圧着の際に押し出されるマウントペースト
11の逃げ場になる。このため、押し出されたマウントペ
ースト11が半導体チップ10の上面に形成されている電極
を覆うことを防げる。
【００１４】
【発明の効果】以上説明したようにこの発明によれば、
半導体チップを接着剤によりベット上に固着する際に接
着剤内に気泡の生じない構成を有する半導体装置を提供
することができる。
【図面の簡単な説明】
【図１】この発明による第１の実施例に係る半導体装置
の断面図。
【図２】この発明による第１の実施例に係る半導体装置
のベット部の平面図。
【図３】この発明による第２の実施例に係る半導体装置
の断面図。
【図４】この発明による第２の実施例に係る半導体装置
のベット部の平面図。
【図５】従来の半導体装置の断面図。
【符号の説明】
10…半導体チップ、11…マウントペースト、12，30…ベ
ット、13…インナーリード、14…金属細線、15…パッケ
ージ、16，32…穴。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の穴が開孔されたベットと、 上記ベット上に接着剤を介して固着された半導体チップ
    と、 上記半導体チップと上記ベットとインナーリードとを含
    んで封止するパッケージとを具備したことを特徴とする
    半導体装置。
  2. 【請求項２】 上記ベットに上記半導体チップが収納さ
    れる凹部が形成されたことを特徴とする請求項１に記載
    の半導体装置。
JP3308676A 1991-11-25 1991-11-25 半導体装置 Pending JPH05145002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3308676A JPH05145002A (ja) 1991-11-25 1991-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3308676A JPH05145002A (ja) 1991-11-25 1991-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH05145002A true JPH05145002A (ja) 1993-06-11

Family

ID=17983949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3308676A Pending JPH05145002A (ja) 1991-11-25 1991-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH05145002A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596485A (en) * 1995-03-16 1997-01-21 Amkor Electronics, Inc. Plastic packaged integrated circuit with heat spreader
US5641987A (en) * 1994-06-21 1997-06-24 Anam Industrial Co., Ltd. Heat spreader suitable for use in semiconductor packages having different pad sizes
KR20010044948A (ko) * 1999-11-01 2001-06-05 마이클 디. 오브라이언 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641987A (en) * 1994-06-21 1997-06-24 Anam Industrial Co., Ltd. Heat spreader suitable for use in semiconductor packages having different pad sizes
US5596485A (en) * 1995-03-16 1997-01-21 Amkor Electronics, Inc. Plastic packaged integrated circuit with heat spreader
KR20010044948A (ko) * 1999-11-01 2001-06-05 마이클 디. 오브라이언 반도체 패키지

Similar Documents

Publication Publication Date Title
JP4479121B2 (ja) 半導体装置の製造方法
JPH06204272A (ja) 半導体装置の製造方法
JPH05145002A (ja) 半導体装置
JPH08139129A (ja) 半導体装置及び半導体装置の製造方法
JPH1197616A (ja) マルチチップモジュールおよびその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP3304672B2 (ja) 半導体装置及びその製造方法
JPH09219470A (ja) 半導体装置
JP2679224B2 (ja) 半導体装置の製造方法
JP2002319654A (ja) 半導体装置
JP3235520B2 (ja) 半導体装置の製造方法
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JPH06342817A (ja) 半導体装置
JPS62202544A (ja) 半導体装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH09129784A (ja) 半導体装置およびその製造方法
JP2535573B2 (ja) プラスチック・ピングリッドアレイの製造方法
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
WO1995010852A1 (en) Bonding of leads directly over chip active areas
JPH0974117A (ja) 半導体モジュールの樹脂封止方法
JPS58201335A (ja) 厚膜集積回路
JPH0582567A (ja) 電子部品の実装構造
JP2000223530A (ja) フリップチップ実装体および実装方法
JPH10284514A (ja) エリアアレイパッケージ型半導体装置の構造