JP2007508708A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP2007508708A
JP2007508708A JP2006534892A JP2006534892A JP2007508708A JP 2007508708 A JP2007508708 A JP 2007508708A JP 2006534892 A JP2006534892 A JP 2006534892A JP 2006534892 A JP2006534892 A JP 2006534892A JP 2007508708 A JP2007508708 A JP 2007508708A
Authority
JP
Japan
Prior art keywords
layer
carrier
intermediate layer
contact pad
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006534892A
Other languages
English (en)
Inventor
コーネリス、ヘー．シュリクス
パウル、ディイクストラ
ペーテル、ウェー．エム．ファン、デ、ワーテル
ルルフ、アー．イェー．フルーンフイス
ヨハンヌス、ウェー．ウェーカンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007508708A publication Critical patent/JP2007508708A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

装置はキャリアと電気素子を有する。キャリアは第１及び対向する第２の面を有し、接続層、中間層及びコンタクトパッドを備える。素子は第１の面にあり、接続層と結合される。それは中間層のパターン間の分離領域内にのびている封止により少なくとも一部は封入されている。保護層はキャリアの第２の面にあり、コンタクトパッドと中間層との間の接続部を覆う。

Description

発明の詳細な説明
本発明は、電気素子と第１の面及び対向する第２の面を有するキャリアを備える電子装置の製造方法に関し、
パターニングされた接続層、中間層及び連続的なキャリア層からなり、接続層はキャリアの第１の面にあり、前記中間層は導電材料からなり接続層のパターンとほぼ対応するパターンを有するキャリアを設けるステップ、
電気素子をキャリアに搭載するステップ、
中間層の表面まで延びる電機絶縁材料を塗布するステップ、及び
キャリア層の少なくとも一部を除去し、外部接続用であり、中間層の相互接続を介して対応する接着パッドと接続されるコンタクトパッドを形成するステップ
を含む。
本発明はまた、電気素子、絶縁材料の封止および素子に面する第１の面と対向する第２の面を有するキャリアを備える電子装置に関し、前記キャリアは、
パターニングされた接続層と、
外部のキャリアまたは素子との結合のためのコンタクトパッドと、
導電材料の中間層であって、相互接続層とコンタクトパッドとの間の相互接続を形成するためにパターニングされ、相互接続は互いに分離領域により分離され、封止が分離領域内にまでのびているものを含む。
このような方法およびこのような装置は米国特開２００１／００４９４５６号により公知である。この公知の装置は、例えば銅の、中間層を含むキャリアを有する。この文書では接着パッドはニッケルと金の二層構造である。キャリア層は例えばポリイミドテープまたはポリエステルテープであり、シリコン接着剤の層を有する中間層と付着される。中間層はエッチング法でパターニングされ、接着パッドがエッチマスクの役割をする。エッチングは中間層に形成される側面が凹状のプロファイルを有するよう行われる。このことは中間層と後に封止を形成するために備える電気絶縁材料との間の接着性を増す。エッチングの後、電気素子がキャリア上に搭載される。この素子は、この場合、後で封止内に封入される半導体素子である。封止後、キャリア層は完全に除去される。そして、コンタクトパッドは保護フラッシュ処理で設けられる。この処理は、パターニング後に残っている中間層の部分がニッケルと金の二層構造を有する結果をもたらす。
この発明の装置は、コンタクトパッドが接着パッドの正反対側に位置することが不利である。これは、接着パッドのピッチを接続される外部基板のコンタクトパッドのピッチに合わせるために一般にある程度経路変更が必要であるため不利である。異なるパターンが、キャリア層の除去後に塗布されるフォトレジストマスクの助けによって得られるかもしれない。しかし、フォトリソグラフィ工程は組み立て工場では望まれていない。
したがって、本発明の第１の目的は冒頭部分で説明した種類の方法で、キャリア内での経路変更および／または相互接続を許容し、キャリアの封止に対する接着性が良く、どんなはんだ付け工程の最中でも層間剥離のおそれのない装置をもたらす方法を提供することである。
この目的は、キャリアに導電材料を用いたキャリア層を有するキャリアを使用し、パターニングのためキャリアの第２の面からキャリア層を部分的に除去し、それとともに中間層の相互接続を介して接続層の対応するパターンに接続される外部接続用のコンタクトパッドをつくり、そして、キャリアの第２の面に中間層とコンタクトパッドの間の接続部を覆う保護層を備えることで達成される。
本発明の手法では、中間層に対向する金属層を含む特別なキャリアを用いる。これらの層の一つはキャリア層の役割を果たし、電気絶縁材料の付与後にパターニングされる。このようなキャリアの使用は未早期公開出願ＷＯ―ＩＢ０３／０１４２１（ＰＨＮＬ０２０３２７）に記述されている。それは接続層のパターンが電気絶縁材料内で機械的に固定され、中間層に沿って延在しているという重要な利点がある。さらに、接続層のパターンはキャリア層で備えるものと同じである必要がないという利点がある。
しかし、中間層とコンタクトパッドの間に層間剥離という問題が起きるかもしれないことがわかっている。そのような問題は素子を外部基板にはんだ付けするときの後続の工程において起こる。この問題は現在、中間層とコンタクトパッドの間の接続部を保護層で覆うことで解決している。
好ましい実施形態において、キャリアは第２の面にパターニングされたマスク層を有する。このマスク層はまずキャリア層のパターニング用のエッチマスクとしての役割をする。次いで、外部基板への接続に必要なはんだへの接着層の役割を果たす。適当な材料としてニッケルパラジウム、ニッケル金、さらにニッケルパラジウム金がある。キャリアがエッチマスクを有することにより、組み立て工程で追加のフォトマスクが必要ない。このようなエッチマスクを有するキャリアとその使用は未早期公開出願ＷＯ―ＩＢ０３／０１２９９（ＰＨＮＬ０２１１００）に記述されている。
保護層の構造と適用方法は素子へのさらなる要件や組み立て工場の技術的実現性に基づいて変わる。吹きつけ、浸漬、被膜や蒸着といった技術はすべて適用できる。これは、アセンブリが複数の個々の素子に分離される前に保護層が塗布されるからである。もちろん主要な要求は外部基板への結合ができなくなるような損傷をコンタクトパッドが受けるべきでないということである。
保護層は導電性でも絶縁性でも良い。装置が鉛フリーはんだを使用する場合、このタイプのはんだの安定温度、現在は約２６０℃、が必要となる。コンタクトパッドの銅と中間層のアルミニウムもしくはアルミニウム合金により構成されるキャリアと組み合わせる好ましい導電層は例えばスズである。これはアルミニウムによく接着することはないので、アルミニウムの露出した表面ははんだ付けしにくい。代替はニッケルの使用であろうが、中間層の表面に沿ってのびている部分がはんだ付けできるようになることを防ぐ方法が必要になる。
保護層が絶縁層の場合には、保護層をパターニングされたものとして与えることは特に好ましい。これは別の方法で実現できる。
第１の実施形態では、コンタクトパッド、特にその上の接着層、とその他の材料との表面特性の違いを用いる。例えば、これは好適な溶媒における好適な材料の選択により実現される。
この第１の実施形態の代替例は２ステップの方法でも実現できる。第１のステップでは、コンタクトパッドに選択的に接着する第１の材料を設ける。結果としてコンタクトパッドの表面は所望の表面特性に変わる。第２のステップでは、コンタクトパッドで材料には接着しない保護層が与えられる。第１の材料の層は後で除去されてもよい。しかし、もしこの層が十分に薄くはんだの障害とならない場合は、これは不要である。ここで、特に例えば金の接着層と組み合わせる場合、変性した末端基を持つチオールが好ましい。そのようなチオールは金表面に単層を形成する。単層の露出した背面には所望の表面特性を与えることができる。
第２の実施形態では、ある程度の加熱で液体になる材料を使用する。外部基板への接合のためのリフロー処理中のはんだボールの圧力は、保護層を局所的に除去するのに十分である。そのような材料の例には、アクリル酸塩やステアリン酸のような脂肪酸が含まれる。
脂肪酸ははんだフラックスとして用いられることが知られている。好ましくは、これらはんだフラックスにアルコールのような有機溶媒を加えたものが使用される。これは外部基板に素子を配置する前に従来用いられているいかなる洗浄液に対する保護を与える傾向がある。
アクリル酸塩は弱い加熱、例えば１００℃、で溶け、その後硬化する。組み立て工程でのこのタイプの材料の使用は未早期公開出願ＷＯ―ＩＢ０３／０２２９２（ＰＨＮＬ０２０４７１）に記載されており、ここに参考として含まれる。加熱は素子を下方へ動かし、あらゆるはんだボールとコンタクトパッドの間の接続を確立する。その後、例えばリフロー工程や切り離しの間、の温度上昇はアクリル酸塩を架橋させ温度に対して安定的な層とする。
第３の実施形態では、キャリアの第２の面を空洞状構造とする。空洞内にあるときは固まったり硬化したりするが、コンタクトパッド上に薄いフィルムとしてある時は硬化しない材料を使用する。例として嫌気的に硬化する材料がある。これは、例えばヒドロペルオキシド内のアクリレートエステルのような特別に選ばれた溶剤内のアクリレートエステルである。好適な例は、クメンヒドロペルオキシド内のジメチルアクリレートエステルである。代替的には、空洞状構造を充填する充填材料が与えられ、それから表面にコンタクトパッドを再び作るために洗浄や磨き工程が行われる。
第４の好ましい実施形態では、キャリアは第２の面にマスキング層を有し、マスキング層を介してまずキャリア層がコンタクトパッドにパターニングされ、パターニング後マスキング層は対応するコンタクトパッドよりも大きい表面領域を有し、その後、キャリアの第２の面にポジ型感光組成物を塗布し、フォトリドグラフィ処理でマスキング層をマスクとして使用し、照射領域が浸食され照射領域と非照射領域でパターニングされる。本実施形態でのキャリアの使用は、未早期公開出願ＷＯＩＢ０３／０１２９９（ＰＨＮＬ０２１１００）に記載されている。キャリア層のエッチングによりマスキング層はキャリア層に沿って延び、マスキング層は次のステップでも再び使用できる。ポジ型感光組成物はそれ自体、ポジ型フォトレジストとして知られている。代替的には、適当な光化学性質の開始剤を適当な組成に加えてもよい。そのような組成は、コンタクトパッドの材料および中間層の材料の両方に良好な接着性を有する材料を含んでもよい。この材料は導電ポリマーにしてもよい。
電気素子は絶縁材料内に封止されることが好ましい。しかし本来は必要でない。素子はキャリアの第１の面の空洞部に備えてもよい。素子は工程の最後にキャリアの第２の面に取り付けてもよい。この場合、接続層はキャリアの第１の面と平行な相互接続層として機能する。もし封止する場合、封止は素子の側面のみに設けてもよい。キャリアからみて外方に向いている面は放熱層となる。これは特に素子が集積回路や電源デバイスの時に適している。
さらなる方法として、溶液、特に水溶液、に浸したり漬けたりできる材料の使用がある。好適な材料は中間層１２及び／または第２の金属層１３に化学的に結合されるようなものである。その例は、ＣｒＯ２、ＴｉＯ２、ＺｒＯ２、ＣｅＯ２などの無機物である。加えて、銅に似た熱膨張率の有機被膜を適用してもよい。好適な被膜は、例えばシリコーン、エポキシやアミドである。
電気素子は半導体素子でもよく、キャリアの分解能はワイヤボンドやフリップチップとの結合に十分である。フリップチップに電気素子を取り付けることが予測される場合、キャリア層の厚さは中間層や接続層に比べて大きくなる。このことは機械的安定性を失うこと無く、接続層や同様に中間層で画定されるパターンの解像度を高める。
導入部で説明した種類の電子装置で、キャリアでの経路変更および／または相互接続を許容し、封止に対するキャリアの接着性が良好で装置でのはんだ付けの最中に層間剥離のおそれのないものを提供することが本発明の第２の目的である。
この目的は、中間層とコンタクトパッドとの境界部を保護するためにキャリアの第２の面に保護層を配置することで達成される。本発明の手法の参照に述べられているように、保護層は層間剥離の問題を解決し、封止内で相互接続層が機械的に固定されているキャリアの使用を可能にする。
接続層とコンタクトパッドは銅で作り、中間層には異なる材料を用いるのが好ましい。銅は導電性の良い材料として知られている。さらに、もし接着層や二重層を与えた後に必要であれば、異なる組成の多くの種類のバンプを用いることができる。中間層に適した材料には、Ｆｅ−Ｎｉ、Ｆｅ−Ｃｒ−Ｎｉ、Ａｌ、望ましくは０．５≦ｘ≦０．９９であるＡｌｘＳｉ１−ｘ、ＡｌｘＣｕ１−ｘ、ＡｌｘＧｅ１−ｘのような、Ａｌ、Ｎｉ、Ｃｒ合金等がある。
好ましい実施の形態では、接続層の対応するパターンに合わせて多くのコンタクトパッドが横方向に配置される。本発明は特にコンタクトパッドと中間層との接続部がキャリアの第２の面で完全に露出している実施形態に適している。従来技術で知られている装置では、ニッケル金が中間層を完全に覆っている。また、中間層は銅からなる。しかし、銅とニッケルの接着は、例えば銅とアルミニウムの接着ほどは問題でない。
コンタクトパッドが十分な厚みをもつと有利である。これにより本発明の手法に従って、コンタクトパッドの層をキャリア層として用いることができる。さらに、コンタクトパッドの表面は中間層の表面を越えてのびている。このように中間層は、横方向に延在する保護層によって覆われている。
変形例には、保護層がコンタクトパッド間の空洞状構造を埋めるものがある。この結果、装置はキャリアの第２の面にほぼ平坦な表面を持つ。キャリアの第２の面を適切に観察するとコンタクトパッドが中間層の表面に突起部のように現れる。空洞状構造は導体パッド間の空間のことであり、空洞形状はコンタクトパッドの横断面図にみられる。
好ましい実施形態において、導体パッドは主層とマスキング層を有し、前記マスキング層はキャリアの第２の面にあり主層より大きな表面領域をもつ。保護層はマスキング層と中間層との間に確実に存在し、マスキング層上の保護層の垂直突起に確実に重なりが存在する。この構造は本発明の方法の第４の実施形態の結果である。これは組み立て時にフォトリソグラフィマスクを必要としない実施に適している。光源への露出は十分である。さらに、この実施形態は、コンタクトパッド間の空間が完全には埋められないという有利な点がある。これはいろいろな層間の熱膨張率の違いにより容易に対処することを可能にする。
素子は少なくとも一部は封止される半導体素子が好ましい。
本発明のこれらの特徴およびその他の特徴は図面を参照することによりさらに明らかなものとなるであろう。
図面は正確には描かれていない。同じ参照番号は同等の部分を指す。その他の実施形態は添付した請求の範囲の保護範囲内である。
図１は第１の実施形態の電気素子１０の断面図である。この場合、前記電気素子は５つのコンタクトを持った半個別半導体素子である。しかしこれは決して必須ではない。図２は第１の実施形態の平面図であり、線Ａ−Ａは図１の断面を表す。半導体素子は第１の金属層１１、中間層１２、第２の金属層１３を有するキャリア３０を備える。この例では、第１の金属層１１及び第２の金属層１３は銅からなり、中間層はＡｌ．９９Ｓｉ．０１からなる。さらに、キャリア３０は第１のエッチマスク１４と第２のエッチマスク１７を備える。第１のエッチマスク１４および第２のエッチマスク１７はＮｉＡｕの接着層からなる。キャリア３０は第１のエッチマスク１４を用いて第１の面からパターン加工され、その結果、開口１５と接続導体３１―３５が形成される。このために、まず第１の金属層１１がエッチングされ、次に中間層１２がエッチングされるというエッチング工程が用いられ、それにより接続導体３１―３５の側面にくぼみ１６が形成される。続いて、接続領域２１を有する半導体素子２０が接続手段２２、この場合は金バンプ、により接続導体３１―３５に接続されている。このために、フリップチップ技術が用いられる。続いて、エンベロープ４０が与えられ、エンベロープ４０はキャリアのくぼみ１６の中までのびるので機械的固定がなされる。機械的固定はどんな手法でもよく、エンベロープ４０に覆われた層の一つがのびているものでよく、また、少なくとも一部が覆われているものでもよい。これらの層には第１のエッチマスク１４、第１の金属層１１および中間層１２が含まれる。特にもし第１の金属層１１が１０μｍ程度、好ましくは少なくとも２０μｍ、の十分な厚みを持っていた場合、第１の金属層１１のエッチングは側面にまであがる。このように、第１のエッチマスク１４は第１の金属層１１を越えて延在し、これは固定に十分である。中間層１２は、ここでの接続に際し、所望の厚み、材料を選択できる。続いて、第２の金属層１３が第２のエッチマスク１７によりパターン加工される。これは、第２のエッチマスク１７に合わせてだけでなく、中間層に合わせても第２の金属層１３を選択的に除去するエッチング溶液内に素子を置くことで行える。エッチング材料自体は知られており、出願ＷＯＩＢ０３／０１２９９に記載されている。さらに、開口１５は半導体装置１０の分離にも用いられる。これは、機械的固定がしっかりと接続導体３１−３５を封入する、言い換えれば、半導体素子２０の位置だけでなくその素子を越えて固定するというさらなる有利点を有する。半導体装置１０のサイズは、例えば、約１×１ｍｍである。開口１５の幅は、例えば、４０−１００μｍである。第１の金属層１１、中間層１２及び第２の金属層１３の厚さはそれぞれ３０μｍ、４０μｍ、３０μｍが選択される。しかし、これは用途による要求に応じて選ばれる。第１の金属層１１と中間層１２が約２０μｍの厚みである一方、第３の金属層の厚さは６０μｍである。本発明によれば、さらに保護層１９が取り付けられる。これは、本実施形態では、クメンヒドロペルオキシドにジメチルアクリレートエステルの組成を与えることで行える。この組成は導体パッド３１、３２の間の空間を固め、表面は固めない。結果として、表面層１７には保護層１９がないままである。図では保護層が平面状に現されているが、これは必要事項ではない。
図３は図１の詳細であり、本発明の実施形態で得られる層の形成がより正確に現される。中間層１２は第１の金属層１１と接続する面の径が反対側より小さく、その結果中間層の機械的固定となる。さらに、エッチマスク１７が第３の金属層１３を越えて延在していることが明らかである。好ましくは、エッチマスクは制御手段で変形される。これは、例えば、ゴム製のブロックをエッチマスク１７の表面に与えることで実行できる。エッチマスク１７に何か変形可能なブロックを押しつけることで、エッチマスク１７の端が中間層１２に向かって押される。これは後々エッチマスクへの損傷を防ぐ。
第１の実施形態の電子装置の断面図である。 第１の実施形態の平面図である。 図１に示す断面の拡大図である。

Claims (10)

  1. 電気素子と、第１の面および対向する第２の面を有するキャリアと、を備える電子装置の製造方法において、
    パターニングされた接続層、中間層及び導電材料の連続的なキャリア層を備えるキャリアであって、前記接続層は前記キャリアの第１の面にあり、前記中間層は導電材料からなり前記接続層のパターンとほぼ対応するパターンを有しているものを設けるステップと、
    電気素子を前記キャリアに搭載するステップと、
    絶縁材料を前記中間層の表面に達するように塗布するステップと、
    前記キャリアの第２の面からキャリア層をパターン加工して、中間層の相互接続部を介して対応する接続層のパターンと接続される外部接触用のコンタクトパッドをつくるステップと、
    キャリアの第２の面に中間層とコンタクトパッドの間の接続部分を覆う保護層を設けるステップと、
    を含む方法。
  2. 前記保護層は絶縁材料からなり、コンタクトパッドは露出したままにしておくことを特徴とする請求項１に記載の方法。
  3. 前記キャリアにはその第２の面にマスキング層が設けられ、コンタクトパッドにキャリア層がパターン加工され、そのパターン工程の結果、前記マスキング層は対応するコンタクトパッドよりも大きい表面領域を有し、ポジ型感光組成物をキャリアの第２の面に加えて、照射領域を浸食しマスキング層をマスクとして用いるフォトリソグラフィ処理にて照射領域と非照射領域のパターンを形成することを特徴とする請求項１または２に記載の方法。
  4. 前記キャリアの接続層が接合パッドを有し、
    電気素子がキャリアの第１の面に取り付けられ、素子の接合パッドとそれに対応する前記接続層の接合パッドとが結合されることを特徴とする請求項１に記載の方法。
  5. 電気素子と、絶縁材料の封止と、素子に面する第１の面とそれに対向する第２の面を有するキャリアを備えた電子装置において、前記キャリアは
    パターニングされた接続層と、
    外部のキャリアや素子と結合するためのコンタクトパッドと、
    相互接続層と前記コンタクトパッドの間の相互接続部をつくるためにパターン形成された導電材料の中間層と、
    前記相互接続部は分離領域により互いに分離され、その分離領域内までのびている封止と、
    前記中間層と前記コンタクトパッドの間の境界部を保護するために前記キャリアの第２の面に設けられている保護層と、
    を有する電子装置。
  6. キャリアの第１の面にある接着パッド及びその他の導電素子が封止内で機械的に固定されていることを特徴とする請求項５に記載の電子装置。
  7. 少なくともコンタクトパッドが対応する接着パッドに合わせて延在されていることを特徴とする請求項５または６に記載の電子装置。
  8. 保護層が中間層を覆うように延在していることを特徴とする請求項５に記載の電子装置。
  9. コンタクトパッドが主層とマスキング層を有し、前記マスキング層はキャリアの第２の面にあり前記主層よりも大きい表面領域を有し、
    保護層はマスキング層と中間層の間に確実に存在し、マスキング層上の保護層の垂直突起に確実に重なりが存在することを特徴とする請求項５に記載の電子装置。
  10. 電気素子は少なくとも一部が封止内に封入されている半導体素子であることを特徴とする請求項５に記載の電子装置。
JP2006534892A 2003-10-15 2004-10-12 電子装置およびその製造方法 Withdrawn JP2007508708A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103818 2003-10-15
PCT/IB2004/052068 WO2005038882A2 (en) 2003-10-15 2004-10-12 Electronic device and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
JP2007508708A true JP2007508708A (ja) 2007-04-05

Family

ID=34443018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534892A Withdrawn JP2007508708A (ja) 2003-10-15 2004-10-12 電子装置およびその製造方法

Country Status (6)

Country Link
US (2) US7514801B2 (ja)
EP (1) EP1676308B1 (ja)
JP (1) JP2007508708A (ja)
CN (1) CN100541753C (ja)
TW (1) TW200520272A (ja)
WO (1) WO2005038882A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325622B (en) * 2007-02-06 2010-06-01 Siliconware Precision Industries Co Ltd Semiconductor package substrate
EP2272304A2 (en) * 2008-03-13 2011-01-12 Nxp B.V. Luminescent component and manufacturing method
EP2242066A1 (en) * 2009-04-17 2010-10-20 Nxp B.V. Inductive components for dc/dc converters and methods of manufacture thereof
EP3820258A1 (en) * 2019-11-08 2021-05-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with exposed layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US5847548A (en) 1997-09-26 1998-12-08 Lucent Technologies Inc. Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same
JPH11251505A (ja) 1998-03-04 1999-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6562660B1 (en) 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
AU2003214579A1 (en) * 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
US7514801B2 (en) 2009-04-07
EP1676308B1 (en) 2012-07-25
US20090162791A1 (en) 2009-06-25
US7858444B2 (en) 2010-12-28
WO2005038882A3 (en) 2005-06-02
EP1676308A2 (en) 2006-07-05
CN1868052A (zh) 2006-11-22
CN100541753C (zh) 2009-09-16
WO2005038882A2 (en) 2005-04-28
TW200520272A (en) 2005-06-16
US20070052097A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR101009818B1 (ko) 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JP4752825B2 (ja) 半導体装置の製造方法
JP2000183094A (ja) 半導体装置およびその製造方法
KR100639736B1 (ko) 회로 장치의 제조 방법
US8269354B2 (en) Semiconductor package substrate structure and manufacturing method thereof
JP2008112995A (ja) 回路基板及びその製造方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
KR100658023B1 (ko) 회로 장치의 제조 방법
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
US7858444B2 (en) Electronic device and method of manufacturing thereof
US8378487B2 (en) Wafer level chip package and a method of fabricating thereof
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP3552660B2 (ja) 半導体装置の製造方法
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP4461628B2 (ja) 半導体パッケージの製造方法
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법
JP3381833B2 (ja) Ｂｇａ型半導体装置およびその製造方法
JP2005302816A (ja) 半導体装置及びその製造方法
CN116529879A (zh) 预模制衬底和用于制造预模制衬底的方法
US20100132992A1 (en) Device mounting board and semiconductor module
JPH11126794A (ja) 実装回路装置の製造方法
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス
JP2005064536A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091008