CN116529879A - 预模制衬底和用于制造预模制衬底的方法 - Google Patents

预模制衬底和用于制造预模制衬底的方法 Download PDF

Info

Publication number
CN116529879A
CN116529879A CN202180006783.2A CN202180006783A CN116529879A CN 116529879 A CN116529879 A CN 116529879A CN 202180006783 A CN202180006783 A CN 202180006783A CN 116529879 A CN116529879 A CN 116529879A
Authority
CN
China
Prior art keywords
substrate
resin
premolded
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006783.2A
Other languages
English (en)
Inventor
具钟会
裵仁燮
兪光在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Haesung DS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haesung DS Co Ltd filed Critical Haesung DS Co Ltd
Publication of CN116529879A publication Critical patent/CN116529879A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种制造预模制衬底的方法包含：制备导电衬底；在衬底的一个表面上形成凹槽；布置树脂以覆盖衬底的一个表面和凹槽；去除树脂的一部分，使得衬底的一个表面的至少一部分突出高于覆盖凹槽的树脂的表面；以及在衬底的另一表面上形成电路图案。

Description

预模制衬底和用于制造预模制衬底的方法
技术领域
实施例涉及一种预模制衬底和制造预模制衬底的方法，且更确切地说，涉及制造具有高可靠性的预模制衬底的方法。
背景技术
举例来说，电路板对例如半导体封装的电子组件是必要的组件，且需要具有适用于使用电路板的产品的电子电路特性和操作环境的高可靠性水平的电路板制造技术。
在电路板或引线框架中，存在预模制型衬底或预模制型引线框架，模制树脂的一部分布置在所述预模制型衬底或预模制型引线框架上。预模制型衬底或预模制型引线框架具有缩短半导体封装制造过程的优点，因为模制树脂的一部分预先布置在半导体芯片的安装之前。
举例来说，美国专利第7,723,163号公开一种制造预模制引线框架的方法。
(专利文献1)美国专利第7,723,163号(2010年5月25日)
发明内容
技术问题
实施例提供一种预模制衬底和制造预模制衬底的方法，其可改进可靠性且减小制造成本。
问题解决方案
一种根据实施例的预模制衬底包含：导电衬底，具有一个表面和另一表面，导电衬底包含形成于一个表面上的凹槽和形成于另一表面上的电路图案；以及树脂，布置于凹槽中，其中衬底的一个表面的至少一部分突出高于树脂的表面。
电路图案可包含：安装部分，半导体芯片可安装在所述安装部分上；以及焊盘，位于安装部分外部且通过导线电连接到半导体芯片。
一种制造根据实施例的预模制衬底的方法包含：制备导电衬底；在衬底的一个表面上形成凹槽；布置树脂以覆盖衬底的一个表面和凹槽；去除树脂的一部分，使得衬底的一个表面的至少一部分突出高于覆盖凹槽的树脂的表面；以及在衬底的另一表面上形成电路图案。
凹槽的形成可包含去除衬底的一个表面的一部分。
凹槽的形成可包含通过半蚀刻方法去除衬底的一个表面的一部分。
凹槽的形成可包含在衬底的一个表面上布置光敏抗蚀剂、曝光和显影对应于面向衬底的一个表面的凹槽的凹槽图案掩模，以及通过将蚀刻剂施加到衬底的一个表面而去除衬底的一个表面的一部分。
通过形成凹槽的衬底的带凹槽部分的厚度可为35微米或大于35微米。
制造预模制衬底的方法可进一步包含在凹槽的形成与树脂的布置之间使衬底的一个表面粗糙化的表面处理操作。
制造预模制衬底的方法可进一步包含在树脂的布置与树脂的一部分的去除之间固化树脂。
在树脂的布置中，树脂可布置成覆盖衬底的一个表面的整个区域和凹槽。
树脂的一部分的去除可包含首先从衬底的整个区域去除树脂，使得暴露衬底的一个表面，且其次在暴露衬底的一个表面之后去除覆盖凹槽的树脂。
在树脂的一部分的去除中，可使用激光束或抛光刷去除树脂。
通过树脂的一部分的去除，衬底的一个表面的至少一部分突出高于树脂的表面的高度可为0.01毫米到0.03毫米。
电路图案的形成可包含在衬底的另一表面上布置光敏抗蚀剂、曝光和显影对应于面向衬底的另一表面的电路图案的图案掩模，以及通过将蚀刻剂施加到衬底的另一表面而去除衬底的另一表面的一部分。
电路图案的形成可进一步包含在将蚀刻剂施加到衬底的另一表面之前形成覆盖衬底的一个表面的保护层，以及在将蚀刻剂施加到衬底的另一表面之后去除保护层。
制造预模制衬底的方法可进一步包含在衬底的一个表面和衬底的另一表面上的电路图案的一个表面中的至少一个表面上形成镀层。
公开的有利效果
根据一种预模制衬底和一种制造根据上文所描述的实施例的预模制衬底的方法，衬底由布置在一个表面上的凹槽中的树脂稳定地支撑。因此，可在半导体组装过程期间稳定地维持预模制衬底的总体结构。
另外，因为衬底的电路图案的焊盘可邻近于安装部分定位，所以可在半导体芯片与衬底的焊盘之间的线接合过程期间将导电线的长度设置为较短。因此，可减少半导体封装的制造成本和制造时间。
另外，因为衬底的一个表面的安装端形成为突出高于树脂的端表面，所以当预模制衬底安装在印刷电路板上时，可扩展针对焊接过程应用焊料的区域，使得可改进预模制衬底的安装结构的可靠性。
附图说明
图1为根据实施例的预模制衬底的横截面图。
图2到图12为示出根据实施例的制造预模制衬底的方法的操作的横截面图。
图13为示意性地示出根据实施例的制造预模制衬底的方法的操作的流程图。
具体实施方式
参考随附附图将清楚本公开，在随附附图中示出本公开的实施例。然而，本公开可以许多不同形式实施，且不应解释为限于本文中所阐述的实施例；确切而言，提供这些实例实施例以使得本公开将为透彻的及完整的，且将本发明概念充分传达给本领域的普通技术人员，且本公开仅由权利要求的范围界定。本文中所使用的术语仅用于描述特定实施例，且并不具有限制本公开的任何意图。除非上下文另外清楚地规定，否则单数形式的表述包含复数形式的表述。术语“包括(comprise)”和/或“包括(comprising)”当在本说明书中使用时指定所陈述组件、步骤、操作和/或元件的存在，但并不排除一或多个其它组件、步骤、操作和/或元件的存在或添加。应理解，尽管本文中可使用术语第一、第二等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一元件。
图1为根据实施例的预模制衬底的横截面图。
图1中所示出的根据实施例的预模制衬底包含导电衬底(10)和布置于衬底(10)的凹槽(13)中的树脂(20)。
衬底(10)可包含导电金属材料。举例来说，衬底(10)可由例如Cu或Fe的单一材料制成，且可由例如铜合金(例如Cu-Sn、Cu-Zr、Cu-Fe和Cu-Zn)和铁合金(例如Fe-Ni和Fe-Ni-Co)的多种材料制成。另外，市售引线框架材料可应用为衬底(10)的材料。
衬底(10)包含形成于一个表面上的凹槽(13)和形成于另一表面上的电路图案(16)。凹槽(13)可称为预模制凹槽。
树脂(20)可布置于衬底(10)的凹槽(13)中。树脂(20)与衬底(10)一起形成预模制衬底。树脂(20)可保护衬底(10)。
树脂(20)为电绝缘材料。树脂(20)可包含热塑性树脂或热固性树脂，且可包含80重量％到90重量％或更大量的二氧化硅以便最小化热膨胀。另外，树脂(20)可用于防止焊膏在衬底(10)的一个表面上扩散。
衬底(10)的一个表面的至少一部分的安装端(12)的表面(12e)可突出高于树脂(20)的端表面(20d)。
根据具有上述配置的预模制衬底，衬底(10)由布置于一个表面上的凹槽(13)中的树脂(20)稳定地支撑。因此，可在半导体组装过程期间稳定地维持预模制衬底的总体结构。
另外，衬底(10)的一个表面的安装端(12)形成为突出高于树脂(20)的端面(20d)，使得安装端(12)可用作用于电连接的安装导电焊盘。用于焊接过程的焊料可施加到衬底(10)的一个表面的安装端(12)的表面(12e)。根据此预模制衬底，当预模制衬底安装于印刷电路板(printed circuit board；PCB)上时，可扩展针对焊接过程应用焊料的区域，使得可改进预模制衬底的安装结构的可靠性。
另外，形成于衬底(10)的另一表面上的电路图案(16)包含位于安装部分(16d)外部的焊盘(16l)，半导体芯片(3)可安装于所述安装部分上。焊盘(16l)可通过导电线(6)电连接到半导体芯片(3)。因为焊盘(16l)可接近于安装部分(16d)定位，所以可在半导体芯片(3)的焊盘(16l)与衬底(10)的线接合过程期间将导电线(6)的长度设置为较短。这可减少制造成本和制造时间。
图2到图12为示出根据实施例的制造预模制衬底的方法的操作的横截面图，且图13为示意性地示出根据实施例的制造预模制衬底的方法的操作的流程图。
图2到图13中所示出的根据实施例的制造预模制衬底的方法包含：制备导电衬底的操作(S100)、在衬底的一个表面上形成凹槽的操作(S110)、布置树脂以覆盖衬底的一个表面和凹槽的操作(S120)、从衬底的一个表面去除树脂的一部分的操作(S130)和在衬底的另一表面上形成电路图案的操作(S140)。
从衬底的一个表面去除树脂的一部分的操作(S130)和在衬底的另一表面上形成电路图案的操作(S140)不必以图13中所示出的次序执行，举例来说，可首先执行在衬底的另一表面上形成电路图案的操作(S140)，且其后可执行从衬底的一个表面去除树脂的一部分的操作(S130)。
根据根据图2到图13中所示出的实施例的预模制衬底的制造方法，可使用导电衬底制造用于半导体封装的引线框架。在下文中，‘引线框架’为通过根据实施例的制造预模制衬底的方法制造的电路板的实例，其中引线框架的下表面对应于电路板的一个表面，且引线框架的上表面对应于电路板的另一表面。
本公开的实施方式
如图2中所示出，执行制备由导电金属(例如，包含铜(Cu)或铜合金的材料)制成的衬底(10)。在图2中，衬底(10)的下表面为一个表面(11)，且上表面为另一表面(15)。举例来说，衬底(10)可呈用于电路板的刚性基底膜或用于柔性印刷电路板(flexible printedcircuit board；FPCB)的薄柔性基底膜的形式。
参考图3，在制备衬底(10)之后，抗蚀剂层(70)和抗蚀剂层(80)分别布置于衬底(10)的一个表面和另一表面上。抗蚀剂层(70)和抗蚀剂层(80)可为例如对光反应的光敏抗蚀剂(光致抗蚀剂)。
参考图4，具有待形成于衬底(10)的一个表面上的凹槽的图案的凹槽图案掩模(71)布置成面向布置于衬底(10)的一个表面上的抗蚀剂层(70)。另外，通过执行使用光源(90)经由凹槽图案掩模(71)将光照射到衬底(10)的一个表面上的抗蚀剂层(70)的曝光工艺，在抗蚀剂层(70)上形成曝光区域(70a)。
在曝光工艺之后，可执行显影工艺，其中通过使显影剂与具有通过曝光工艺形成的曝光区域(70a)的抗蚀剂层(70)接触而去除曝光区域(70a)来仅保留抗蚀剂层(70)的一部分。
如上文所描述的抗蚀剂层(70)、曝光工艺和显影工艺的布置可为在衬底(10)的一个表面上形成凹槽的部分。
实施例不受图4中所示出的正型光敏方法限制，且可使用去除暴露于光的抗蚀剂层的一部分的负型方法。
参考图5，执行去除衬底(10)的一个表面的一部分。衬底(10)的一个表面的一部分的去除可为在衬底(10)的一个表面上形成凹槽的一部分。
衬底(10)的一个表面的一部分的去除可包含去除衬底(10)的一个表面的通过半蚀刻方法去除抗蚀剂层(70)的一部分而暴露于外部的一部分。可使用喷雾喷射方法作为半蚀刻方法，其中含有铜(Cu)或铜合金材料的氯化铜蚀刻剂通过喷嘴(60)喷射到衬底(10)的一个表面上。
图6示出衬底(10)，其中通过半蚀刻方法去除衬底(10)的一个表面的一部分而在一个表面上形成多个凹槽(13)。从衬底(10)的一个表面上的凹槽(13)外部暴露于外部的安装端(12)具有与衬底(10)的材料相同的材料，且因此可包含Cu或Cu合金材料。
在去除衬底(10)的一个表面的一部分以在衬底(10)的一个表面上形成凹槽(13)的过程中，为了防止衬底(10)的变形和起皱，凹槽(13)由衬底(10)形成的一部分(即，在形成凹槽(13)的位置处的衬底(10)的剩余部分)的厚度(t)可形成为35微米或大于35微米。
参考图7，在衬底(10)的一个表面上形成凹槽之后，执行在衬底(10)的一个表面上布置树脂(20)以覆盖衬底(10)的一个表面的整个区域和凹槽(13)。
树脂(20)可包含不具有导电性的材料，例如绝缘树脂。可使用液体树脂或含有树脂组分的固体带、含有树脂组分的粉末等作为布置于衬底(10)的一个表面上的绝缘树脂。在将树脂(20)布置于衬底(10)的一个表面上之后，可执行固化树脂(20)。
可在图6中所示出的去除衬底(10)的一个表面的一部分与图7中所示出的布置树脂(20)之间执行使衬底(10)的一个表面粗糙化的表面处理操作。
表面处理操作为使衬底(10)的一个表面的安装端(12)的表面以及安装端(12)之间的凹槽(13)粗糙化，以改进树脂(20)与衬底(10)的一个表面之间的粘合性能。表面处理操作可为通过电镀在衬底(10)的一个表面和凹槽(13)上形成细小的突起，或通过蚀刻工艺或机械抛光工艺在衬底(10)的一个表面和凹槽(13)上形成微小的凹入凹槽。
参考图8，在将树脂(20)布置于衬底(10)的一个表面上之后，可执行去除树脂(20)的暴露表面的一部分。树脂(20)的暴露表面的一部分的去除可包含首先从衬底(10)的一个表面的整个区域去除树脂(20)的一部分以暴露安装端(12)的表面(12e)，且其次在暴露安装端(12)的表面(12e)之后去除覆盖凹槽(13)的树脂(20)。
可通过在树脂(20)的表面上照射激光束或使用抛光刷(100)抛光树脂(20)的表面来执行树脂(20)的暴露表面的一部分的去除。
举例来说，当使用激光去除树脂(20)的表面的一部分时，对导电衬底(10)不存在影响。可使用具有紫外线波长带到红外线波长带的波长的激光作为用于仅去除树脂(20)的波长带。
举例来说，当使用抛光刷(100)去除树脂(20)的表面的一部分时，可使用具有在100到1000范围内的粒度的刷毛刷。
在其次去除树脂(20)之后，可执行使树脂(20)的暴露于外部的端表面(20d)平坦化。
当完成树脂(20)的一部分的去除时，衬底(10)的一个表面的至少一部分的安装端(12)的表面(12e)可突出高于树脂(20)的端表面(20d)。安装端(12)的表面(12e)突出高于树脂(20)的端表面(20d)的高度(s)可为0.01毫米到0.03毫米。
因为衬底(10)的安装端(12)的表面(12e)突出高于树脂(20)的端面(20d)，所以安装端(12)将用作用于电连接的安装导电焊盘。用于焊接过程的焊料可施加到衬底(10)的一个表面的安装端(12)的表面(12e)。根据此预模制衬底，当预模制衬底安装于PCB上时，可扩展针对焊接过程应用焊料的区域，使得可改进预模制衬底的安装结构的可靠性。
参考图9，在衬底(10)的另一表面上形成电路图案可包含将图案掩模(81)布置成对应于布置在衬底(10)的另一表面上的抗蚀剂层(80)，以及通过使用光源(90)执行通过图案掩模(81)将光照射到衬底(10)的另一表面上的抗蚀剂层(80)的曝光工艺而在抗蚀剂层(80)中形成曝光区域(80a)。
另外，在衬底(10)的另一表面上形成电路图案可包含通过执行通过使显影剂与具有通过曝光工艺形成的曝光区域(80a)的抗蚀剂层(80)接触而去除曝光区域(80a)的显影工艺而仅留下抗蚀剂层(80)的一部分。
实施例不受图9中所示出的正型光敏方法限制，且可使用去除暴露于光的抗蚀剂层的一部分的负型方法。
参考图10，作为在衬底(10)的另一表面上形成电路图案的部分，执行去除衬底(10)的另一表面的一部分。在去除衬底(10)的另一表面的一部分的过程中，可通过半蚀刻方法去除衬底(10)的另一表面的通过去除抗蚀剂层(80)的一部分而暴露于外部的一部分。可使用喷雾喷射方法作为半蚀刻方法，其中含有Cu或Cu合金材料的氯化铜蚀刻剂通过喷嘴(60)喷射到衬底(10)的另一表面上。
可在将氯化铜蚀刻剂喷射于衬底(10)的另一表面上之前执行形成覆盖衬底(10)的一个表面的保护层。在将氯化铜蚀刻剂喷射于衬底(10)的另一表面上之后，可执行可从衬底(10)的一个表面去除保护层。
图11示出具有通过半蚀刻方法去除衬底(10)的另一表面的一部分以在另一表面中形成空间(16h)而形成于另一表面上的电路图案(16)的衬底(10)。衬底(10)的另一表面的空间(16h)在衬底(10)的部分区域中与衬底(10)的一个表面的凹槽(13)相接以形成穿透衬底(10)的孔，由此完成电路图案(16)。
在衬底(10)的另一表面上形成电路图案(16)之后，可在衬底(10)的一个表面和另一表面上的电路图案的至少一个表面上形成镀层。
不同材料的镀层可形成于衬底(10)的一个表面和另一表面上。为了在衬底(10)的一个表面和另一表面上形成不同材料的镀层，例如，绝缘层可暂时布置于衬底(10)的另一表面上，而镀层形成于衬底(10)的一个表面上，且可暂时布置于衬底(10)的一个表面上，而镀层形成于衬底(10)的另一表面上。
为了在衬底(10)的一个表面上形成镀层，可使用例如电解电镀方法。也就是说，通过将电流施加到衬底(10)，可在衬底(10)的一个表面上形成包含选自由镍、镍合金、钯、钯合金和金合金组成的群组的至少一种材料的镀层。
因为衬底(10)的一个表面的镀层包含选自由镍、镍合金、钯、钯合金和金合金组成的群组的至少一种材料，所以当使用衬底(10)执行半导体组装过程时，可牢固地完成衬底(10)的一个表面与其它电子组件之间的电连接结构。
为了在衬底(10)的另一表面的电路图案(16)上形成镀层，可使用例如电解电镀方法。也就是说，通过将电流施加到衬底(10)，可将包含银(Ag)或银合金材料的镀层电镀于电路图案(16)上。
因为衬底(10)的另一表面的电路图案(16)的镀层含有银或银合金，所以当半导体芯片(3)布置于衬底(10)的安装部分(16d)上以电连接衬底(10)与半导体芯片(3)时，可实现改进的焊接接合性能。因为导电线(6)与电路图案(16)之间的焊接接合性能极佳，所以可确保机械稳固性和电稳定性，由此改进半导体封装的总体可靠性。
图12示出将包含通过图2到图11的操作完成的预模制衬底的半导体封装组装到印刷电路板(1)的半导体组装过程的实例。
在将半导体芯片(3)放置于衬底(10)的另一表面的安装部分(16d)上之后，通过将衬底(10)的另一表面上的半导体芯片(3)和电路图案(16)的焊盘(16l)与导电线(6)电连接来完成半导体封装。半导体封装可包含密封半导体芯片(3)的模制部分。在半导体封装的组装过程期间，可执行切割衬底(10)的外边缘的过程。
因为用于将半导体芯片(3)和衬底(10)与导电线(6)电连接的焊盘(16l)可定位成接近安装部分(16d)，所以导电线(6)的长度可在半导体芯片(3)和衬底(10)的焊盘(16l)的线接合过程期间设置为较短。因此，可减少半导体封装的制造成本和制造时间。
另外，衬底(10)的一个表面的安装端(12)形成为突出高于树脂(20)的端面(20d)，使得安装端(12)可用作用于电连接的安装导电焊盘。用于焊接过程的焊料(20s)可施加到衬底(10)的一个表面的安装端(12)的表面(12e)。根据此预模制衬底，当预模制衬底安装于印刷电路板(1)上时，可扩展针对焊接过程应用焊料的区域，使得可改进预模制衬底的安装结构的可靠性。
上文所描述的实施例的配置和效果的描述仅为实例，且本领域中技术人员应理解，可对其进行各种改变和等效物。因此，本发明的真实技术防范范围应通过随附权利要求界定。
工业适用性
实施例涉及一种具有高可靠性的预模制衬底和制造预模制衬底的方法。

Claims (17)

1.一种预模制衬底，包括：
导电衬底，具有一个表面和另一表面，所述导电衬底包含形成于所述一个表面上的凹槽和形成于所述另一表面上的电路图案；以及
树脂，布置于所述凹槽中，
其中所述衬底的所述一个表面的至少一部分突出高于所述树脂的表面。
2.根据权利要求1所述的预模制衬底，其中所述电路图案包括：安装部分，半导体芯片可安装在所述安装部分上；以及焊盘，位于所述安装部分外部且通过导线电连接到所述半导体芯片。
3.一种制造预模制衬底的方法，所述方法包括：
制备导电衬底；
在所述衬底的一个表面上形成凹槽；
布置树脂以覆盖所述衬底的所述一个表面和所述凹槽；
去除所述树脂的一部分，使得所述衬底的所述一个表面的至少一部分突出高于覆盖所述凹槽的所述树脂的表面；以及
在所述衬底的另一表面上形成电路图案。
4.根据权利要求3所述的预模制衬底，其中所述凹槽的所述形成包括去除所述衬底的所述一个表面的一部分。
5.根据权利要求3所述的制造预模制衬底的方法，其中所述凹槽的所述形成包括通过半蚀刻方法去除所述衬底的所述一个表面的一部分。
6.根据权利要求5所述的制造预模制衬底的方法，其中所述凹槽的所述形成包括在所述衬底的所述一个表面上布置光敏抗蚀剂、曝光和显影对应于面向所述衬底的所述一个表面的所述凹槽的凹槽图案掩模，以及通过将蚀刻剂施加到所述衬底的所述一个表面而去除所述衬底的所述一个表面的一部分。
7.根据权利要求3所述的制造预模制衬底的方法，其中所述衬底的一部分的厚度为35微米或大于35微米，所述衬底的所述部分为通过所述凹槽的所述形成而形成所述凹槽的一部分。
8.根据权利要求3所述的制造预模制衬底的方法，进一步包括在所述凹槽的所述形成与所述树脂的所述布置之间使所述衬底的所述一个表面粗糙化的表面处理操作。
9.根据权利要求3所述的制造预模制衬底的方法，进一步包括在所述树脂的所述布置与所述树脂的一部分的所述去除之间固化所述树脂。
10.根据权利要求3所述的制造预模制衬底的方法，其中在所述树脂的所述布置中，所述树脂布置成覆盖所述衬底的所述一个表面的整个区域和所述凹槽。
11.根据权利要求10所述的制造预模制衬底的方法，其中所述树脂的一部分的所述去除包括首先从所述衬底的所述整个区域去除所述树脂，使得暴露所述衬底的所述一个表面，且其次在暴露所述衬底的所述一个表面之后去除覆盖所述凹槽的所述树脂。
12.根据权利要求3所述的制造预模制衬底的方法，其中在所述树脂的一部分的所述去除中，使用激光束或抛光刷去除所述树脂。
13.根据权利要求3所述的制造预模制衬底的方法，其中通过所述树脂的一部分的所述去除，所述衬底的所述一个表面的至少一部分突出高于所述树脂的表面的高度为0.01毫米到0.03毫米。
14.根据权利要求3所述的制造预模制衬底的方法，其中所述电路图案的所述形成包括在所述衬底的另一表面上布置光敏抗蚀剂、曝光和显影对应于面向所述衬底的所述另一表面的所述电路图案的图案掩模，以及通过将蚀刻剂施加到所述衬底的所述另一表面而去除所述衬底的所述另一表面的一部分。
15.根据权利要求14所述的制造预模制衬底的方法，其中所述电路图案的所述形成进一步包括在将所述蚀刻剂施加到所述衬底的所述另一表面之前形成覆盖所述衬底的所述一个表面的保护层，以及在将所述蚀刻剂施加到所述衬底的所述另一表面之后去除所述保护层。
16.根据权利要求3所述的制造预模制衬底的方法，进一步包括在所述衬底的所述一个表面和所述衬底的另一表面上的所述电路图案的一个表面中的至少一个表面上形成镀层。
17.根据权利要求3所述的制造预模制衬底的方法，其中所述电路图案包括：安装部分，半导体芯片可安装在所述安装部分上；以及焊盘，位于所述安装部分外部且通过导线电连接到所述半导体芯片。
CN202180006783.2A 2021-11-30 2021-12-01 预模制衬底和用于制造预模制衬底的方法 Pending CN116529879A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0169331 2021-11-30
KR1020210169331A KR102564558B1 (ko) 2021-11-30 2021-11-30 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
PCT/KR2021/018021 WO2023101044A1 (ko) 2021-11-30 2021-12-01 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Publications (1)

Publication Number Publication Date
CN116529879A true CN116529879A (zh) 2023-08-01

Family

ID=86612416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006783.2A Pending CN116529879A (zh) 2021-11-30 2021-12-01 预模制衬底和用于制造预模制衬底的方法

Country Status (4)

Country Link
US (1) US20240170291A1 (zh)
KR (1) KR102564558B1 (zh)
CN (1) CN116529879A (zh)
WO (1) WO2023101044A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP2003309241A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4196606B2 (ja) * 2002-07-29 2008-12-17 日立化成工業株式会社 配線板の製造方法
JP5629969B2 (ja) * 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
KR20110021407A (ko) * 2009-08-26 2011-03-04 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
KR101683825B1 (ko) * 2010-04-20 2016-12-07 해성디에스 주식회사 반도체 패키지용 회로 기판의 제조 방법
JP5907084B2 (ja) * 2013-02-01 2016-04-20 株式会社デンソー 半導体装置の製造方法
JP2021150638A (ja) * 2020-03-13 2021-09-27 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR102564558B1 (ko) 2023-08-08
KR20230081359A (ko) 2023-06-07
US20240170291A1 (en) 2024-05-23
WO2023101044A1 (ko) 2023-06-08

Similar Documents

Publication Publication Date Title
US6291271B1 (en) Method of making semiconductor chip package
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
CN102576701B (zh) Ic封装件及其制造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP3942457B2 (ja) 電子部品の製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
CN116529879A (zh) 预模制衬底和用于制造预模制衬底的方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
CN108155170B (zh) 引线框
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR100643318B1 (ko) 초소형 발광다이오드 패키지 및 그 제조방법
WO2006126809A1 (en) Very small light emitting diode package and manufacturing methods of it
KR20210092073A (ko) 회로기판의 제조 방법
JPH08115991A (ja) 半導体装置及びその製造方法
JP7412376B2 (ja) 半導体装置用基板
JP2654032B2 (ja) 半導体ｉｃ装置の製造方法
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置
KR0144918B1 (ko) 리이드 프레임의 제조방법
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination