KR102564558B1 - 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 - Google Patents

프리 몰드 기판 및 프리 몰드 기판의 제조 방법 Download PDF

Info

Publication number
KR102564558B1
KR102564558B1 KR1020210169331A KR20210169331A KR102564558B1 KR 102564558 B1 KR102564558 B1 KR 102564558B1 KR 1020210169331 A KR1020210169331 A KR 1020210169331A KR 20210169331 A KR20210169331 A KR 20210169331A KR 102564558 B1 KR102564558 B1 KR 102564558B1
Authority
KR
South Korea
Prior art keywords
substrate
resin
groove
forming
circuit pattern
Prior art date
Application number
KR1020210169331A
Other languages
English (en)
Other versions
KR20230081359A (ko
Inventor
구종회
배인섭
유광재
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020210169331A priority Critical patent/KR102564558B1/ko
Priority to US17/755,298 priority patent/US20240170291A1/en
Priority to PCT/KR2021/018021 priority patent/WO2023101044A1/ko
Priority to CN202180006783.2A priority patent/CN116529879A/zh
Publication of KR20230081359A publication Critical patent/KR20230081359A/ko
Application granted granted Critical
Publication of KR102564558B1 publication Critical patent/KR102564558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

프리 몰드 기판의 제조 방법은 전기 전도성의 기판을 준비하는 단계와, 기판의 일면에 홈을 형성하는 단계와, 기판의 일면과 홈을 덮도록 수지를 배치하는 단계와, 기판의 일면의 적어도 일부분이 홈을 덮는 수지의 표면보다 높게 돌출되도록 수지의 일부분을 제거하는 단계와, 기판의 타면에 회로 패턴을 형성하는 단계를 포함한다.

Description

프리 몰드 기판 및 프리 몰드 기판의 제조 방법{Pre-mold substrate and method for manufacturing the pre-mold substrate}
실시예들은 프리 몰드 기판 및 프리 몰드 기판의 제조 방법에 관한 것으로, 보다 상세하게는 고도의 신뢰성을 갖는 프리 몰드 기판의 제조 방법에 관한 것이다.
회로기판은 예를 들어 반도체 패키지와 같은 전자부품에 필수적으로 포함되는 부품으로서, 회로기판이 사용되는 제품의 전자회로 특성과 작동 환경 등에 적합한 수준의 높은 신뢰성을 갖는 회로기판의 제조 기술이 요구된다.
회로기판 또는 리드 프레임 중에는 몰드 수지의 일부가 배치된 프리 몰드형 기판 또는 프리 몰드형 리드 프레임이 있는데, 프리 몰드형 기판 또는 프리 몰드형 리드 프레임은 반도체 칩의 실장 전에 미리 몰드 수지의 일부가 배치되기 때문에 반도체 패키지 제조 공정을 단축시키는 장점이 있다.
예를 들어, 미국 등록특허 제7,723,163에 프리 몰드된 리드 프레임의 제조 방법이 개시되어 있다.
미국 등록특허 제7,723,163호 (2010.05.25)
실시예들은 신뢰성이 향상되고 제조 비용을 절감할 수 있는 프리 몰드 기판 및 프리 몰드 기판의 제조 방법을 제공한다.
일 실시예에 관한 프리 몰드 기판은 일면에 형성된 홈과 타면에 형성된 회로 패턴을 포함하는 전기 전도성의 기판과, 홈에 배치된 수지를 포함하고, 기판의 일면의 적어도 일부분은 수지의 표면보다 높게 돌출된다.
회로 패턴은 반도체 칩이 장착될 수 있는 장착부와, 장착부의 외측에 위치하여 반도체 칩과 와이어에 의해 전기적으로 연결될 수 있는 랜드를 포함할 수 있다.
일 실시예에 관한 프리 몰드 기판의 제조 방법은 전기 전도성의 기판을 준비하는 단계와, 기판의 일면에 홈을 형성하는 단계와, 기판의 일면과 홈을 덮도록 수지를 배치하는 단계와, 기판의 일면의 적어도 일부분이 홈을 덮는 수지의 표면보다 높게 돌출되도록 수지의 일부분을 제거하는 단계와, 기판의 타면에 회로 패턴을 형성하는 단계를 포함한다.
홈을 형성하는 단계는 기판의 일면의 일부분을 제거하는 단계를 포함할 수 있다.
홈을 형성하는 단계는 기판의 일면의 일부분을 하프에칭 공법으로 제거하는 단계를 포함할 수 있다.
홈을 형성하는 단계는 기판의 일면에 감광성 레지스트를 배치하는 단계와, 홈에 대응하는 홈패턴 마스크를 기판의 일면을 향하게 배치하여 노광하고 현상하는 단계와, 에칭액을 기판의 일면에 적용하여 기판의 일면의 일부분을 제거하는 단계를 포함할 수 있다.
홈을 형성하는 단계에 의해 기판의 홈이 형성된 부분의 두께는 35 ㎛ 이상일 수 있다.
프리 몰드 기판의 제조 방법은 홈을 형성하는 단계와 수지를 배치하는 단계의 사이에 기판의 일면의 표면을 거칠게 처리하는 기판의 일면의 표면 처리 단계를 더 포함할 수 있다.
프리 몰드 기판의 제조 방법은 수지를 배치하는 단계와 수지의 일부분을 제거하는 단계의 사이에 수지를 경화하는 단계를 더 포함할 수 있다.
수지를 배치하는 단계에서 기판의 일면의 전체 영역과 홈을 덮도록 수지를 배치할 수 있다.
수지의 일부분을 제거하는 단계는 기판의 일면이 노출되게 기판의 전체 영역에서 수지를 1차로 제거하는 단계와, 기판의 일면이 노출된 후 홈을 덮고 있는 수지를 2차로 제거하는 단계를 포함할 수 있다.
수지의 일부분을 제거하는 단계에서 레이저 또는 연마 브러쉬(brush)를 이용하여 수지를 제거할 수 있다.
수지의 일부분을 제거하는 단계에 의해 기판의 일면의 적어도 일부분이 수지의 표면보다 높게 돌출되는 높이는 0.01 내지 0.03 mm일 수 있다.
회로 패턴을 형성하는 단계는 기판의 타면에 감광성 레지스트를 배치하는 단계와, 회로 패턴에 대응하는 패턴 마스크를 기판의 타면을 향하게 배치하여 노광하고 현상하는 단계와, 에칭액을 기판의 타면에 적용하여 기판의 타면의 일부분을 제거하는 단계를 포함할 수 있다.
회로 패턴을 형성하는 단계는 에칭액을 기판의 타면에 적용하기 전에 기판의 일면을 덮는 보호층을 형성하는 단계와, 에칭액을 기판의 타면에 적용한 이후에 보호층을 제거하는 단계를 더 포함할 수 있다.
프리 몰드 기판의 제조 방법은 기판의 일면과, 기판의 타면의 회로 패턴의 적어도 하나의 표면에 도금층을 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같은 실시예들에 관한 프리 몰드 기판 및 프리 몰드 기판의 제조 방법에 의하면, 기판이 일면의 홈에 배치된 수지에 의해 안정적으로 지지된다. 따라서 반도체 조립 공정을 실행하는 동안 프리 몰드 기판의 전체적인 구조가 안정적으로 유지될 수 있다.
또한 기판의 회로 패턴의 랜드가 장착부에 근접하게 위치할 수 있으므로, 반도체 칩과 기판의 랜드의 와이어 본딩 공정 시 전도성 와이어의 길이를 짧게 설정할 수 있다. 이로 인해 반도체 패키지의 제조 비용과 제조 시간을 절감할 수 있다.
또한 기판의 일면의 장착용 단부가 수지의 단부면보다 높게 돌출되게 형성되므로 프리 몰드 기판을 인쇄회로기판에 실장할 때에 납땜 공정을 위해 솔더가 적용되는 면적이 확장될 수 있어서 프리 몰드 기판의 장착구조의 신뢰성이 향상될 수 있다.
도 1은 일 실시예에 관한 프리 몰드 기판의 단면도이다.
도 2 내지 도 12는 일 실시예에 관한 프리 몰드 기판의 제조 방법의 단계들을 도시한 단면도이다.
도 13은 일 실시예에 관한 프리 몰드 기판의 제조 방법의 단계들을 개략적으로 도시한 순서도이다.
본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 일 실시예에 관한 프리 몰드 기판의 단면도이다.
도 1에 나타난 실시예에 관한 프리 몰드 기판은 전기 전도성의 기판(10)과, 기판(10)의 홈(13)에 배치된 수지(20)를 포함한다.
기판(10)은 전기 전도성의 금속 소재를 포함할 수 있다. 기판(10)은 예를 들어 Cu, Fe 등의 단일 소재로 이루어질 수 있고, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등의 구리 합금, Fe-Ni, Fe-Ni-Co 등의 철 합금 등의 다양한 소재로 이루어질 수 있다. 또한 기판(10)의 소재로 상용의 리드 프레임 소재가 적용될 수도 있다.
기판(10)은 일면에 형성된 홈(13)과, 타면에 형성된 회로 패턴(16)을 포함한다. 홈(13)은 프리 몰드 홈(pre-mold groove)이라고 부를 수 있다.
기판(10)의 홈(13)에는 수지(20)가 배치될 수 있다. 수지(20)는 기판(10)과 함께 프리 몰드 기판을 형성한다. 수지(20)는 기판(10)을 보호할 수 있다.
수지(20)는 전기 절연성의 소재이다. 수지(20)는 열가소성 수지 또는 열경화성 수지를 포함할 수 있고, 열팽창을 최소화하기 위하여 중량부 80~90%이상의 실리카를 포함할 수 있다. 또한 수지(20)는 기판(10)의 일면에 배치되는 솔더크림의 퍼짐을 방지하는 기능을 할 수 있다.
기판(10)의 일면의 적어도 일부분의 장착용 단부(12)의 표면(12e)은 수지(20)의 단부면(20d)보다 높게 돌출될 수 있다.
상술한 구성의 프리 몰드 기판에 의하면 기판(10)이 일면의 홈(13)에 배치된 수지(20)에 의해 안정적으로 지지된다. 따라서 반도체 조립 공정을 실행하는 동안 프리 몰드 기판의 전체적인 구조가 안정적으로 유지될 수 있다.
또한 기판(10)의 일면의 장착용 단부(12)가 수지(20)의 단부면(20d)보다 높게 돌출되게 형성되어, 장착용 단부(12)가 전기적 연결을 위한 장착용 전도성 랜드(land)로 활용될 수 있다. 기판(10)의 일면의 장착용 단부(12)의 표면(12e)에는 납땜 공정을 위한 솔더(solder)가 적용될 수 있다. 이와 같은 프리 몰드 기판에 의하면 프리 몰드 기판을 인쇄회로기판(PCB)에 실장할 때에 납땜 공정을 위해 솔더가 적용되는 면적이 확장될 수 있어서, 프리 몰드 기판의 장착구조의 신뢰성이 향상될 수 있다.
또한 기판(10)의 타면에 형성된 회로 패턴(16)은 반도체 칩(3)이 장착될 수 있는 장착부(16d)의 외측에 위치하는 랜드(16ℓ)를 포함한다. 랜드(16ℓ)는 반도체 칩(3)과 전도성 와이어(6)에 의해 전기적으로 연결될 수 있다. 랜드(16ℓ)가 장착부(16d)에 근접하게 위치할 수 있으므로, 반도체 칩(3)과 기판(10)의 랜드(16ℓ)의 와이어 본딩 공정 시 전도성 와이어(6)의 길이를 짧게 설정할 수 있다. 이로 인해 제조 비용과 제조 시간을 절감할 수 있다.
도 2 내지 도 12는 일 실시예에 관한 프리 몰드 기판의 제조 방법의 단계들을 도시한 단면도이고, 도 13은 일 실시예에 관한 프리 몰드 기판의 제조 방법의 단계들을 개략적으로 도시한 순서도이다.
도 2 내지 도 13에 도시된 실시예에 관한 프리 몰드 기판의 제조 방법은 전기전도성의 기판을 준비하는 단계(S100)와, 기판의 일면에 홈을 형성하는 단계(S110)와, 기판의 일면과 홈을 덮도록 수지를 배치하는 단계(S120)와, 기판의 일면에서 수지의 일부분을 제거하는 단계(S130)와, 기판의 타면에 회로 패턴을 형성하는 단계(S140)를 포함한다.
기판의 일면에서 수지의 일부분을 제거하는 단계(S130)와, 기판의 타면에 회로 패턴을 형성하는 단계(S140)는 반드시 도 13에 도시된 순서대로 진행되어야 하는 것은 아니며, 예를 들어 기판의 타면에 회로 패턴을 형성하는 단계(S140)가 먼저 실행되고 그 이후에 기판의 일면에서 수지의 일부분을 제거하는 단계(S130)가 실행될 수도 있다.
도 2 내지 도 13에 나타난 실시예에 관한 프리 몰드 기판의 제조 방법에 의하면 전기전도성의 기판을 이용하여 반도체 패키지용 리드프레임을 제조할 수 있다. 이하에서 '리드프레임'은 실시예들에 관한 프리 몰드 기판의 제조 방법에 의해 제조된 회로기판의 일 예이고, 리드프레임의 하부 면은 회로기판의 일면에 해당하고, 리드프레임의 상부 면은 회로기판의 타면에 해당한다.
도 2에 도시된 바와 같이 전기전도성의 금속, 예를 들어 구리(Cu)나 구리 합금을 포함한 소재에 의해 제작된 기판(10)을 준비하는 단계가 실행된다. 도 2에서 기판(10)의 하면이 일면(11)이고 상면이 타면(15)이다. 예를 들어 기판(10)은 경질의 회로기판용 베이스 필름이나, 플렉시블 인쇄회로기판(flexible printed circuit board; FPCB)용의 얇은 연질의 베이스 필름의 형태일 수 있다.
도 3을 참조하면, 기판(10)을 준비한 이후에 기판(10)의 일면과 타면의 각각에 레지스트층(70, 80)을 배치한다. 레지스트층(70, 80)은 예를 들어 빛에 대해 반응하는 감광성 레지스트(포토레지스트)일 수 있다.
도 4를 참조하면, 기판(10)의 일면에 형성될 홈의 패턴을 갖는 홈패턴 마스크(71)를 기판(10)의 일면에 배치된 레지스트층(70)를 향하도록 배치한다. 그리고 광원(90)을 이용하여 홈패턴 마스크(71)를 통과하여 기판(10)의 일면의 레지스트층(70)에 광을 조사하는 노광 공정을 실시함으로써 레지스트층(70)에 노광영역(70a)을 형성한다.
노광 공정의 이후에 노광 공정을 통해 형성된 노광영역(70a)을 갖는 레지스트층(70)에 대해 현상액을 접촉시킴으로써 노광영역(70a)을 제거하여 레지스트층(70)의 일부분만 남기는 현상 공정이 실시될 수 있다.
상술한 바와 같은 레지스트층(70) 배치 단계와, 노광 공정과 현상 공정은 기판(10)의 일면에 홈을 형성하는 단계의 일부일 수 있다.
실시예들은 도 4에 도시된 포지티브(positive) 감광 방식에 의해 제한되는 것은 아니며 레지스트층의 광에 노출되는 부분이 제거되는 네거티브(negative) 방식이 이용될 수도 있다.
도 5를 참조하면, 기판(10)의 일면의 일부분을 제거하는 단계가 실행된다. 기판(10)의 일면의 일부분을 제거하는 단계는 기판(10)의 일면에 홈을 형성하는 단계의 일부일 수 있다.
기판(10)의 일면의 일부분을 제거하는 단계는 레지스트층(70)의 일부분이 제거되어 외부로 노출된 기판(10)의 일면의 일부분을 하프에칭 공법에 의해 제거하는 단계를 포함할 수 있다. 하프에칭 공법으로는 구리(Cu) 또는 구리 합금 소재를 포함한 염화동 에칭액을 노즐(60)에 의해 기판(10)의 일면에 분사하는 스프레이 분사법을 이용할 수 있다.
도 6은 하프에칭 공법에 의해 기판(10)의 일면의 일부분을 제거함으로써 일면에 복수 개의 홈(13)이 형성된 기판(10)을 도시한다. 기판(10)의 일면의 홈(13)의 외측에서 외부로 노출되는 장착용 단부(12)는 기판(10)의 소재와 동일하므로 구리나 구리 합금 소재를 포함할 수 있다.
기판(10)의 일면에 홈(13)을 형성하기 위해 기판(10)의 일면의 일부분을 제거하는 단계에서는 기판(10)의 변형과 구김을 방지하기 위해 기판(10)의 홈(13)이 형성되는 부분(즉 홈(13)이 형성되는 위치에서 기판(10)의 나머지 부분)의 두께(t)를 35 ㎛ 이상으로 형성할 수 있다.
도 7을 참조하면, 기판(10)의 일면에 홈을 형성하는 단계의 이후에 기판(10)의 일면의 전체 영역과 홈(13)을 덮도록 기판(10)의 일면에 수지(20)를 배치하는 단계가 실행된다.
수지(20)는 전기 전도성을 갖지 않는 소재를 포함할 수 있으며, 예를 들어 절연성 수지를 포함할 수 있다. 기판(10)의 일면에 배치되는 절연성 수지로서 액상의 수지(resin)나 수지 성분을 포함한 고체 상태의 테이프나 수지 성분을 포함한 분말(powder) 등을 이용할 수 있다. 기판(10)의 일면에 수지(20)를 배치한 후에는 수지(20)를 경화하는 단계가 실행될 수 있다.
도 6에 도시된 기판(10)의 일면의 일부분을 제거하는 단계와, 도 7에 도시된 수지(20)를 배치하는 단계의 사이에는 기판(10)의 일면의 표면을 거칠게 처리하는 일면의 표면 처리 단계가 실행될 수 있다.
표면 처리 단계는 수지(20)와 기판(10)의 일면의 사이의 접착 성능을 향상시키기 위해 기판(10)의 일면의 장착용 단부(12) 및 장착용 단부(12)의 사이의 홈(13)의 표면을 거칠게 처리하는 단계이다. 일면의 표면 처리 단계는 도금에 의해 기판(10)의 일면과 홈(13)에 미세한 돌기들을 형성하거나 에칭 공정이나 기계적 연마 공정에 의해 기판(10)의 일면과 홈(13)에 미세한 오목 홈부들을 형성하는 단계일 수 있다.
도 8을 참조하면, 기판(10)의 일면에 수지(20)를 배치한 이후에, 수지(20)의 노출된 표면의 일부분을 제거하는 단계가 실행될 수 있다. 수지(20)의 노출된 표면의 일부분을 제거하는 단계는 장착용 단부(12)의 표면(12e)을 노출시키도록 기판(10)의 일면의 전체 영역에서 수지(20)의 일부분을 1차로 제거하는 1차 제거 단계와, 장착용 단부(12)의 표면(12e)이 노출된 후 홈(13)을 덮고 있는 수지(20)를 2차로 제거하는 2차 제거 단계를 포함할 수 있다.
수지(20)의 노출된 표면의 일부분을 제거하는 단계는 레이저(laser)를 수지(20)의 표면에 조사하거나, 연마 브러쉬(100)를 이용하여 수지(20)의 표면을 연마하는 방법에 의해 실행될 수 있다.
예를 들어 레이저를 이용하여 수지(20)의 표면의 일부분을 제거할 때에는 전기 전도성의 기판(10)에 대한 영향을 미치지 않고 수지(20)만을 제거하기 위한 파장대로서 자외선 파장대~적외선 파장대의 파장을 갖는 레이저를 이용할 수 있다.
예를 들어 연마 브러쉬(100)를 이용하여 수지(20)의 표면의 일부분을 제거할 때에는 100번~1000번의 범위의 입도 크기를 갖는 브리슬 브러쉬(bristle brush)가 사용될 수 있다.
수지(20)를 2차로 제거하는 단계의 이후에 외부로 노출된 수지(20)의 단부면(20d)을 평탄화하는 정면 단계가 실행될 수 있다.
수지(20)의 일부분의 제거가 완료되면 기판(10)의 일면의 적어도 일부분의 장착용 단부(12)의 표면(12e)은 수지(20)의 단부면(20d)보다 높게 돌출될 수 있다. 장착용 단부(12)의 표면(12e)이 수지(20)의 단부면(20d)보다 돌출되는 높이(s)는 0.01 내지 0.03 mm 일 수 있다.
기판(10)의 장착용 단부(12)의 표면(12e)이 수지(20)의 단부면(20d)보다 돌출되므로, 장착용 단부(12)는 전기적 연결을 위한 장착용 전도성 랜드(land)로 활용될 수 있다. 기판(10)의 일면의 장착용 단부(12)의 표면(12e)에는 납땜 공정을 위한 솔더(solder)가 적용될 수 있다. 이와 같은 프리 몰드 기판에 의하면 프리 몰드 기판을 인쇄회로기판(PCB)에 실장할 때에 납땜 공정을 위해 솔더가 적용되는 면적이 확장될 수 있어서, 프리 몰드 기판의 장착구조의 신뢰성이 향상될 수 있다.
도 9를 참조하면 기판(10)의 타면에 회로 패턴을 형성하는 단계는 기판(10)의 타면에 배치된 레지스트층(80)에 대응하도록 패턴 마스크(81)를 배치하는 단계와, 광원(90)을 이용하여 패턴 마스크(81)를 통과하여 기판(10)의 타면의 레지스트층(80)에 광을 조사하는 노광 공정을 실시함으로써 레지스트층(80)에 노광영역(80a)을 형성하는 단계를 포함할 수 있다.
또한 기판(10)의 타면에 회로 패턴을 형성하는 단계는 노광 공정을 통해 형성된 노광영역(80a)을 갖는 레지스트층(80)에 대해 현상액을 접촉시킴으로써 노광영역(80a)을 제거하는 현상 공정을 실시하여 레지스트층(80)의 일부분만 남기는 단계를 포함할 수 있다.
실시예들은 도 9에 도시된 포지티브(positive) 감광 방식에 의해 제한되는 것은 아니며 레지스트층의 광에 노출되는 부분이 제거되는 네거티브(negative) 방식이 이용될 수도 있다.
도 10을 참조하면, 기판(10)의 타면에 회로 패턴을 형성하는 단계의 일부로서 기판(10)의 타면의 일부분을 제거하는 단계가 실행된다. 기판(10)의 타면의 일부분을 제거하는 단계는 레지스트층(80)의 일부분이 제거되어 외부로 노출된 기판(10)의 타면의 일부분을 하프에칭 공법에 의해 제거할 수 있다. 하프에칭 공법으로는 구리(Cu) 또는 구리 합금 소재를 포함한 염화동 에칭액을 노즐(60)에 의해 기판(10)의 타면에 분사하는 스프레이 분사법을 이용할 수 있다.
염화동 에칭액을 기판(10)의 타면에 분사하기 전에 기판(10)의 일면을 덮는 보호층을 형성하는 단계가 실행될 수 있다. 염화동 에칭액을 기판(10)의 타면에 분사한 이후에는 기판(10)의 일면에서 보호층을 제거하는 단계가 실행될 수 있다.
도 11은 하프에칭 공법에 의해 기판(10)의 타면의 일부분을 제거하여 타면에서 공간(16h)을 형성함으로써 타면에 회로 패턴(16)이 형성된 기판(10)을 도시한다. 기판(10)의 타면의 공간(16h)은 기판(10)의 일부 영역에서 기판(10)의 일면의 홈(13)과 만나 기판(10)을 관통하는 구멍을 형성함으로써 회로 패턴(16)을 완성한다.
기판(10)의 타면에 회로 패턴(16)을 형성한 이후에 기판(10)의 일면과 타면의 회로 패턴의 적어도 하나의 표면에 도금층을 형성하는 단계가 실행될 수 있다.
기판(10)의 일면과 타면에는 서로 다른 소재의 도금층이 형성될 수 있다. 기판(10)의 일면과 타면에 서로 다른 소재의 도금층을 형성하기 위해 예를 들어 기판(10)의 일면에 도금층을 형성하는 동안 기판(10)의 타면에 일시적으로 절연층을 배치하고, 기판(10)의 타면에 도금층을 형성하는 동안 기판(10)의 일면에 일시적으로 절연층을 배치할 수 있다.
기판(10)의 일면에 도금층을 형성하기 위해 예를 들어 전해 도금법을 이용할 수 있다. 즉 기판(10)에 전류를 인가함으로써 니켈, 니켈합금, 팔라듐, 팔라듐합금, 및 금합금으로 이루어진 군에서 선택된 적어도 하나의 소재를 포함하는 도금층을 기판(10)의 일면에 형성할 수 있다.
기판(10)의 일면의 도금층은 니켈, 니켈합금, 팔라듐, 팔라듐합금, 및 금합금으로 이루어진 군에서 선택된 적어도 하나의 소재를 포함하므로 기판(10)을 이용하여 반도체 조립 공정을 실행할 때에 기판(10)의 일면과 다른 전자부품의 사이의 전기적 연결 구조를 견고히 완성할 수 있다.
기판(10)의 타면의 회로 패턴(16)에 도금층을 형성하기 위해 예를 들어 전해 도금법을 이용할 수 있다. 즉 기판(10)에 전류를 인가함으로써 은(Ag)이나 은 합금 소재를 포함하는 도금층을 회로 패턴(16)에 도금할 수 있다.
기판(10)의 타면의 회로 패턴(16)의 도금층이 은이나 은 합금을 포함하므로 기판(10)의 장착부(16d)에 반도체 칩(3)을 배치하여 기판(10)과 반도체 칩(3)을 전기적으로 연결할 때에 향상된 솔더링 접합 성능을 구현할 수 있다. 전도성 와이어(6)와 회로 패턴(16)의 사이의 솔더링 접합 성능이 우수하므로 기계적인 견고함과 전기적 안정성을 확보할 수 있어서 반도체 패키지의 전체적인 신뢰성이 향상된다.
도 12는 도 2 내지 도 11의 단계들에 의해 완성된 프리 몰드 기판을 포함하는 반도체 패키지를 제어용 인쇄회로기판(1)에 조립하는 반도체 조립 공정의 예를 도시한다.
반도체 패키지는 기판(10)의 타면의 장착부(16d)에 반도체 칩(3)을 배치한 후에 반도체 칩(3)과 기판(10)의 타면의 회로 패턴(16)의 랜드(16ℓ)를 전도성 와이어(6)로 전기적으로 연결하여 완성된다. 반도체 패키지는 반도체 칩(3)을 밀봉하는 몰딩부를 포함할 수 있다. 반도체 패키지의 조립 공정 중에는 기판(10)의 외측 가장자리를 절단하는 공정이 실행될 수 있다.
반도체 칩(3)과 기판(10)을 전도성 와이어(6)로 전기적으로 연결하기 위해 이용되는 랜드(16ℓ)가 장착부(16d)에 근접하게 위치할 수 있으므로, 반도체 칩(3)과 기판(10)의 랜드(16ℓ)의 와이어 본딩 공정 시 전도성 와이어(6)의 길이를 짧게 설정할 수 있다. 이로 인해 반도체 패키지의 제조 비용과 제조 시간을 절감할 수 있다.
또한 기판(10)의 일면의 장착용 단부(12)가 수지(20)의 단부면(20d)보다 높게 돌출되게 형성되어, 장착용 단부(12)가 전기적 연결을 위한 장착용 전도성 랜드(land)로 활용될 수 있다. 기판(10)의 일면의 장착용 단부(12)의 표면(12e)에는 납땜 공정을 위한 솔더(20s)가 적용될 수 있다. 이와 같은 프리 몰드 기판에 의하면 프리 몰드 기판을 인쇄회로기판(1)에 실장할 때에 납땜 공정을 위해 솔더가 적용되는 면적이 확장될 수 있어서, 프리 몰드 기판의 장착구조의 신뢰성이 향상될 수 있다.
상술한 실시예들에 대한 구성과 효과에 대한 설명은 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 발명의 진정한 기술적 보호 범위는 첨부된 청구범위에 의해 정해져야 할 것이다.
1: 인쇄회로기판 20: 수지
10: 기판 20d: 단부면
100: 연마 브러쉬 20s: 솔더
11: 일면 3: 반도체 칩
12: 장착용 단부 6: 전도성 와이어
12e: 표면 60: 노즐
13: 홈 70, 80: 레지스트층
15: 타면 70a, 80a: 노광영역
16: 회로 패턴 71: 홈패턴 마스크
16ℓ: 랜드 81: 패턴 마스크
16d: 장착부 90: 광원

Claims (17)

  1. 삭제
  2. 삭제
  3. 전기 전도성의 기판을 준비하는 단계;
    상기 기판의 일면에 홈을 형성하는 단계;상기 기판의 상기 일면과 상기 홈을 덮도록 수지를 배치하는 단계;
    상기 기판의 상기 일면의 적어도 일부분이 상기 홈을 덮는 상기 수지의 표면보다 높게 돌출되도록 상기 수지의 일부분을 제거하는 단계; 및
    상기 기판의 타면에 회로 패턴을 형성하는 단계;를 포함하고,
    상기 홈을 형성하는 단계와 상기 수지를 배치하는 단계의 사이에, 상기 수지와 상기 기판의 상기 일면의 사이의 접착 성능을 향상시키기 위해 상기 기판의 상기 일면의 표면과 상기 홈의 표면을 거칠게 처리하는 상기 기판의 상기 일면의 표면 처리 단계를 더 포함하는, 프리 몰드 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 홈을 형성하는 단계는 상기 기판의 상기 일면의 일부분을 제거하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  5. 제3항에 있어서,
    상기 홈을 형성하는 단계는 상기 기판의 상기 일면의 일부분을 하프에칭 공법으로 제거하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 홈을 형성하는 단계는 상기 기판의 상기 일면에 감광성 레지스트를 배치하는 단계와, 상기 홈에 대응하는 홈패턴 마스크를 상기 기판의 상기 일면을 향하게 배치하여 노광하고 현상하는 단계와, 에칭액을 상기 기판의 상기 일면에 적용하여 상기 기판의 상기 일면의 일부분을 제거하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  7. 제3항에 있어서,
    상기 홈을 형성하는 단계에 의해 상기 기판의 상기 홈이 형성된 부분의 두께는 35 ㎛ 이상인, 프리 몰드 기판의 제조 방법.
  8. 제3항에 있어서,
    상기 기판의 상기 일면의 상기 표면 처리 단계에서는 도금에 의해 상기 기판의 상기 일면과 상기 홈에 미세한 돌기들을 형성하거나, 에칭 공정이나 기계적 연마 공정에 의해 상기 기판의 상기 일면과 상기 홈에 미세한 오목부들을 형성하는, 프리 몰드 기판의 제조 방법.
  9. 제3항에 있어서,
    상기 수지를 배치하는 단계와 상기 수지의 일부분을 제거하는 단계의 사이에 상기 수지를 경화하는 단계를 더 포함하는, 프리 몰드 기판의 제조 방법.
  10. 제3항에 있어서,
    상기 수지를 배치하는 단계에서 상기 기판의 상기 일면의 전체 영역과 상기 홈을 덮도록 상기 수지를 배치하는, 프리 몰드 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 수지의 일부분을 제거하는 단계는 상기 기판의 상기 일면이 노출되게 상기 기판의 상기 전체 영역에서 상기 수지를 1차로 제거하는 단계와, 상기 기판의 상기 일면이 노출된 후 상기 홈을 덮고 있는 상기 수지를 2차로 제거하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  12. 제3항에 있어서,
    상기 수지의 일부분을 제거하는 단계에서 레이저 또는 연마 브러쉬(brush)를 이용하여 상기 수지를 제거하는, 프리 몰드 기판의 제조 방법.
  13. 제3항에 있어서,
    상기 수지의 일부분을 제거하는 단계에 의해 상기 기판의 상기 일면의 적어도 일부분이 상기 수지의 표면보다 높게 돌출되는 높이는 0.01 내지 0.03 mm인, 프리 몰드 기판의 제조 방법.
  14. 제3항에 있어서,
    상기 회로 패턴을 형성하는 단계는 상기 기판의 상기 타면에 감광성 레지스트를 배치하는 단계와, 상기 회로 패턴에 대응하는 패턴 마스크를 상기 기판의 상기 타면을 향하게 배치하여 노광하고 현상하는 단계와, 에칭액을 상기 기판의 상기 타면에 적용하여 상기 기판의 상기 타면의 일부분을 제거하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 회로 패턴을 형성하는 단계는 상기 에칭액을 상기 기판의 상기 타면에 적용하기 전에 상기 기판의 상기 일면을 덮는 보호층을 형성하는 단계와, 상기 에칭액을 상기 기판의 상기 타면에 적용한 이후에 상기 보호층을 제거하는 단계를 더 포함하는, 프리 몰드 기판의 제조 방법.
  16. 제3항에 있어서,
    상기 기판의 상기 일면과, 상기 기판의 타면의 상기 회로 패턴의 적어도 하나의 표면에 도금층을 형성하는 단계를 더 포함하는, 프리 몰드 기판의 제조 방법.
  17. 제3항에 있어서,
    상기 회로 패턴은 반도체 칩이 장착될 수 있는 장착부와, 상기 장착부의 외측에 위치하여 상기 반도체 칩과 와이어에 의해 전기적으로 연결될 수 있는 랜드를 포함하는, 프리 몰드 기판의 제조 방법.
KR1020210169331A 2021-11-30 2021-11-30 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 KR102564558B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210169331A KR102564558B1 (ko) 2021-11-30 2021-11-30 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
US17/755,298 US20240170291A1 (en) 2021-11-30 2021-12-01 Pre-mold substrate and method for manufacturing the pre-mold substrate
PCT/KR2021/018021 WO2023101044A1 (ko) 2021-11-30 2021-12-01 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
CN202180006783.2A CN116529879A (zh) 2021-11-30 2021-12-01 预模制衬底和用于制造预模制衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210169331A KR102564558B1 (ko) 2021-11-30 2021-11-30 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230081359A KR20230081359A (ko) 2023-06-07
KR102564558B1 true KR102564558B1 (ko) 2023-08-08

Family

ID=86612416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210169331A KR102564558B1 (ko) 2021-11-30 2021-11-30 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Country Status (4)

Country Link
US (1) US20240170291A1 (ko)
KR (1) KR102564558B1 (ko)
CN (1) CN116529879A (ko)
WO (1) WO2023101044A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150638A (ja) * 2020-03-13 2021-09-27 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP2003309241A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4196606B2 (ja) * 2002-07-29 2008-12-17 日立化成工業株式会社 配線板の製造方法
JP5629969B2 (ja) * 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
KR20110021407A (ko) * 2009-08-26 2011-03-04 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
KR101683825B1 (ko) * 2010-04-20 2016-12-07 해성디에스 주식회사 반도체 패키지용 회로 기판의 제조 방법
JP5907084B2 (ja) * 2013-02-01 2016-04-20 株式会社デンソー 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150638A (ja) * 2020-03-13 2021-09-27 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20230081359A (ko) 2023-06-07
WO2023101044A1 (ko) 2023-06-08
CN116529879A (zh) 2023-08-01
US20240170291A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US20060145343A1 (en) BGA package having half-etched bonding pad and cut plating line and method of fabricating same
US20070207607A1 (en) Ball grid array substrate having window and method of fabricating same
US20040136123A1 (en) Circuit devices and method for manufacturing the same
WO2003007373A1 (fr) Cadre de montage
JPH02122692A (ja) プリント配線板の加工方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR100652099B1 (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
KR102564558B1 (ko) 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
JP2019075496A (ja) リードフレーム及びその製造方法と電子部品装置
CN108155170B (zh) 引线框
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
KR20210092073A (ko) 회로기판의 제조 방법
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR0144918B1 (ko) 리이드 프레임의 제조방법
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置
JPH11354473A (ja) 半導体素子基板およびその製造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2023060010A (ja) 半導体装置用基板及び半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant