JPS5814746B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

ハンドウタイソウチノセイゾウホウホウ

Info

Publication number
JPS5814746B2
JPS5814746B2 JP50125712A JP12571275A JPS5814746B2 JP S5814746 B2 JPS5814746 B2 JP S5814746B2 JP 50125712 A JP50125712 A JP 50125712A JP 12571275 A JP12571275 A JP 12571275A JP S5814746 B2 JPS5814746 B2 JP S5814746B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
semiconductor device
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50125712A
Other languages
English (en)
Other versions
JPS5249784A (en
Inventor
藤本博昭
北廣勇
野依正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP50125712A priority Critical patent/JPS5814746B2/ja
Publication of JPS5249784A publication Critical patent/JPS5249784A/ja
Publication of JPS5814746B2 publication Critical patent/JPS5814746B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関するものである。
従来において、複数個の半導体ペレットを同一基板上に
設置し、半導体ペレット間の相互配線を蒸着により同時
に行なう方法の一つとして第１図Ａ〜Ｄに示すものがあ
る。
まず絶縁基板または金属基板１上の所定の位置に半導体
ペレット２及び３が接着、固定される（同図Ａ）。
４，５は半導体ペレット上の電極である。
ついで６で示す熱可塑性樹脂、例えばＦＥＰを半導体ペ
レット２，３の上面より圧接し樹脂６の面が半導体ペレ
ット２，３の上面より２０μ程度出るようにする（同図
Ｂ）。
つぎに半導体ペレット２，３上の電極４，５上の樹脂６
の一部をプラズマエッチにより除去し接続孔１を設ける
（同図Ｃ）。
その状態で全面に金属蒸着膜、鍍金膜を形成し通常のホ
トエツチプロセスにより相互配線８，９を形成する（同
図Ｄ）。
ここで８は半導体ペレット電極から外部リード端子への
導体配線、９は半導体ペレット電極間の配線を示す。
上記に示すような従来法では、半導体ペレット上に樹脂
の層を必要とし、そのために接続孔を形成する工程が必
要となる。
即ち半導体ペレット上に樹脂層がなげれば同図Ｄ工程に
示す導体配線は半導体ペレットの基板に接触することに
なり、半導体装置の特性悪化の原因となる。
さらに、半導体ペレットの厚さを±５μ内に制御するの
は極めて困難であり、そのため第１図Ｂ工程に示す段階
で樹脂の表面を半導体ベレットの表面から２０μ以内に
しなければ同図Ｃ工程に示す接続孔を精度良く完全に形
成することが困難になる。
本発明は以上のような従来の問題点に鑑みてなされたも
ので、半導体素子上の電極と同一な平面になるように樹
脂を充填することにより、同電極に接続される外部の配
線用導体を容易に形成し、信頼性のある半導体装置を得
ることのできる半導体装置の製造方法を提供することを
目的とする。
以下図面とともに本発明の半導体装置の製造方法を実施
例に基づいて説明する。
第２図Ａ−Ｆは本発明の半導体装置の一実施例を示すも
ので、１１で示す透明の基板上に１２に示す位置決めマ
ークを感光性樹脂１３により所定の位置に形成する（同
図Ａ）。
本実施例では接着剤層として感光性樹脂１３を使用して
おり、接着すべきＩｃチップ１４のボンデイングパッド
３３に対応する部分のみ感光性樹脂１３が除去されてい
る。
ついてＩＣチツプ１４のボンデイング・パツド３３を位
置決めマーク１２に合わせてＩＣチツプ１４の表面を感
光性樹脂１３で仮止めする（同図Ｂ）。
この場合、感光性樹脂が軟化する程度に基板１１を加熱
すると仮止めが容易である。
ここに基板１１として透明基板を使用したのは、位置合
わせを容易にするためである。
１５はＩＣチツプ１４上の絶縁膜で例えば熱酸化膜３１
と保護膜３２で構成されるが、この場合ＩＣチップは表
面に垂直に切断されている方が良い。
この状態で例えばＨＦ ：ＨＮ０３＝１ ： １０のエ
ッチ液を使用すれば、ＩＣチップの周辺部１６の部分に
絶縁膜１５が残った形状としうる（同図Ｃ）。
この場合、側面をワックス等でカバーして裏面１７をエ
ッチした後、ワックスを除去して側面をエッチすること
により厚さと、側面のエッチ量との比を任意にコントロ
ールしうろことが可能である。
しかる後、樹脂１８を充填・硬化させ（同図Ｄ）、透明
基板１１及び感光性樹脂１３を除去する（同図Ｅ）。
この場合樹脂表面１９とＩＣチップの表面２０は全《同
一連結平面に近くなる。
つぎにＩＣチツプ１４が露出している側の全表面に金属
を蒸着し、通常のホトエツチ工程により、相互配線導体
パターン２１を形成する（同図Ｅ）。
第２図では感光性樹脂を位置決めマーク用及び接着剤と
して用いたが、池の方法で位置決めマーク等を形成して
おき、熱可塑性接着剤や池の接着剤を使用しても全く同
じ効果は得られる。
第３図に第２図Ａ−Ｆに示す製造方法で製造された半導
体装置の拡大断面図を示す。
３１はＩＣチツプ１４上の酸化膜、３２は電極アルミ３
３上の保護絶縁膜、３４はエッチされたＩＣチップ１４
の周辺部で基板よりも絶縁膜３１，３２が突出している
。
本実施例では基板として透明のものを用いているため、
基板を通して容易に位置合わせができ、位置合わせによ
る不良は全く生じない。
また、半導体素子表面全体が平坦となるので導体配線が
非常に容易となり、さらに同素子の周辺は絶縁膜が張り
出した形状をしているため、導体配線が基板に接触する
こともなく、半導体装置の信頼性が向上する。
第４図Ａ−０は本発明の半導体装置の製造方法の他の実
施例を示す工程断面図であって、第２図Ｄの工程後、充
填樹脂１８に金属板４１を接着する（第４図Ａ）。
つぎに透明基板１１及び接着剤層１３を除去すればＩＣ
チツプ１４の表面４２が表われる（第４図Ｂ）。
つぎに相互配線導体２１を形成することにより、放熱板
付きの半導体装置が得られる（第４図Ｃ）。
なお、このような装置は第２図Ｄ工程から行なわなくて
も、第２図Ｆ工程終了後充填樹脂１８に金属板４１を接
着させても可能である。
本発明の製造方法により得られる半導体装置は、半導体
素子の表面を保護して裏面をエッチングできるため、厚
さを極端に減ずることが容易であるので、本実施例のよ
うに半導体素子の裏面に放熱用の金属板を有する半導体
装置等には特に有効なものである。
以上説明したように本発明の半導体装置の製造方法は、
半導体素子の周辺は絶縁膜が張り出した形状をしており
、半導体素子面全体が平坦であるため配線用導体を直接
蒸着配線でき、半導体装置の信頼性が向上し、従来法の
如く半導体素子上の樹脂及び接続孔が不要であり、同素
子の厚さに対する精度は要求されず、また半導体素子の
表面を保護して裏面をエッチングできるため、全体の厚
さを極端に減ずることが容易に実施でき、あらゆる半導
体装置の製造に適用しうる、非常に大なる効果を奏する
ものである。
【図面の簡単な説明】
第１図Ａ−Ｄは従来の半導体装置の製造方法を示す工程
断面図、第２図Ａ−Ｆは本発明の半導体装置の製造方法
の一実施例を示す工程断面図、第３図は第２図Ａ−Ｆの
方法により得られる半導体装置の拡大断面図、第４図Ａ
−Ｃは本発明の半導体装置の池の実施例を示す図である
。 １１・・・・・・透明基板、１２・・・・・・位置決め
マーク、１３・・・・・・仮止め用接着剤、１４・・・
・・・ＩＣチップ、１５・・・・・・絶縁膜、１８・・
・・・・充填樹脂、２１・・・・・・相互配線用導体、
３１・・・・・・ＩＣチップ酸化膜、３２・・・・・・
保護膜、３３・・・・・・電極アルミ、４１・・・・・
・金属板。

Claims (1)

    【特許請求の範囲】
  1. １ 位置決めマークを有する基板上に接着材を塗布する
    工程と、前記マークにもとづいて前記基板の所定位置に
    半導体素子の表面を接着する工程と、前記半導体基板を
    裏面よりエッチングする工程と、前記基板上全面に樹脂
    を充填する工程と、前記基板及び前記接着材を除去する
    工程と、少なくとも前記半導体素子上のボンデイングパ
    ッドを含んで導体配線を被着・形成する工程とを備えた
    ことを特徴とする半導体装置の製造方法。
JP50125712A 1975-10-17 1975-10-17 ハンドウタイソウチノセイゾウホウホウ Expired JPS5814746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50125712A JPS5814746B2 (ja) 1975-10-17 1975-10-17 ハンドウタイソウチノセイゾウホウホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50125712A JPS5814746B2 (ja) 1975-10-17 1975-10-17 ハンドウタイソウチノセイゾウホウホウ

Publications (2)

Publication Number Publication Date
JPS5249784A JPS5249784A (en) 1977-04-21
JPS5814746B2 true JPS5814746B2 (ja) 1983-03-22

Family

ID=14916865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50125712A Expired JPS5814746B2 (ja) 1975-10-17 1975-10-17 ハンドウタイソウチノセイゾウホウホウ

Country Status (1)

Country Link
JP (1) JPS5814746B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647305A (en) * 1983-07-19 1987-03-03 Nippon Kinzoku Co., Ltd. Process for manufacturing amorphous alloy powders
US8334911B2 (en) 2011-04-15 2012-12-18 Dolby Laboratories Licensing Corporation Encoding, decoding, and representing high dynamic range images

Also Published As

Publication number Publication date
JPS5249784A (en) 1977-04-21

Similar Documents

Publication Publication Date Title
US7187051B2 (en) Solid image-pickup device and method for manufacturing the solid image pickup device
JP2000183094A (ja) 半導体装置およびその製造方法
JPH1140522A (ja) 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JPS5896760A (ja) 半導体装置の製法
JP4415443B2 (ja) 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
JPS5814746B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
US4351101A (en) Semiconductor device processing for readily and reliably forming electrical interconnects to contact pads
JPH01258458A (ja) ウェーハ集積型集積回路
JP2532496B2 (ja) 半導体装置の実装方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JPH0661233A (ja) 半導体装置の製造方法
JPH05283412A (ja) 半導体装置，およびその製造方法
JPS59104523A (ja) 赤外線検知素子の製造方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JP2004186643A (ja) 半導体装置およびその製造方法
JPH0520901B2 (ja)
JPH0795556B2 (ja) テープキャリアの製造方法
JP2621186B2 (ja) 転写用バンプの形成方法
JPH0546708B2 (ja)
JPH046210Y2 (ja)
JP2567866B2 (ja) 半導体装置
JPH0541469A (ja) 樹脂封止型半導体装置
JPH09139394A (ja) 半導体装置
JP3178132B2 (ja) Ｌｏｃ型半導体装置の製造方法