JPS5814746B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS5814746B2 JPS5814746B2 JP50125712A JP12571275A JPS5814746B2 JP S5814746 B2 JPS5814746 B2 JP S5814746B2 JP 50125712 A JP50125712 A JP 50125712A JP 12571275 A JP12571275 A JP 12571275A JP S5814746 B2 JPS5814746 B2 JP S5814746B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 239000008188 pellet Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものである。
従来において、複数個の半導体ペレットを同一基板上に
設置し、半導体ペレット間の相互配線を蒸着により同時
に行なう方法の一つとして第1図A〜Dに示すものがあ
る。
設置し、半導体ペレット間の相互配線を蒸着により同時
に行なう方法の一つとして第1図A〜Dに示すものがあ
る。
まず絶縁基板または金属基板1上の所定の位置に半導体
ペレット2及び3が接着、固定される(同図A)。
ペレット2及び3が接着、固定される(同図A)。
4,5は半導体ペレット上の電極である。
ついで6で示す熱可塑性樹脂、例えばFEPを半導体ペ
レット2,3の上面より圧接し樹脂6の面が半導体ペレ
ット2,3の上面より20μ程度出るようにする(同図
B)。
レット2,3の上面より圧接し樹脂6の面が半導体ペレ
ット2,3の上面より20μ程度出るようにする(同図
B)。
つぎに半導体ペレット2,3上の電極4,5上の樹脂6
の一部をプラズマエッチにより除去し接続孔1を設ける
(同図C)。
の一部をプラズマエッチにより除去し接続孔1を設ける
(同図C)。
その状態で全面に金属蒸着膜、鍍金膜を形成し通常のホ
トエツチプロセスにより相互配線8,9を形成する(同
図D)。
トエツチプロセスにより相互配線8,9を形成する(同
図D)。
ここで8は半導体ペレット電極から外部リード端子への
導体配線、9は半導体ペレット電極間の配線を示す。
導体配線、9は半導体ペレット電極間の配線を示す。
上記に示すような従来法では、半導体ペレット上に樹脂
の層を必要とし、そのために接続孔を形成する工程が必
要となる。
の層を必要とし、そのために接続孔を形成する工程が必
要となる。
即ち半導体ペレット上に樹脂層がなげれば同図D工程に
示す導体配線は半導体ペレットの基板に接触することに
なり、半導体装置の特性悪化の原因となる。
示す導体配線は半導体ペレットの基板に接触することに
なり、半導体装置の特性悪化の原因となる。
さらに、半導体ペレットの厚さを±5μ内に制御するの
は極めて困難であり、そのため第1図B工程に示す段階
で樹脂の表面を半導体ベレットの表面から20μ以内に
しなければ同図C工程に示す接続孔を精度良く完全に形
成することが困難になる。
は極めて困難であり、そのため第1図B工程に示す段階
で樹脂の表面を半導体ベレットの表面から20μ以内に
しなければ同図C工程に示す接続孔を精度良く完全に形
成することが困難になる。
本発明は以上のような従来の問題点に鑑みてなされたも
ので、半導体素子上の電極と同一な平面になるように樹
脂を充填することにより、同電極に接続される外部の配
線用導体を容易に形成し、信頼性のある半導体装置を得
ることのできる半導体装置の製造方法を提供することを
目的とする。
ので、半導体素子上の電極と同一な平面になるように樹
脂を充填することにより、同電極に接続される外部の配
線用導体を容易に形成し、信頼性のある半導体装置を得
ることのできる半導体装置の製造方法を提供することを
目的とする。
以下図面とともに本発明の半導体装置の製造方法を実施
例に基づいて説明する。
例に基づいて説明する。
第2図A−Fは本発明の半導体装置の一実施例を示すも
ので、11で示す透明の基板上に12に示す位置決めマ
ークを感光性樹脂13により所定の位置に形成する(同
図A)。
ので、11で示す透明の基板上に12に示す位置決めマ
ークを感光性樹脂13により所定の位置に形成する(同
図A)。
本実施例では接着剤層として感光性樹脂13を使用して
おり、接着すべきIcチップ14のボンデイングパッド
33に対応する部分のみ感光性樹脂13が除去されてい
る。
おり、接着すべきIcチップ14のボンデイングパッド
33に対応する部分のみ感光性樹脂13が除去されてい
る。
ついてICチツプ14のボンデイング・パツド33を位
置決めマーク12に合わせてICチツプ14の表面を感
光性樹脂13で仮止めする(同図B)。
置決めマーク12に合わせてICチツプ14の表面を感
光性樹脂13で仮止めする(同図B)。
この場合、感光性樹脂が軟化する程度に基板11を加熱
すると仮止めが容易である。
すると仮止めが容易である。
ここに基板11として透明基板を使用したのは、位置合
わせを容易にするためである。
わせを容易にするためである。
15はICチツプ14上の絶縁膜で例えば熱酸化膜31
と保護膜32で構成されるが、この場合ICチップは表
面に垂直に切断されている方が良い。
と保護膜32で構成されるが、この場合ICチップは表
面に垂直に切断されている方が良い。
この状態で例えばHF :HN03=1 : 10のエ
ッチ液を使用すれば、ICチップの周辺部16の部分に
絶縁膜15が残った形状としうる(同図C)。
ッチ液を使用すれば、ICチップの周辺部16の部分に
絶縁膜15が残った形状としうる(同図C)。
この場合、側面をワックス等でカバーして裏面17をエ
ッチした後、ワックスを除去して側面をエッチすること
により厚さと、側面のエッチ量との比を任意にコントロ
ールしうろことが可能である。
ッチした後、ワックスを除去して側面をエッチすること
により厚さと、側面のエッチ量との比を任意にコントロ
ールしうろことが可能である。
しかる後、樹脂18を充填・硬化させ(同図D)、透明
基板11及び感光性樹脂13を除去する(同図E)。
基板11及び感光性樹脂13を除去する(同図E)。
この場合樹脂表面19とICチップの表面20は全《同
一連結平面に近くなる。
一連結平面に近くなる。
つぎにICチツプ14が露出している側の全表面に金属
を蒸着し、通常のホトエツチ工程により、相互配線導体
パターン21を形成する(同図E)。
を蒸着し、通常のホトエツチ工程により、相互配線導体
パターン21を形成する(同図E)。
第2図では感光性樹脂を位置決めマーク用及び接着剤と
して用いたが、池の方法で位置決めマーク等を形成して
おき、熱可塑性接着剤や池の接着剤を使用しても全く同
じ効果は得られる。
して用いたが、池の方法で位置決めマーク等を形成して
おき、熱可塑性接着剤や池の接着剤を使用しても全く同
じ効果は得られる。
第3図に第2図A−Fに示す製造方法で製造された半導
体装置の拡大断面図を示す。
体装置の拡大断面図を示す。
31はICチツプ14上の酸化膜、32は電極アルミ3
3上の保護絶縁膜、34はエッチされたICチップ14
の周辺部で基板よりも絶縁膜31,32が突出している
。
3上の保護絶縁膜、34はエッチされたICチップ14
の周辺部で基板よりも絶縁膜31,32が突出している
。
本実施例では基板として透明のものを用いているため、
基板を通して容易に位置合わせができ、位置合わせによ
る不良は全く生じない。
基板を通して容易に位置合わせができ、位置合わせによ
る不良は全く生じない。
また、半導体素子表面全体が平坦となるので導体配線が
非常に容易となり、さらに同素子の周辺は絶縁膜が張り
出した形状をしているため、導体配線が基板に接触する
こともなく、半導体装置の信頼性が向上する。
非常に容易となり、さらに同素子の周辺は絶縁膜が張り
出した形状をしているため、導体配線が基板に接触する
こともなく、半導体装置の信頼性が向上する。
第4図A−0は本発明の半導体装置の製造方法の他の実
施例を示す工程断面図であって、第2図Dの工程後、充
填樹脂18に金属板41を接着する(第4図A)。
施例を示す工程断面図であって、第2図Dの工程後、充
填樹脂18に金属板41を接着する(第4図A)。
つぎに透明基板11及び接着剤層13を除去すればIC
チツプ14の表面42が表われる(第4図B)。
チツプ14の表面42が表われる(第4図B)。
つぎに相互配線導体21を形成することにより、放熱板
付きの半導体装置が得られる(第4図C)。
付きの半導体装置が得られる(第4図C)。
なお、このような装置は第2図D工程から行なわなくて
も、第2図F工程終了後充填樹脂18に金属板41を接
着させても可能である。
も、第2図F工程終了後充填樹脂18に金属板41を接
着させても可能である。
本発明の製造方法により得られる半導体装置は、半導体
素子の表面を保護して裏面をエッチングできるため、厚
さを極端に減ずることが容易であるので、本実施例のよ
うに半導体素子の裏面に放熱用の金属板を有する半導体
装置等には特に有効なものである。
素子の表面を保護して裏面をエッチングできるため、厚
さを極端に減ずることが容易であるので、本実施例のよ
うに半導体素子の裏面に放熱用の金属板を有する半導体
装置等には特に有効なものである。
以上説明したように本発明の半導体装置の製造方法は、
半導体素子の周辺は絶縁膜が張り出した形状をしており
、半導体素子面全体が平坦であるため配線用導体を直接
蒸着配線でき、半導体装置の信頼性が向上し、従来法の
如く半導体素子上の樹脂及び接続孔が不要であり、同素
子の厚さに対する精度は要求されず、また半導体素子の
表面を保護して裏面をエッチングできるため、全体の厚
さを極端に減ずることが容易に実施でき、あらゆる半導
体装置の製造に適用しうる、非常に大なる効果を奏する
ものである。
半導体素子の周辺は絶縁膜が張り出した形状をしており
、半導体素子面全体が平坦であるため配線用導体を直接
蒸着配線でき、半導体装置の信頼性が向上し、従来法の
如く半導体素子上の樹脂及び接続孔が不要であり、同素
子の厚さに対する精度は要求されず、また半導体素子の
表面を保護して裏面をエッチングできるため、全体の厚
さを極端に減ずることが容易に実施でき、あらゆる半導
体装置の製造に適用しうる、非常に大なる効果を奏する
ものである。
第1図A−Dは従来の半導体装置の製造方法を示す工程
断面図、第2図A−Fは本発明の半導体装置の製造方法
の一実施例を示す工程断面図、第3図は第2図A−Fの
方法により得られる半導体装置の拡大断面図、第4図A
−Cは本発明の半導体装置の池の実施例を示す図である
。 11・・・・・・透明基板、12・・・・・・位置決め
マーク、13・・・・・・仮止め用接着剤、14・・・
・・・ICチップ、15・・・・・・絶縁膜、18・・
・・・・充填樹脂、21・・・・・・相互配線用導体、
31・・・・・・ICチップ酸化膜、32・・・・・・
保護膜、33・・・・・・電極アルミ、41・・・・・
・金属板。
断面図、第2図A−Fは本発明の半導体装置の製造方法
の一実施例を示す工程断面図、第3図は第2図A−Fの
方法により得られる半導体装置の拡大断面図、第4図A
−Cは本発明の半導体装置の池の実施例を示す図である
。 11・・・・・・透明基板、12・・・・・・位置決め
マーク、13・・・・・・仮止め用接着剤、14・・・
・・・ICチップ、15・・・・・・絶縁膜、18・・
・・・・充填樹脂、21・・・・・・相互配線用導体、
31・・・・・・ICチップ酸化膜、32・・・・・・
保護膜、33・・・・・・電極アルミ、41・・・・・
・金属板。
Claims (1)
- 1 位置決めマークを有する基板上に接着材を塗布する
工程と、前記マークにもとづいて前記基板の所定位置に
半導体素子の表面を接着する工程と、前記半導体基板を
裏面よりエッチングする工程と、前記基板上全面に樹脂
を充填する工程と、前記基板及び前記接着材を除去する
工程と、少なくとも前記半導体素子上のボンデイングパ
ッドを含んで導体配線を被着・形成する工程とを備えた
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50125712A JPS5814746B2 (ja) | 1975-10-17 | 1975-10-17 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50125712A JPS5814746B2 (ja) | 1975-10-17 | 1975-10-17 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5249784A JPS5249784A (en) | 1977-04-21 |
JPS5814746B2 true JPS5814746B2 (ja) | 1983-03-22 |
Family
ID=14916865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50125712A Expired JPS5814746B2 (ja) | 1975-10-17 | 1975-10-17 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5814746B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4647305A (en) * | 1983-07-19 | 1987-03-03 | Nippon Kinzoku Co., Ltd. | Process for manufacturing amorphous alloy powders |
US8334911B2 (en) | 2011-04-15 | 2012-12-18 | Dolby Laboratories Licensing Corporation | Encoding, decoding, and representing high dynamic range images |
-
1975
- 1975-10-17 JP JP50125712A patent/JPS5814746B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5249784A (en) | 1977-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187051B2 (en) | Solid image-pickup device and method for manufacturing the solid image pickup device | |
JP2000183094A (ja) | 半導体装置およびその製造方法 | |
JPH1140522A (ja) | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたicカード | |
JPS5896760A (ja) | 半導体装置の製法 | |
JP4415443B2 (ja) | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 | |
JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
US4351101A (en) | Semiconductor device processing for readily and reliably forming electrical interconnects to contact pads | |
JPH01258458A (ja) | ウェーハ集積型集積回路 | |
JP2532496B2 (ja) | 半導体装置の実装方法 | |
JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH0661233A (ja) | 半導体装置の製造方法 | |
JPH05283412A (ja) | 半導体装置,およびその製造方法 | |
JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
JP2004186643A (ja) | 半導体装置およびその製造方法 | |
JPH0520901B2 (ja) | ||
JPH0795556B2 (ja) | テープキャリアの製造方法 | |
JP2621186B2 (ja) | 転写用バンプの形成方法 | |
JPH0546708B2 (ja) | ||
JPH046210Y2 (ja) | ||
JP2567866B2 (ja) | 半導体装置 | |
JPH0541469A (ja) | 樹脂封止型半導体装置 | |
JPH09139394A (ja) | 半導体装置 | |
JP3178132B2 (ja) | Loc型半導体装置の製造方法 |