DE102004020547A1 - Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat - Google Patents

Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat Download PDF

Info

Publication number
DE102004020547A1
DE102004020547A1 DE102004020547A DE102004020547A DE102004020547A1 DE 102004020547 A1 DE102004020547 A1 DE 102004020547A1 DE 102004020547 A DE102004020547 A DE 102004020547A DE 102004020547 A DE102004020547 A DE 102004020547A DE 102004020547 A1 DE102004020547 A1 DE 102004020547A1
Authority
DE
Germany
Prior art keywords
elastically deformable
semiconductor device
carrier substrate
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004020547A
Other languages
English (en)
Inventor
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004020547A priority Critical patent/DE102004020547A1/de
Publication of DE102004020547A1 publication Critical patent/DE102004020547A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die vorliegende Erfindung stellt einen Verbund aus einer Halbleitereinrichtung (10) und einem Trägersubstrat (14) bereit mit: zumindest einer elastisch deformierbaren Erhebung (12) in einem ersten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10); einer leitfähigen Einrichtung (13) zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung (12), welche leitfähig mit einer ersten Kontakteinrichtung (11) verbunden ist; zumindest einer Substratkontakteinrichtung (15) auf dem Trägersubstrat (14) und einem Klebstoff (16) zwischen der Halbleitereinrichtung (10) und dem Trägersubstrat (14) in zumindest einem zweiten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10), welcher sich vom ersten vorbestimmten Abschnitt unterscheidet, wobei die Substratkontakteinrichtung (15) mit der Halbleiterkontakteinrichtung (11) unter Deformation der zumindest einen elastisch deformierbaren Erhebung (12) über die leitfähige Einrichtung (13) dauerhaft elektrisch kontaktiert ist.

Description

  • Die vorliegende Erfindung betrifft einen Verbund aus einer Halbleitereinrichtung und einem Trägersubstrat sowie ein Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat.
  • Ein Verbund aus einer Halbleitereinrichtung, wie beispielsweise einem Halbleiter-Chip, und einem Trägersubstrat, wie beispielsweise einem Interposer-Substrat, wird im allgemeinen gewählt, um einen Chip auf eine Leiterplatte zu montieren. Um den Halbleiter-Chip bei gegebenen unterschiedlichen Wärmeausdehnungskoeffizienten einer anzuschließenden Leiterplatte und dem Chip bei Temperaturschwankungen nicht zu gefährden, wird eine Verstärkungsstruktur des Chips in Form eines Interposer-Substrats zu einem Package geformt, welches beispielsweise über Lotkugeln an die Leiterplatte angebunden wird.
  • In 4 ist ein bekannter Verbund aus einem Halbleiter-Chip 10 und einem Interposer-Substrat 14 dargestellt. Der Halbleiter-Chip 10 ist dabei von einer Polymer-Umhüllung 21 umgeben bzw. eingekapselt. Elektrisch kontaktiert ist der Halbleiter-Chip 10 über Lotkügelchen 19' mit dem Interposer-Substrat 14, welches wiederum über Lotkugeln 19 mit Kontaktflächen einer Leiterplatte (nicht dargestellt) elektrisch leitend verbunden ist. In der Regel wird dabei eine Polymer-Unterfüllung 22 (underfill) zwischen dem Chip 10 und dem Trägersubstrat 19 bzw. Interposer-Substrat bereitgestellt, um eine feste, starre Verbindung zwischen dem Halbleiter-Chip 10 und dem Interposer-Substrat 14 auch bei unterschiedlichen Wärmeausdehnungskoeffizienten beider Elemente vorzusehen.
  • Somit wird bei der bekannten Lösung gemäß 4 eine Lotanbindung 19' zur elektrischen Kontaktierung des Halbleiter- Chips 10 mit dem Interposer-Substrat 14 bereitgestellt. Darüber hinaus besteht die Möglichkeit, einen leitfähigen Klebstoff mit feinkörnigen leitfähigen Kügelchen, z.B. aus Ag, vorzusehen, welches jedoch mit hohen Kosten für den Leitklebstoff verbunden ist. Verbindungsmöglichkeiten zwischen einem Chip 10 und einem Interposer-Substrat 14 werden in der Unterhaltungselektronik, Telekommunikation und im Automobilbereich durch Flux & Reflow-Lotverbindungen bereitgestellt, welche sehr zuverlässig und SMD-kompatibel sind.
  • In Hochleistungsanwendungen und im Automobilbereich findet außerdem eine Solder & Reflow-Anbindung mit Lot Verwendung, welche ebenfalls eine gute Zuverlässigkeit und SMD-Kompatibilität aufweist. Bei wenigen Ein- und Ausgängen im Unterhaltungselektronik- bzw. Telekommunikationssektor findet eine ICA-Verbindung Anwendung (cold adhesive), welche bei niedriger Temperatur und niedrigen Kosten auch bei sehr feinen Abständen zwischen einzelnen Kontaktelementen einsetzbar ist, wobei die Ausrichtungspräzision Schwierigkeiten bereitet.
  • Bei ebenen und starren Substraten, beispielsweise im Medizinbereich, bei Uhren, LCDs und Display-Trägern wird ein ACA-Verbindungstyp eingesetzt, welcher einen elektrischen Kontakt über einen leitfähigen Klebstoff mit feinkörnigen Leiterkügelchen, z.B. aus Silber, bereitstellt. Von Vorteil dabei sind eine niedrige Verarbeitungstemperatur und daß kein Underfill erforderlich ist, wobei allerdings sehr gute Oberflächenbedingungen auf den Kontaktflächen herrschen müssen und eine Kraft beim Fixieren von etwa 90 g pro Kontakthügel erforderlich sind.
  • Bei den mit Lot versehenen elektrischen Anbindungsmöglichkeiten besteht der wesentliche Nachteil, daß der Chip mehrmalig aufgeheizt werden muß und ein Umschmelzen des Lotes bis zu einer endgültigen Verbindung notwendig macht. Darüber hinaus besteht dann eine starre Verbindung, welche bei thermischen Beanspruchungen zu Spannungen und zu Rissen in den Anbindungen führen können, welches in einer geringen Zuverlässigkeit resultiert. Schließlich ist aufgrund einer galvanischen Abscheidung bei einer hohen Kontaktdichte ein teurer Herstellungsprozeß gegeben. Von Nachteil bei den Klebeverbindungen (ICA, ACA) ist, daß bei ICA eine serielle und damit aufwendige Verbindung mit Hilfe von Draht-Bonden erfolgt, und wie bereits angesprochen bei der ACA-Verbindungstechnik ein sehr kostenintensiver Klebstoff zum Einsatz kommt.
  • Aus der WO 01/75969 A1 ist ein elastisches Kontaktelement bekannt, welches als elektrische Verbindung zwischen einem Chip und einer Leiterplatte dient, jedoch nicht direkt als Anbindung zwischen einem Halbleiter-Chip 10 und einem Interposer-Substrat 14 beschrieben wird.
    •
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, einen Verbund aus einer Halbleitereinrichtung und einem Trägersubstrat sowie ein Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat bereitzustellen, welches eine hohe Zuverlässigkeit bei einer gleichzeitig geringen Komplexität und geringen Kosten vorsieht.
  • Erfindungsgemäß wird diese Aufgabe durch einen Verbund aus einer Halbleitereinrichtung und einem Trägersubstrat mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat mit den Merkmalen des Anspruchs 8 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, eine Halbleitereinrichtung mit einem elastischen Interconnect-Element, welches mit einer Leiterbahn versehen ist, auf ein Interposer-Substrat zu montieren, wobei ein Abschnitt der Chip-Fläche und ein Abschnitt der Substratfläche so miteinander verklebt werden, daß das elek trische Interconnect-Element, welches nicht im Klebstoff eingebunden ist, auf Druck belastet ist und somit einen elektrischen Kontakt zwischen dem Chip und dem Trägersubstrat bereitstellt.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, daß ein Verbund aus einer Halbleitereinrichtung und einem Trägersubstrat bereitgestellt wird mit: zumindest einer elastisch deformierbaren Erhebung in einem ersten vorbestimmten Abschnitt auf der Halbleitereinrichtung; einer leitfähigen Einrichtung zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung, welche leitfähig mit einer ersten Kontakteinrichtung auf der Halbleitereinrichtung verbunden ist; zumindest einer Substratkontakteinrichtung auf dem Trägersubstrat; und einem Klebstoff zwischen der Halbleitereinrichtung und dem Trägersubstrat in zumindest einem zweiten vorbestimmten Abschnitt auf der Halbleitereinrichtung, welcher sich vom ersten vorbestimmten Abschnitt unterscheidet, wobei die Substratkontakteinrichtung mit der Halbleiterkontakteinrichtung unter Deformation der zumindest einen elastisch deformierbaren Erhebung über die leitfähige Einrichtung dauerhaft elektrisch kontaktiert ist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Ausgestaltungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung ist der ausgehärtete Klebstoff zwischen der Halbleitereinrichtung und dem Trägersubstrat in einer vorbestimmten Dicke kleiner oder gleich der vertikalen Erstreckung der zumindest einen elastisch deformierbaren Erhebung im undeformierten Zustand.
  • Gemäß einer weiteren bevorzugten Weiterbildung beträgt die Deformation der elastisch deformierbaren Erhebung zumindest 15 % der vertikalen Erstreckung der zumindest einen elastisch deformierbaren Erhebung im undeformierten Zustand.
  • Gemäß einer weiteren bevorzugten Weiterbildung bildet die leitfähige Einrichtung zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung eine metallische Leiterbahn, welche verschiebbar auf der Substratkontakteinrichtung aufliegt.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die zumindest eine elastisch deformierbare Erhebung Silikon auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Verbund über Lotkugeln an der Substratkontakteinrichtung abgewandten Seite an eine Leiterplatte angeschlossen.
  • Gemäß einer weiteren bevorzugten Weiterbildung bildet die Halbleitereinrichtung einen Speicher-Chip und der Verbund ein Flip-Chip Package.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die Halbleitereinrichtung und das Trägersubstrat zur Kontaktierung der Substratkontakteinrichtung mit der leitfähigen Einrichtung auf der zumindest einen elastisch deformierbaren Erhebung mit einer vorbestimmten Kraft gegeneinander gedrückt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Klebstoff unter einer Temperatur, die über der Normtemperatur von 20°C liegt, ausgehärtet.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die leitfähige Einrichtung auf der elastisch deformierbaren Einrichtung, welche vorzugsweise Cu, Ni und/oder Au aufweist, aufgesputtert oder galvanisch aufgebracht und photolithographisch strukturiert.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Querschnittsansicht einer Halbleitereinrichtung und eines Trägersubstrats vor der Verbindung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 2 eine schematische Querschnittsansicht eines Verbundes aus Halbleitereinrichtung und Trägersubstrat zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 3 eine schematische Querschnittsansicht eines Verbundes als Flip-Chip in Package-Ausführung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung; und
  • 4 eine bekannte Verbundform.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1 ist eine Halbleitereinrichtung 10, vorzugsweise ein Halbleiter-Chip, und ein Trägersubstrat 14 bzw. Interposer-Substrat vor der Montage dargestellt. Die Halbleitereinrichtung 10 ist mit einer Kontakteinrichtung 11, vorzugsweise ein (Chip-)Kontakt-Pad, an dessen Unterseite (Flip-Chip) versehen, welche mit einem aktiven Bereich der Halbleitereinrichtung 10 (nicht dargestellt) kontaktiert ist. Auf dieser Unterseite der Halbleitereinrichtung 10 ist eine elastisch deformierbare Erhebung 12 aufgebracht, welche vorzugsweise aus einem Polymer, wie z.B. Silikon, besteht. Die elastisch deformierbare Erhebung 12 wird beispielsweise in einem Druckprozeß auf die Halbleitereinrichtung 10 aufgebracht.
  • Zumindest über einem Abschnitt der elastisch deformierbaren Erhebung 12 ist eine leitfähige Einrichtung 13, vorzugsweise eine Leiterbahn, vorgesehen, welche von der Spitze der Erhebung 12 über eine Flanke der Erhebung zur Oberfläche der Halbleitereinrichtung 10 verläuft und dort gemäß einer Umverdrahtungseinrichtung zur Kontakteinrichtung 11 gestaltet ist, die elektrisch leitfähig kontaktiert wird. Dieser Leiterzug 13 von dem Chip-Pad 11 der Halbleitereinrichtung 10 zur Spitze der elastisch deformierbaren Erhebung 12 läßt sich beispielsweise durch Aufsputtern oder galvanisches Aufbringen einer Metallisierung, vorzugsweise aus Cu, Ni und/oder Au, erzeugen, welche nachfolgend photolithographisch strukturiert wird.
  • Das Trägersubstrat 14 weist eine Substratkontakteinrichtung 15 auf, welche beispielsweise über Umverdrahtungseinrichtungen bzw. Durchkontaktierungen (jeweils nicht dargestellt) mit einer auf der gegenüberliegenden Seite liegenden Anschlußeinrichtung 19, z.B. Lotkugeln, elektrisch leitfähig verbunden ist. Gemäß 1 ist in einem vorbestimmten Abschnitt auf dem Trägersubstrat 14 ein Klebstoff 16 aufgebracht. Der Klebstoff 16 kann stattdessen ohne weiteres auch oder nur auf die Halbleitereinrichtung 10 in einem vorbestimmten Abschnitt aufgebracht sein. Der vorbestimmte Abschitt, in welchem der Klebstoff 16 aufgebracht ist, weist dabei keine Überdeckung mit einem weiteren vorbestimmten Abschnitt auf, in welchem die zumindest eine elastisch deformierbare Erhebung 12 vorgesehen ist. Vorzugsweise ist das Trägersubstrat 14 mit leitfähigen Metallisierungsschichten 20 versehen, welche sowohl als Umverdrahtungseinrichtung als auch als elektromagnetische Schirmung dienen kann.
  • In 2 ist die Anordnung gemäß 1 als Verbund in montiertem Zustand dargestellt. Die Halbleitereinrichtung 10 und das Trägersubstrat 14 sind dabei miteinander verklebt bzw. die Halbleitereinrichtung 10 auf das Trägersubstrat 14 unter Aussparung der elastisch deformierbaren Erhebung 12, was den Klebstoff 16 betrifft, auflaminiert. Dieser Verklebungsprozeß 18 erfolgt vorzugsweise unter einer Temperatur, welche höher als die Normtemperatur von 20°C ist und unter der Einwirkung einer vorbestimmten Kraft zwischen Halbleitereinrichtung 10 und Trägersubstrat 14, so daß die federnde elastisch deformierbare Erhebung 12 samt der leitfähigen Einrichtung 13 unter leichter mechanischer Vorspannung bei ausgehärtetem Klebstoff 16 in der Anordnung verbleiben. Dies sichert einen dauerhaften elektrischen Kontakt zwischen der Substratkontakteinrichtung 15 und der Kontakteinrichtung 11 der Halbleitereinrichtung 10. Wird die Deformation der elastisch deformierbaren Erhebung 12 mit teilweise darauf befindlicher leitfähiger Einrichtung 13 groß genug gewählt, beispielsweise größer als 15 % gegenüber der vertikalen Erstreckung der elastisch deformierbaren Erhebung 12 oder z.B. eine Deformation von größer gleich 10 μm bei einer vertikalen Erstreckung der elastisch deformierbaren Erhebung 12 von 50 μm, so stellt ein solcher Druckkontakt auch bei Temperaturwechseln einen sicheren elektrischen Kontakt zur Verfügung trotz unterschiedlicher thermischer Ausdehnungskoeffizienten zwischen der Halbleitereinrichtung 10 und dem Trägersubstrat 14.
  • In 3 ist im Querschnitt eine Gesamteinsicht eines Flip-Chip Packages mit einer Druckkontaktierung gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Die Halbleitereinrichtung 10 mit Kontakteinrichtungen 11, welche mit elektrisch leitfähigen Einrichtungen 13 verbunden sind und zumindest teilweise über die elastisch deformierbaren Erhebungen 12 verlaufen, ist über ein ausgehärtetes Klebemittel 16 an ein Trägersubstrat 14 gekoppelt. Dabei ist eine elektrisch leitfähige Verbindung zwischen den Substratkontakteinrichtungen 15 über die leitfähigen Einrichtungen 13 mit den Kontakteinrichtungen 11 der Halbleitereinrichtung 10 elektrisch leitfähig verbunden. Diese Substratkontakteinrichtungen 15 sind wiederum über Umverdrahtungen und Druckkontaktierungen (jeweils nicht dargestellt) mit einer Anschlußeinrichtung 19 auf der der Substratkontakteinrichtungen 15 gegenüberliegenden Seite kontaktiert, welche vorzugsweise durch Lotkugeln 19 gebildet werden. Über der Halbleitereinrichtung 10 und vorzugsweise lateral in Breite des Trägersubstrates 14 ist eine Schutzeinrichtung 21 bzw. Einkapselung, vorzugsweise eine Polymer-Umhüllung, vorgesehen, um das Package zu schützen. Die Halbleitereinrichtung 10 ist vorzugsweise als Speicher-Chip ausgeführt. Typischerweise weisen Speicher-Chips ihre Kontakteinrichtungen 11 bzw. Kontakt-Pads linienförmig in der Mitte des Chips 10 auf (center line pad layout). Um eine Konfiguration als Flip-Chip in Package gemäß 3 zu realisieren, ist es vorteilhaft, eine Umverdrahtung der Kontakteinrichtungen 11 zu einer matrixförmigen Anordnung zu bilden. An den entsprechenden Matrix-Punkten ist eine elastisch deformierbare Erhebung 12 vorzusehen, bevor die Umverdrahtung mit der leitfähigen Einrichtung 13 in Kontakt mit der Kontakteinrichtung 11 erzeugt wird.
  • Die Halbleitereinrichtung 10 mit den elastisch deformierbaren Erhebungen 12 und den entsprechenden elektrisch leitfähigen Einrichtungen 13, vorzugsweise als Leiterbahn ausgeführt, ist somit auf ein Trägersubstrat 14 montiert. Dabei ist die Seite der Halbleitereinrichtung 10, auf welcher die Kontakteinrichtungen 11 liegen, und das Trägersubstrat 14 so miteinander verklebt, daß die elastisch deformierbaren Erhebungen 12 mit teilweise darüberliegender elektrisch leitfähiger Einrichtung 13 nicht im Klebstoff 16 eingebunden sind, jedoch auf Druck belastet und vorzugsweise leicht deformiert, um einen sicheren elektrischen Kontakt zwischen Chip 10 und Interposer-Substrat 14 zu gewährleisten. Bewegen sich aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten die Halbleitereinrichtung 10 und das Trägersubstrat 14 bei Temperaturschwankungen gegeneinander, werden mechanische Spannungen bzw. Streß vermieden, da zum einen die elastisch deformierba ren Erhebungen 12 mit teilweise darüberliegender elektrisch leitfähiger Einrichtung 13 weich bzw. elastisch sind und mechanische Spannungen abfedern können, und andererseits die Kontaktpartner 13 und 15 aufeinander gleiten können, weil sie nicht lokal starr miteinander verbunden sind im Gegensatz beispielsweise zu einem starren Lötkontakt.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. So sind insbesondere die angegebenen Herstellungsmaterialien und Größenverhältnisse in den Figuren beispielhaft anzusehen.
    • 10
    Halbleitereinrichtung, vorzugsweise Halbleiter-Chip
    11
    Kontakteinrichtung, vorzugsweise (Chip-)Kontakt-Pad
    12
    elastisch deformierbare Erhebung, z.B. Silikonhügel
    13
    leitfähige Einrichtung, vorzugsweise Leiterbahn
    14
    Trägersubstrat
    15
    Substratkontakteinrichtung
    16
    Verbindungsmittel, vorzugsweise Klebstoff
    17
    Druckkontaktierung
    18
    Verklebung
    19
    Anschlußeinrichtung, vorzugsweise Lotkugel
    19'
    Lotkügelchen
    20
    Metallisierung im Trägersubstrat
    21
    Kapselungseinrichtung, vorzugsweise Polymer-Umhüllung
    22
    Polymer-Unterfüllung bzw. Underfill

Claims (11)

  1. Verbund aus einer Halbleitereinrichtung (10) und einem Trägersubstrat (14) mit: zumindest einer elastisch deformierbaren Erhebung (12) in einem ersten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10); einer leitfähigen Einrichtung (13) zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung (12), welche leitfähig mit einer ersten Kontakteinrichtung (11) auf der Halbleitereinrichtung (10) verbunden ist; zumindest einer Substratkontakteinrichtung (15) auf dem Trägersubstrat (14); und einem Klebstoff (16) zwischen der Halbleitereinrichtung (10) und dem Trägersubstrat (14) in zumindest einem zweiten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10), welcher sich vom ersten vorbestimmten Abschnitt unterscheidet, wobei die Substratkontakteinrichtung (15) mit der Halbleiterkontakteinrichtung (11) unter Deformation der zumindest einen elastisch deformierbaren Erhebung (12) über die leitfähige Einrichtung (13) dauerhaft elektrisch kontaktiert ist.
  2. Verbund nach Anspruch 1, dadurch gekennzeichnet, daß der ausgehärtete Klebstoff (16) zwischen der Halbleitereinrichtung (10) und dem Trägersubstrat (14) in einer vorbestimmten Dicke kleiner oder gleich der vertikalen Erstreckung der zumindest einen elastisch deformierbaren Erhebung (12) im undeformierten Zustand ist.
  3. Verbund nach Anspruch 2, dadurch gekennzeichnet, daß die Deformation der elastisch deformierbaren Erhebung (12) zumindest 15 % der vertikalen Erstreckung der zumindest einen elastisch deformierbaren Erhebung (12) im undeformierten Zustand beträgt.
  4. Verbund nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die leitfähige Einrichtung (13) zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung (12) eine metallische Leiterbahn bildet, welche verschiebbar auf der Substratkontakteinrichtung (15) aufliegt.
  5. Verbund nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zumindest eine elastisch deformierbare Erhebung (12) Silikon aufweist.
  6. Verbund nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Verbund über Lotkugeln (19) an der der Substratkontakteinrichtung (15) abgewandten Seite an eine Leiterplatte angeschlossen ist.
  7. Verbund nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleitereinrichtung (10) einen Speicher-Chip und der Verbund ein Flip-Chip Package bildet.
  8. Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung (10) und einem Trägersubstrat (14) mit den Schritten: Aufbringen zumindest einer elastisch deformierbaren Erhebung (12) in einem ersten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10); Aufbringen und Strukturieren einer leitfähigen Einrichtung (13) zumindest über einem Abschnitt der zumindest einen elastisch deformierbaren Erhebung (12), welche leitfähig mit einer Kontakteinrichtung (11) verbunden ist; Bereitstellen zumindest einer Substratkontakteinrichtung (15) auf dem Trägersubstrat (14); Aufbringen eines Klebstoffes (16) zwischen der Halbleitereinrichtung (10) und dem Trägersubstrat (14) in zumindest einem zweiten vorbestimmten Abschnitt auf der Halbleitereinrichtung (10), welcher sich vom ersten vorbestimmten Abschnitt unterscheidet; und Kontaktieren der Substratkontakteinrichtung (15) mit der Halbleiterkontakteinrichtung (11) über die leitfähige Einrichtung (13) unter Aushärten des Klebstoffes und Deformation der zumindest einen elastisch deformierbaren Erhebung (12).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Halbleitereinrichtung (10) und das Trägersubstrat (14) zur Kontaktierung der Substratkontakteinrichtung (15) mit der leitfähigen Einrichtung (13) auf der zumindest einen elastisch deformierbaren Erhebung (12) mit einer vorbestimmten Kraft gegeneinander gedrückt werden.
  10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Klebstoff unter einer Temperatur, die über der Normtemperatur von 20°C liegt, ausgehärtet wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die leitfähige Einrichtung (13) auf der elastisch deformierbaren Einrichtung (12), welche vorzugsweise Cu, Ni und/oder Au aufweist, aufgesputtert oder galvanisch aufgebracht und photolithographisch strukturiert wird.
DE102004020547A 2004-04-27 2004-04-27 Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat Withdrawn DE102004020547A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004020547A DE102004020547A1 (de) 2004-04-27 2004-04-27 Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004020547A DE102004020547A1 (de) 2004-04-27 2004-04-27 Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat

Publications (1)

Publication Number Publication Date
DE102004020547A1 true DE102004020547A1 (de) 2005-11-17

Family

ID=35160341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004020547A Withdrawn DE102004020547A1 (de) 2004-04-27 2004-04-27 Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat

Country Status (1)

Country Link
DE (1) DE102004020547A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10143790A1 (de) * 2001-09-06 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
DE10250634A1 (de) * 2001-10-31 2003-07-03 Infineon Technologies Ag Nachgiebige Entlastungsverkapselung auf Waferebene

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10143790A1 (de) * 2001-09-06 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10250634A1 (de) * 2001-10-31 2003-07-03 Infineon Technologies Ag Nachgiebige Entlastungsverkapselung auf Waferebene

Similar Documents

Publication Publication Date Title
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE69518935T2 (de) Halbleiterpackung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE112009001736T5 (de) Verfahren zum Herstellen eines komponenteneingebetteten Moduls
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
EP1328015A2 (de) Verfahren zum Flip-Chip-Bonden
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004020547A1 (de) Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
EP3799114A1 (de) Thermokompression-bonding von elektronischen komponenten
DE10219353B4 (de) Halbleiterbauelement mit zwei Halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee