DE10143790A1 - Elektronisches Bauteil mit wenigstens einem Halbleiterchip - Google Patents

Elektronisches Bauteil mit wenigstens einem Halbleiterchip

Info

Publication number
DE10143790A1
DE10143790A1 DE10143790A DE10143790A DE10143790A1 DE 10143790 A1 DE10143790 A1 DE 10143790A1 DE 10143790 A DE10143790 A DE 10143790A DE 10143790 A DE10143790 A DE 10143790A DE 10143790 A1 DE10143790 A1 DE 10143790A1
Authority
DE
Germany
Prior art keywords
circuit board
layer
electronic component
printed circuit
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10143790A
Other languages
English (en)
Other versions
DE10143790B4 (de
Inventor
Harry Hedler
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143790A priority Critical patent/DE10143790B4/de
Priority to US10/236,895 priority patent/US6807064B2/en
Publication of DE10143790A1 publication Critical patent/DE10143790A1/de
Application granted granted Critical
Publication of DE10143790B4 publication Critical patent/DE10143790B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip (1), mit einer mit dem Halbleiterchip verbundenen Umverdrahtungsschicht (2) und mit einer der Umverdrahtungsschicht zugeordneten Leiterplatte (18), wobei die Umverdrahtungsschicht mit flexiblen Kontakten (10) versehen ist, die mit Kontaktflächen (20) der Leiterplatte korrespondieren, und wobei die Umverdrahtungsschicht über eine flache Zwischenschicht (12; 22) mit der Leiterplatte fest verbunden ist. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des erfindungsgemäßen elektronischen Bauteils.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Elektronische Halbleiterchips können mit Umverdrahtungsplatten bzw. -schichten und Leiterplatten zu sogenannten CSP (Chip Size Packages) verbunden werden. Die elektrischen und mechanischen Verbindungen zwischen den Einzelbauteilen können aus gelöteten Drahtverbindungen bestehen. Die Lötverbindungen, die inzwischen mit bleifreiem Lot hergestellt werden, müssen dabei auf Temperaturen von mindestens 240°C erhitzt werden. Dies bedeutet eine erhebliche Temperaturbelastung insbesondere für die empfindlichen Halbleiterbausteine. Nach der Herstellung der CSP sind Testroutinen für die Funktionstests der Halbleiterchips zu durchlaufen, die bei negativem Ergebnis einen Austausch der bereits verlöteten Halbleiterchips erforderlich machen. Dies bedeutet neben dem kostenintensiven und die Produktion verlangsamenden Handlingaufwand erneut eine hohe Temperaturbelastung für die Bauteile.
  • Aufgabe der Erfindung ist es daher, eine schnell und kostengünstig herstellbare Bauteilverbindung zwischen Halbleiterchip, Umverdrahtungsschicht und Leiterplatte zur Verfügung zu stellen, die zudem einen schnellen Austausch eines bereits montierten Halbleiterchips ermöglicht.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil wenigstens einen Halbleiterchip, eine mit diesem verbundene Umverdrahtungsschicht sowie eine der Umverdrahtungsschicht zugeordnete Leiterplatte auf. Es ist vorgesehen, dass die Umverdrahtungsschicht über flexible Kontakte verfügt, die mit Kontaktflächen der Leiterplatte korrespondieren und dass die Umverdrahtungsschicht über eine flache Zwischenschicht mit der Leiterplatte fest verbunden ist.
  • Dieses erfindungsgemäße elektronische Bauteil hat den Vorteil einer schnellen und kostengünstigen Herstellbarkeit einer lösbaren Bauteilverbindung zwischen Umverdrahtungsschicht mit darauf montiertem wenigstens einen Halbleiterchip und Leiterplatte. Die Montage kann zudem mit einem sehr hohen Durchsatz erfolgen, ohne dass Lötverbindungen hergestellt werden müssen, die eine erhebliche Temperaturbelastung sowie einen unumgänglichen Zeitaufwand bei der Verarbeitung der Bauteile bedeuten würden. Auf einer Umverdrahtungsschicht kann dabei ein einzelner Halbleiterchip angebracht sein. Es sind aber auch elektronische Bauteile mit einer Vielzahl von Halbleiterchips auf, einer einzigen Umverdrahtungsschicht möglich. Ebenso können auf einer Leiterplatte ein oder auch mehrere Umverdrahtungsschichten montiert sein, so dass ggf. sehr hoch integrierte elektronische Bauteile realisierbar sind.
  • Gemäß einer ersten Ausführungsform der Erfindung sind die Umverdrahtungsschicht mit dem wenigstens einen Halbleiterchip und die Leiterplatte in einem definierten Abstand zueinander montiert. Damit ist der Vorteil verbunden, dass die flexiblen Kontakte der Umverdrahtungsschicht in einer definierten Anlage zu den Kontaktflächen der Leiterplatte gebracht werden und für einen sicheren elektrischen Kontakt der beiden Bauteile sorgen. Der definierte Abstand kann je nach Größe der flexiblen Kontakte vorteilhaft in einem Bereich von ca. 50 µm bis 200 µm liegen, womit extrem kompakte Aufbauhöhen der CSP (Chip Size Packages) realisierbar werden.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform stehen die flexiblen Kontakte der Umverdrahtungsschicht bei auf der Leiterplatte montierter Umverdrahtungsschicht unter einer Vorspannung. Dies hat den Vorteil einer definierten Anlagekraft der flexiblen Kontakte, womit ein sicherer elektrischer Kontakt zwischen den metallischen Berührflächen gewährleistet ist. Die senkrecht zur Bauteiloberfläche liegende Elastizität der flexiblen Kontakte sorgt zudem für einen gewissen Ausgleich von Unebenheiten und Erhöhungen der Umverdrahtungsschicht bzw. der Leiterplatte zueinander.
  • Eine erfindungsgemäße Ausführungsform sieht vor, dass die flexiblen Kontakte die flache Zwischenschicht zwischen der Umverdrahtungsschicht und der Leiterplatte im entspannten Zustand geringfügig überragen. Diese Ausführungsform hat den Vorteil einer jederzeit zuverlässigen Verbindung zwischen den flexiblen Kontakten und den Kontaktflächen der Leiterplatte, da die flexiblen Kontakte zunächst bis zum mechanischen Anschlag der flachen Zwischenschicht elastisch verformt werden und damit einen zuverlässigen elektrischen Kontakt bilden.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform besteht die flache Zwischenschicht aus einem Kunststoff, womit der Vorteil der einfachen und kostengünstigen Verarbeitbarkeit - bspw. in einem Spritzgussverfahren - verbunden ist. Zudem wirkt Kunststoff als elektrischer und thermischer Isolator, so dass er vorteilhaft als Berührschicht auch von Strom führenden Bereichen des Halbleiterchips bzw. der Umverdrahtungsschicht geeignet ist.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform ist die flache Zwischenschicht mehrteilig ausgeführt und nur an Zwischenräumen zwischen benachbarten flexiblen Kontakten und/ oder Gruppen von flexiblen Kontakten aufgebracht. Damit ist der Vorteil verbunden, dass die flexiblen Kontakte jederzeit ausreichend Spielraum zur Verformung haben, ohne bei ihrer elastischen Verbiegung an die Zwischenschicht zu stoßen.
  • Eine Ausführungsform der Erfindung sieht vor, dass die flache Zwischenschicht perforiert ist und dass in den Zwischenräumen flexible Kontakte angeordnet sind. Diese Ausführungsform hat den Vorteil einer besonderen Stabilität aufgrund der dadurch gebildeten gitternetzartigen Struktur. Auch die Verarbeitbarkeit in einem einzigen kurzen Spritzgussprozess kann dadurch vereinfacht werden.
  • Gemäß einer erfindungsgemäßen Ausführungsform ist die flache Zwischenschicht eine beidseitig klebende Folie, was den Vorteil einer besonders einfachen und äußerst schnellen Verarbeitbarkeit hat. Die Folie kann in einem Schritt aufgebracht werden, wonach unmittelbar die Umverdrahtungsschicht auf die Leiterplatte gedrückt werden kann. Dies sorgt für sehr schnelle Taktzeiten und dadurch für einen sehr hohen Durchsatz bei der Herstellung der erfindungsgemäßen elektronischen Bauteile.
  • Gemäß einer weiteren erfindungsgemäßen Ausführungsform ist die flache Zwischenschicht als einteilig perforierter oder mehrteiliger Sockel an der Umverdrahtungsschicht ausgeführt, auf dem eine dünne klebende Folie befestigt ist. Dieser Sockel kann auf einfache Weise bspw. mittels einer Drucktechnik aufgebracht werden und weist eine definierte Dicke auf. Die darauf aufgebrachte dünne Klebefolie sorgt dann für eine feste Verbindung zwischen dem bereits fest mit der Umverdrahtungsschicht verbunden Sockel und der Leiterplatte. Der Sockel kann vorteilhaft bspw. aus einem Polymermaterial bestehen und ist dadurch besonders einfach zu verarbeiten. Je nach Bedarf kann der Sockel mehrteilig und jeweils in Zwischenräumen zwischen flexiblen Kontakten angeordnet sein. Ebenso möglich ist auch eine einteilige Ausführung in einer gitternetzartigen Struktur.
  • Eine alternative Ausführungsform der Erfindung sieht vor, dass die flache Zwischenschicht als einteilig perforierter oder mehrteiliger Sockel an der Leiterplatte ausgeführt ist, auf dem eine dünne klebende Folie befestigt ist. Damit ist der Vorteil verbunden, dass gegenüber der zuvor beschriebenen Ausführungsform ein defekter Halbleiterchip besonders leicht wieder von der Leiterplatte gelöst und gegen einen fehlerfreien ausgetauscht werden kann.
  • Eine Ausführungsform der Erfindung sieht vor, dass die Klebeverbindung an der Leiterplatte stärker haftet als an der Umverdrahtungsschicht, was den Vorteil einer definierten Trennstelle beim Ablösen eines fehlerhaften Halbleiterchips hat. Dadurch wird vermieden, dass sich die Klebefolie vom Sockel löst, bevor die Umverdrahtungsschicht von der Folie getrennt ist.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform ist die Klebeverbindung an der Umverdrahtungsschicht lösbar ausgeführt, was insbesondere den Vorteil einer schnellen und einfachen Entfernbarkeit eines als fehlerhaft getesteten Halbleiterchips hat.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform ist die Klebeverbindung an der Umverdrahtungsschicht nach dem Ablösen einer bereits montierten Umverdrahtungsschicht wiederholt verwendbar, was den besonderen Vorteil hat, dass ein als fehlerhaft getesteter Halbleiterchip leicht gegen einen fehlerfreien ausgetauscht werden kann. Dafür sind keinerlei weitere Applizierungsschritte notwendig, wie bspw. das Aufbringen einer neuen Klebestelle oder dergleichen.
  • Eine erfindungsgemäße Ausführungsform sieht vor, dass die flexiblen Kontakte in Form eines Kontakthöckers ausgebildet sind. Damit ist der Vorteil einer gleichmäßigen elastischen Verformung beim Aufbringen der Umverdrahtungsschichten auf die Leiterplatten verbunden. Eine bogenförmige Kontur sorgt dabei für eine gleichmäßige Verteilung der Federkraft über den ganzen Verlauf des Kontakthöckers.
  • Eine Ausführungsform der Erfindung sieht vor, dass die flexiblen Kontakte mit den jeweils korrespondierenden Kontaktflächen der Leiterplatte in Berührkontakt stehen. Diese Ausführungsform hat den Vorteil einer einfach und sehr schnell herstellbaren elektrischen Verbindung zwischen Halbleiterchip, Umverdrahtungsschicht und Leiterplatte, ohne dass weitergehende Verarbeitungsschritte - bspw. Löten oder dergl. - notwendig sind. Zudem kann in einem solchen Fall ein defekter Halbleiterchip besonders einfach gegen ein neues Bauteil ausgetauscht werden, ohne dass zuvor die elektrischen Verbindungsstellen gelöst werden müssen.
  • Eine alternative Ausführungsform der Erfindung sieht vor, dass die flexiblen Kontakte mit den jeweils korrespondierenden Kontaktflächen der Leiterplatte verlötet und/oder verklebt sind. Diese alternative Ausführungsform hat den Vorteil einer besonders stabilen und widerstandsfähigen mechanischen und elektrischen Verbindung zwischen den Kontaktstellen.
  • Bei einem erfindungsgemäßen Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip, einer mit dem wenigstens einen Halbleiterchip verbundenen Umverdrahtungsschicht und mit einer der Umverdrahtungsschicht zugeordneten Leiterplatte ist vorgesehen, dass die Umverdrahtungsschicht mit flexiblen Kontakten versehen ist, die mit Kontaktflächen der Leiterplatte korrespondieren. Es ist weiterhin vorgesehen, dass die Umverdrahtungsschicht über eine flache Zwischenschicht mit der Leiterplatte fest verbunden ist. Erfindungsgemäß ist das Verfahren durch folgende Verfahrensschritte gekennzeichnet. Nach dem Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips und dazwischen vorgesehenen Sägespurbereichen werden diese jeweils mit Umverdrahtungsschichten verbunden. Auf der der aktiven Seite des Halbleiterchips abgewandten Oberfläche der Umverdrahtungsschicht werden flexible Kontakte aufgebracht. Danach werden flache Zwischenschichten an den Umverdrahtungsschichten aufgebracht, wonach ein Verkleben der Umverdrahtungsschichten mit Leiterplatten erfolgt. Dabei können wahlweise nur ein oder auch mehrere Halbleiterchips auf einer Umverdrahtungsschicht angebracht sein. Ebenso können wahlweise nur eine oder auch mehrere Umverdrahtungsschichten auf einer Leiterplatte aufgebracht sein.
  • Dieses erfindungsgemäße Herstellungsverfahren hat den besonderen Vorteil einer schnellen und kostengünstigen Herstellbarkeit von sog. CSP (Chip Size Packages), bei denen zudem ein für die Bauteile belastendes Löten entfallen kann. Das Verkleben der Umverdrahtungsschichten auf den Leiterplatten sorgt für eine feste und stabile mechanische Verbindung, wogegen die elektrische Verbindung mittels federnder Kontakte zustande kommt, die von jeder mechanischen Trägerfunktion völlig entlastet sind. Die flexiblen Kontakte gleiten vielmehr auf Kontaktflächen der Leiterplatte und werden leicht gegen diese gedrückt, bis die Umverdrahtungsschicht auf der Zwischenschicht zur Anlage kommt. Somit können in extrem kurzen Taktzyklen integrierte elektronische Bauteile hergestellt werden, die durch eine hohe Integrationsdichte sowie eine hohe mechanische Stabilität ausgezeichnet sind.
  • Gemäß einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden die Halbleiterwafer nach dem Aufbringen der flexiblen Kontakte und vor dem Anbringen der Umverdrahtungsschichten zu Halbleiterchips vereinzelt. Damit ist der Vorteil verbunden, dass eine flexible Fertigung von unterschiedlichen elektronischen Bauteilen auf einer Fertigungslinie ermöglicht ist. Wenn die Halbleiterchips zuvor vereinzelt und erst danach mit Umverdrahtungsschichten verbunden werden, können ggf. auf einer Linie unterschiedliche Bauteile gruppiert und zusammen gefügt werden.
  • Gemäß einem alternativen Ausführungsbeispiel des Verfahrens werden die Halbleiterwafer nach der Montage der Umverdrahtungsschichten auf den Halbleiterchips zu elektronischen Bauteilen vereinzelt. Damit ist der Vorteil einer besonders schnellen Verarbeitung in größeren Chargen verbunden. Bei einer Verbindung der Umverdrahtungsschichten bereits am Halbleiterwafer können in einem Arbeitsgang eine Vielzahl von elektronischen Bauteilen hergestellt werden, die erst in einem folgenden Verarbeitungsschritt zu einzelnen Bausteinen getrennt werden. Die Umverdrahtungsschichten können dabei wahlweise zusammen mit dem Wafer zersägt werden oder bereits als einzelne Teile mit den zu vereinzelnden Halbleiterchips verbunden werden.
  • Eine Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass als flache Zwischenschicht eine zweiseitig klebende Folie zwischen Umverdrahtungsschicht und Leiterplatte aufgebracht wird, was den Vorteil einer leicht handhabbaren und stabilen Bauteilverbindung zwischen Umverdrahtungsschicht und Leiterplatte hat.
  • Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass als flache Zwischenschicht ein Sockel an der Umverdrahtungsschicht oder an der Leiterplatte aufgebracht wird, auf den eine dünne Klebefolie aufgebracht wird. Diese Ausführungsform hat den Vorteil, dass der stabile Sockel auf einfache Weise sehr exakt maßhaltig ausgeführt werden kann, wogegen als dünne klebende Folie eine handelsübliche Folie Verwendung finden kann. Als Sockel kommt bspw. ein thermoplastischer Kunststoff oder dergl. in Frage, der sich im Spritzgussverfahren verarbeiten lässt.
  • Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens haftet die Klebeverbindung an der Leiterplatte stärker als an der Umverdrahtungsschicht, was den Vorteil hat, dass ein als defekt getesteter Halbleiterchip auf einfache Weise wieder von Leiterplatte gelöst werden kann, ohne dass dabei die Gefahr einer Ablösung der Klebefolie besteht.
  • Schließlich sieht eine Ausführungsform des erfindungsgemäßen Verfahrens ein Verkleben und/oder Verlöten der flexiblen Kontakte mit den korrespondierenden Kontaktflächen der Leiterplatte vor. Damit ist der Vorteil einer noch stabileren mechanischen Verbindung zwischen Leiterplatte und Umverdrahtungsschicht verbunden. Zudem kann auf diese Weise noch sicherer gewährleistet werden, dass alle flexiblen Kontakte den elektrischen Strom leiten und nicht bspw. aufgrund eines schlechten Kontaktes eine fehlerhafte Verbindung entsteht.
  • Ein letztes erfindungsgemäßes Ausführungsbeispiel sieht vor, dass die Halbleiterchips nach der Montage der Umverdrahtungsschicht auf der Leiterplatte getestet werden und dass nach der Feststellung eines defekten Halbleiterchips die Klebeverbindung lösbar und wieder verwendbar ist. Dieses Ausführungsbeispiel hat den besonderen Vorteil einer schnellen und unkomplizierten Austauschbarkeit von defekten Teilen. Dieser Austausch kann in sehr kurzen Taktzyklen erfolgen; zudem kann auf die zuvor gelöste Klebestelle problemlos ein neuer Halbleiterchip gesetzt werden, ohne dass irgend welche weiteren Verarbeitungsschritte notwendig wären.
  • Zusammenfassend ergeben sich die folgenden Aspekte der vorliegenden Erfindung. Der Basisgedanke besteht in der Gestaltung einer sog. CSP (Chip Size Package) mit in vertikaler Richtung elastischen sog. Interconnect-Elementen und im Anheften eines solchen Chips auf einem handelsüblichen Board bzw. Leiterplatte unter einer geeigneten Vorspannung der elastischen Interconnect-Elemente, so dass federnde elektrische Kontakte zwischen Umverdrahtungsschicht mit darauf montiertem Halbleiterchip und Leiterplatte entstehen. Die technische Realisierung kann bspw. folgendermaßen aussehen. Ein Chip wird mittels Chip-Bonder direkt vom Wafer auf das Board positioniert und dabei so stark angedrückt, dass eine zwischen Chip und Board befindliche Kleber- bzw. Haftschicht das Anheften des Chips auf dem Board bewirkt. Aufgrund der geringeren Dicke der Kleberschicht als die Höhe der entspannten elastischen Interconnect-Elemente drückt der Chipbonder die elastischen Kontakte während der Positionierung soweit durch, bis der mechanische Anschlag durch die Kleberschicht erreicht ist. Die auf diese Weise vorgespannten elastischen Interconnect-Elemente bilden einen zuverlässigen elektrischen Kontakt zwischen Chip und Board bzw. Umverdrahtungsschicht.
  • Die Taktzeit für die Herstellung dieser Verbindungen ist sehr kurz und kann weniger als eine Sekunde betragen. Wird zudem die Klebekraft so bemessen, dass der Halbleiterchip bei einer definierten senkrechten Zugbelastung wieder vom Board gelöst werden kann, ist ein leichter Austausch eines defekten Chips auf dem Board möglich. Auf der gleichen Position kann dann problemlos ein neuer Halbleiterchip angebracht werden. Genügt die elektrische Verbindung der Druckkontakte nicht den gewünschten Anforderungen, so kann durch einen anschließenden thermischen Prozess wie bspw. Löten, Kleben oder Erzeugung von intermetallischen Phasen eine weitere mechanische Verstärkung der Verbindung und/oder eine Verbesserung der elektrischen Kontakteigenschaften erreicht werden. Hierbei ist allerdings eine Präparierung der Kontaktelemente vor der Montage erforderlich.
  • Die haftende Zwischenschicht zur Verbindung von Halbleiterchip und Board kann in einer ersten Variante als beidseitig haftende Klebefolie ausgebildet sein, die in ihrer Dicke geringfügig kleiner als die Höhe der entspannten elastischen Interconnect-Elemente ist. Die Klebekraft auf der Boardseite ist zweckmäßigerweise deutlich größer als auf der Chipseite, damit der Halbleiterchip ggf. leicht wieder vom Board gelöst und ein neuer Chip aufgesetzt werden kann. Die Klebefolie kann mehrteilig oder perforiert ausgeführt sein, wobei in den Lücken die Interconnect-Elemente angeordnet sind.
  • Bei einer weiteren Variante kann auf dem Wafer mit den bereits aufgebrachten elastischen Interconnect-Elementen zusätzlich ein einteilig durchbrochener oder mehrteiliger Sockel aufgebracht werden, bspw. mittels kostensparender Drucktechnik. Die Sockelschicht ist wiederum geringfügig niedriger als die elastischen Kontakte und stellt damit beim Aufsetzen des Boards einen vertikalen Anschlag dar. Das Aufbringen einer sehr dünnen Klebeschicht kann sowohl auf dem Board wie auch auf dem Wafer erfolgen. Wird sie auf dem Wafer aufgetragen, kann sie in einer weiteren Funktion auch bei Testläufen sowie beim sog. Burn-in als Klebe-/Haftverbindung dienen, was die Nutzung von herkömmlichen Sockeln mit mechanischen Schnappverschlüssen entbehrlich macht.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 bis 5 zeigen in fünf aufeinander folgenden schematischen Querschnittdarstellungen eine erste Variante der Prozessschritte beim Zusammenfügen eines Halbleiterchips mit einer Umverdrahtungsschicht und einer Leiterplatte.
  • Fig. 6 bis 9 zeigen in vier aufeinander folgenden schematischen Querschnittdarstellungen eine zweite Variante der Prozessschritte beim Fügen des Halbleiterchips mit der Umverdrahtungsschicht und der Leiterplatte.
  • Die Fig. 1 bis 5 zeigen in fünf aufeinander folgenden schematischen Querschnittdarstellungen eine erste Variante der Prozessschritte beim Zusammenfügen eines Halbleiterchips 1 mit einer Umverdrahtungsschicht 2 und mit einer Leiterplatte 18. Wie in Fig. 1 erkennbar ist, weist der Halbleiterchip 1 eine aktive Vorderseite 4 mit aufgebrachten Halbleiterstrukturen und eine passive Rückseite 6 ohne Halbleiterstrukturen auf. Mit der aktiven Vorderseite 4 ist der Halbleiterchip 1 mit einer Umverdrahtungsschicht 2 verbunden, auf der eine Anzahl von Leiterbahnen 8 aufgebracht sind, die jeweils in einem bogen- bzw. höckerförmigen flexiblen Kontakt 10 enden. Jeder dieser flexiblen Kontakte 10 besteht aus einem flachen Leiterbahnabschnitt, der auf senkrechten Druck elastisch nachgibt. Ein zur Oberfläche der Umverdrahtungsschicht 2 abschnittsweise paralleler Bogenabschnitt 11 ist so verrundet, dass der federnde Kontakt 10 beim Aufsetzen auf eine Kontaktfläche leicht auf dieser entlang gleiten kann. An seinem der aktiven Vorderseite 4 zugewandten inneren Bogenabschnitt kann jeder federnde Kontakt 10 mit einer elastischen Stütz- bzw. Zwischenschicht 9 versehen sein, die ein Verbiegen der Kontakte 10 bei versehentlicher Berührung oder dergl. verhindern kann. Zudem wirkt die elastische Zwischenschicht 9 als progressive Feder bei stärkerer Eindrückung der Kontakte 10, der sie einen zunehmenden Widerstand entgegen setzt. An der der Umverdrahtungsschicht 2 abgewandten passiven Rückseite 6 des Halbleiterchips 1 ist dieser sowie die Umverdrahtungsschicht 2 von einem Gehäuse 7 bedeckt, das bspw. aus einem gespritzten Kunststoff, einem Keramikmaterial oder dergl. bestehen kann.
  • In Fig. 2 ist eine Zwischenschicht 12 gezeigt, die mehrere Aussparungen aufweist. In den Aussparungen befinden sich bei auf der Umverdrahtungsschicht 2 aufgebrachter Zwischenschicht 12 die flexiblen Kontakte 10. Die Zwischenschicht 12 hat somit im gezeigten Ausführungsbeispiel eine gitternetzartige Struktur. Auf der dem Halbleiterchip 1 und der Umverdrahtungsschicht 2 zugewandten Seite ist die Zwischenschicht 12 mit einer ersten Klebeschicht 14 bedeckt, die für eine feste Haftung an der Umverdrahtungsschicht 2 sorgt. An ihrer gegenüberliegenden Oberfläche ist die Zwischenschicht 12 mit einer zweiten Klebeschicht 16 bedeckt, die ebenfalls für eine feste Haftung auf einer in Fig. 3 gezeigten Leiterplatte 18 sorgt.
  • Fig. 3 zeigt eine Leiterplatte 18, die mit Kontaktflächen 20 versehen ist, welche mit den Bogenabschnitten 11 der flexiblen Kontakte 10 korrespondieren und bei aufgesetzter Umverdrahtungsschicht 2 einen elektrischen Kontakt mit dieser und somit mit dem Halbleiterchip 1 herstellen.
  • In Fig. 4 ist die Zwischenschicht 12 mit ihrer zweiten Klebeschicht 16 auf die Leiterplatte 18 aufgeklebt, wobei die Aussparungen der Zwischenschicht 12 die Kontaktflächen 20frei lassen, damit in diese Zwischenräume anschließend die flexiblen Kontakte 10 eingesetzt werden können.
  • Fig. 5 zeigt das zusammengefügte elektronische Bauteil aus Halbleiterchip 1, Umverdrahtungsschicht 2, Zwischenschicht 12 und Leiterplatte 18. Es kann vorteilhaft sein, wenn die zweite Klebeschicht 16 stärker haftet als die erste Klebeschicht 14, weil dann eine Umverdrahtungsschicht 2 mit Halbleiterchip 1 problemlos wieder von der Zwischenschicht 12 senkrecht abgezogen werden kann, wenn bspw. ein Defekt am Halbleiterchip 1 festgestellt wurde. Da die Klebeschicht 14 mehrfach verwendbar ist, kann in diesem Fall ein neuer Halbleiterchip 1 mit Umverdrahtungsschicht 2 auf die Zwischenschicht 12 aufgesetzt werden, wobei dessen flexible Kontakte 10 erneut auf den Kontaktflächen 20 aufsetzen und für eine elektrische Verbindung zwischen Leiterplatte 18 und Halbleiterchip 1 mit Umverdrahtungsschicht 2 sorgen.
  • Die Fig. 6 bis 9 zeigen in vier aufeinander folgenden schematischen Querschnittdarstellungen eine alternative Variante der Prozessschritte beim Fügen des Halbleiterchips 1 mit der Umverdrahtungsschicht 2 sowie mit der Leiterplatte 18.
  • Fig. 6 entspricht dabei im wesentlichen der bereits zuvor beschriebenen Fig. 1.
  • Fig. 7 zeigt im Unterschied zur oben beschriebenen Variante einen mit der Umverdrahtungsschicht 2 fest verbundenen Sockel 22, der bspw. aus Kunststoff besteht und fest mit der Umverdrahtungsschicht 2 verbunden ist.
  • Fig. 8 verdeutlicht, dass die entspannten flexiblen Kontakte 10 mit ihren Bogenabschnitten 11 leicht über die äußere Begrenzung des Sockels 22 sowie der darauf aufgebrachten dritten Klebeschicht 24 hinaus ragen.
  • Fig. 9 zeigt die flexiblen Kontakte 10 im auf der Leiterplatte 18 aufgesetzten Zustand. Dabei werden die flexiblen Kontakte 10 elastisch verformt, bis der Sockel 22 mit seiner dritten Klebeschicht 24 voll auf der Leiterplatte 18 aufliegt und einen mechanischen Anschlag bildet.
  • Anhand der Fig. 1 bis 9 wird im folgenden das erfindungsgemäße Verfahren zur Herstellung des zuvor beschriebenen elektronischen Bauteils dargestellt. Dabei werden nach dem Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips und dazwischen vorgesehenen Sägespurbereichen auf den aktiven Seiten 4 der Halbleiterchips 1 Umverdrahtungsschichten 2 montiert, die an ihren den Halbleiterchips 1 abgewandten Oberflächen mit flexiblen Kontakten 10 versehen werden. Danach werden flache Zwischenschichten 12 bzw. Sockel 22 an den Unterseiten jeder Umverdrahtungsschicht 2 aufgebracht, wonach ein Verkleben der Umverdrahtungsschicht 2 mit Leiterplatten 18 erfolgt. Dabei können wahlweise nur ein oder auch mehrere Halbleiterchips 1 auf einer Umverdrahtungsschicht 2 angebracht sein. Ebenso können nur ein oder auch mehrere Umverdrahtungsschichten 2 mit einer Leiterplatte 18 verbunden sein.
  • Die Vereinzelung der Halbleiterwafer zu Halbleiterchips 1 kann entweder nach dem Aufbringen der Leiterplatten 18 oder bereits zuvor erfolgen. Im zweiten Fall werden die vereinzelten Halbleiterchips 1 wie oben beschrieben mit den Leiterplatten 18 verbunden.
  • Die Herstellung der Umverdrahtungsschichten 2 kann in vorteilhafter Weise durch Aufbringen eines dünnen Dielektrikums (bspw. ca. 5 µm) auf einen Halbleiterwafer erfolgen, auf dem eine metallische Schicht aufgebracht oder abgeschieden wird. Die metallische Schicht weist bspw. Kupfer oder Aluminium auf und kann bspw. mittels Sputtern oder in Dünnfilmtechnik aufgebracht werden. Nach Aufbringen eines Fotolackes, Belichten und Entwickeln dieser fotoempfindlichen Schicht werden die Leiterbahnen 8 durch Ätzen freigelegt. Durch Strukturierung von Leiterbahnenden auf den Höckern der elastischen Zwischenschicht 9 werden die flexiblen Kontakte 10 hergestellt. Die elastische Zwischenschicht 9 kann bspw. aus Silikon bestehen. Bezugszeichenliste 1 Halbleiterchip
    2 Umverdrahtungsschicht
    4 aktive Vorderseite
    6 passive Rückseite
    7 Gehäuse
    8 Leiterbahn
    9 elastische Zwischenschicht
    10 flexibler Kontakt
    11 Bogenabschnitt
    12 Zwischenschicht
    14 erste Klebeschicht
    16 zweite Klebeschicht
    18 Leiterplatte
    20 Kontaktfläche
    22 Sockel
    24 dritte Klebeschicht

Claims (24)

1. Elektronisches Bauteil mit wenigstens einem Halbleiterchip (1), mit einer mit dem wenigstens einen Halbleiterchip (1) verbundenen Umverdrahtungsschicht (2) und mit einer der Umverdrahtungsschicht (2) zugeordneten Leiterplatte (18), wobei die Umverdrahtungsschicht (2) an ihrer dem wenigstens einen Halbleiterchip (1) abgewandten Oberfläche mit flexiblen Kontakten (10) versehen ist, die mit Kontaktflächen (20) der Leiterplatte (18) korrespondieren, und wobei die Umverdrahtungsschicht (2) über eine flache Zwischenschicht (12; 22) mit der Leiterplatte (18) fest verbunden ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Umverdrahtungsschicht (2) mit dem wenigstens einen Halbleiterchip (1) und die Leiterplatte (18) in einem definierten Abstand zueinander montiert sind.
3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) der Umverdrahtungsschicht (2) bei montierter Umverdrahtungsschicht (2) unter einer Vorspannung stehen.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) die flache Zwischenschicht (12; 22) zwischen der Umverdrahtungsschicht (2) und der Leiterplatte (18) im entspannten Zustand geringfügig überragen.
5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flache Zwischenschicht (12; 22) aus einem Kunststoff besteht.
6. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flache Zwischenschicht (12; 22) mehrteilig ausgeführt ist und nur in Zwischenräumen zwischen benachbarten flexiblen Kontakten (10) und/oder Gruppen von flexiblen Kontakten (10) aufgebracht ist.
7. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flache Zwischenschicht (12; 22) perforiert ist und dass in den Zwischenräumen flexible Kontakte (10) angeordnet sind.
8. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flache Zwischenschicht (12) eine beidseitig klebende Folie ist.
9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flache Zwischenschicht als einteilig perforierter oder mehrteiliger Sockel (22) an der Umverdrahtungsschicht (2) ausgeführt ist, auf dem eine dünne klebende Folie (26) befestigt ist.
10. Elektronisches Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die flache Zwischenschicht als einteilig perforierter oder mehrteiliger Sockel (22) an der Leiterplatte (18) ausgeführt ist, auf dem eine dünne klebende Folie (26) befestigt ist.
11. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Klebeverbindung an der Leiterplatte (18) stärker haftet als an der Umverdrahtungsschicht (2).
12. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Klebeverbindung an der Umverdrahtungsschicht (2) lösbar ausgeführt ist.
13. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Klebeverbindung an der Umverdrahtungsschicht (2) nach dem Ablösen einer montierten Umverdrahtungsschicht (2) wiederholt verwendbar ist.
14. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) jeweils in Form eines Kontakthöckers ausgebildet sind.
15. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) mit den jeweils korrespondierenden Kontaktflächen (20) der Leiterplatte (18) in Berührkontakt stehen.
16. Elektronisches Bauteil nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) mit den jeweils korrespondierenden Kontaktflächen (20) der Leiterplatte (18) verlötet und/oder verklebt sind.
17. Verfahren zur Herstellung eines elektronischen Bauteils, mit wenigstens einem Halbleiterchip (1), der auf einer Umverdrahtungsschicht (2) montiert ist, und mit einer der Umverdrahtungsschicht (2) zugeordneten Leiterplatte (18), wobei die Umverdrahtungsschicht (2) mit dem wenigstens einen Halbleiterchip (1) mit flexiblen Kontakten (10) versehen ist, die mit Kontaktflächen (20) der Leiterplatte (18) korrespondieren, und wobei die Umverdrahtungsschicht (2) über eine flache Zwischenschicht (12; 22) mit der Leiterplatte (18) fest verbunden ist, wobei das Verfahren zumindest folgende Verfahrensschritte aufweist:
- Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips (1) und dazwischen vorgesehenen Sägespurbereichen,
- Aufbringen jeweils einer Umverdrahtungsschicht (2) auf den aktiven Vorderseiten (4) der Halbleiterchips (1),
- Aufbringen von flexiblen Kontakten (10) an den den aktiven Vorderseiten (4) der Halbleiterchips (1) abgewandten Oberflächen der Umverdrahtungsschichten (2),
- Aufbringen einer flachen Zwischenschicht (12; 22) an den dem Halbleiterchip (1) abgewandten Seiten der Umverdrahtungsschichten (2),
- Verkleben der Umverdrahtungsschichten (2) mit Leiterplatten (18).
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Halbleiterwafer nach dem Aufbringen der Umverdrahtungsschichten (2) zu Halbleiterchips (1) vereinzelt werden.
19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass als flache Zwischenschicht (12) eine zweiseitig klebende Folie zwischen Umverdrahtungsschicht (2) und Leiterplatte (18) aufgebracht wird.
20. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass als flache Zwischenschicht ein Sockel (22) an der Umverdrahtungsschicht (2) oder an der Leiterplatte (18) aufgebracht wird, auf den eine dünne Klebefolie aufgebracht wird.
21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass die Klebeverbindung an der Leiterplatte (18) stärker haftet als an der Umverdrahtungsschicht (2).
22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die flexiblen Kontakte (10) mit den korrespondierenden Kontaktflächen (20) der Leiterplatte (18) verlötet und/ oder verklebt werden.
23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die Halbleiterchips (1) mit ihrer Umverdrahtungsschicht (2) nach der Montage auf der Leiterplatte (18) getestet werden und dass nach der Feststellung eines defekten Halbleiterchips (1) die Klebeverbindung lösbar und wieder verwendbar ist.
24. Verfahren nach einem der Ansprüche 17 bis 23 zur Herstellung eines elektronischen Bauteils nach wenigstens einem der Ansprüche 1 bis 16.
DE10143790A 2001-09-06 2001-09-06 Elektronisches Bauteil mit wenigstens einem Halbleiterchip Expired - Fee Related DE10143790B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10143790A DE10143790B4 (de) 2001-09-06 2001-09-06 Elektronisches Bauteil mit wenigstens einem Halbleiterchip
US10/236,895 US6807064B2 (en) 2001-09-06 2002-09-06 Electronic component with at least one semiconductor chip and method for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143790A DE10143790B4 (de) 2001-09-06 2001-09-06 Elektronisches Bauteil mit wenigstens einem Halbleiterchip

Publications (2)

Publication Number Publication Date
DE10143790A1 true DE10143790A1 (de) 2003-03-27
DE10143790B4 DE10143790B4 (de) 2007-08-02

Family

ID=7697973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143790A Expired - Fee Related DE10143790B4 (de) 2001-09-06 2001-09-06 Elektronisches Bauteil mit wenigstens einem Halbleiterchip

Country Status (2)

Country Link
US (1) US6807064B2 (de)
DE (1) DE10143790B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
DE102004027788A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
EP1883960A2 (de) * 2005-05-04 2008-02-06 Texas Instruments Incorporated Halbleiterbauelement mit verringerter metallschichtbelastung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879651B2 (ja) * 2002-10-21 2007-02-14 ソニー株式会社 積層配線基板、タッチパネル及びこれらの製造方法
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
US7378742B2 (en) * 2004-10-27 2008-05-27 Intel Corporation Compliant interconnects for semiconductors and micromachines
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
TWI377632B (en) * 2008-03-27 2012-11-21 Taiwan Tft Lcd Ass Contact structure and forming method thereof and connecting structure thereof
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
US9952111B2 (en) 2015-04-15 2018-04-24 Infineon Technologies Ag System and method for a packaged MEMS device
US11410875B2 (en) * 2018-12-19 2022-08-09 Texas Instruments Incorporated Fan-out electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US5985682A (en) * 1997-08-25 1999-11-16 Motorola, Inc. Method for testing a bumped semiconductor die
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
EP1208595A2 (de) * 1999-07-30 2002-05-29 Formfactor, Inc. Verbindungsstruktur und methode
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US5985682A (en) * 1997-08-25 1999-11-16 Motorola, Inc. Method for testing a bumped semiconductor die
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NISHIMORI, T. et al.: Characteristics and Poten- tial Application of Polyimide-Core-Bump to Flip Chip. In: IEEE Transactions on Components, Pack- aging and Manufacturing Technology - Part A, Vol. 19, No. 1, March 1996, pp. 18-23 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
DE102004027788A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
EP1883960A2 (de) * 2005-05-04 2008-02-06 Texas Instruments Incorporated Halbleiterbauelement mit verringerter metallschichtbelastung
EP1883960A4 (de) * 2005-05-04 2011-10-26 Texas Instruments Inc Halbleiterbauelement mit verringerter metallschichtbelastung

Also Published As

Publication number Publication date
DE10143790B4 (de) 2007-08-02
US20030067062A1 (en) 2003-04-10
US6807064B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE2001142A1 (de) Verbindungsgitter fuer benachbarte Oberflaechen flaechenhafter Schaltungen
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10143790A1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
EP3273473B1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
EP1220314B1 (de) Leistungshalbleitermodul
EP0769214B1 (de) Verfahren zur herstellung einer elektrisch leitenden verbindung
EP2954554B1 (de) Mehrebenenmetallisierung auf einem keramiksubstrat
DE102022124574A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE2633800A1 (de) Gedruckte schaltungsplatte und damit ausgestatteter drehschalter
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
EP0155473A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE1966877A1 (de) Loesbare elektrische verbindungen zwischen mikrobaugruppen und/oder verdrahtungsplatten
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
WO2018069315A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee