WO2018069315A1 - Verfahren zur herstellung einer mehrlagigen leiterplatte - Google Patents

Verfahren zur herstellung einer mehrlagigen leiterplatte Download PDF

Info

Publication number
WO2018069315A1
WO2018069315A1 PCT/EP2017/075805 EP2017075805W WO2018069315A1 WO 2018069315 A1 WO2018069315 A1 WO 2018069315A1 EP 2017075805 W EP2017075805 W EP 2017075805W WO 2018069315 A1 WO2018069315 A1 WO 2018069315A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed circuit
layer
circuit board
conductive material
prepreg
Prior art date
Application number
PCT/EP2017/075805
Other languages
English (en)
French (fr)
Inventor
Angelika Schingale
Markus Ochs
Karsten Meier
Mike Röllig
Original Assignee
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Gmbh filed Critical Continental Automotive Gmbh
Publication of WO2018069315A1 publication Critical patent/WO2018069315A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/045—Solder-filled plated through-hole [PTH] during processing wherein the solder is removed from the PTH after processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Definitions

  • Printed circuit boards are carriers for electronic components. They serve the mechanical attachment and connection of the electronic components.
  • a circuit board is made of electrically insulating material with conductive connections adhering thereto, the tracks. Fiber-reinforced plastic is common as insulating material.
  • the tracks are usually etched from a thin layer of copper.
  • the components are soldered to solder pads, the so-called contact pads, or in pads.
  • PCB types There are a variety of different PCB types. For example, one-sided and two-sided printed circuit boards are known in which electrically conductive connections are applied either only on one surface or on the two opposite surfaces of the printed circuit boards.
  • multilayer printed circuit boards or multi-layer printed circuit boards are arranged in multiple layers both on and inside the circuit board. To produce several thin circuit boards are glued to each other with so-called prepregs. These multilayer printed circuit boards can have up to 48 layers. In the field of automotive applications 4 to 8 layers are common. Connections of the connecting layers between the individual layers are by means of so-called
  • the copper layers can be galvanically reinforced after etching in order to achieve the desired layer thickness.
  • metallic protective and contact layers made of tin, nickel or gold can be applied galvanically on partial surfaces or the entire copper surface. Then a solder mask is applied, which covers the tracks and leaves only the solder joints.
  • multilayer printed circuit boards is also associated with a variety of wet chemical processes. For example, after the pressing of a multilayer layer structure into the outer material layer (s) introduced holes are filled by wet-chemical processes, so as to establish a contact individual conductor or connecting layers. As part of a wet chemical process usually copper is deposited in a galvanic. In addition to high demands on process safety, a wet-chemical process is also associated with many ecological aspects. In these acids, alkalis, toxic chemicals are used. Partly the disposal of hazardous waste is required.
  • US 2002/0046880 A1 discloses in its FIGS. 18A to 18C a method for producing a multilayer printed circuit board in which the individual printed circuit board layers are provided with metallic conductor structures and at least one of the printed circuit board layers has bores with metallized walls, wherein the conductive material is at contact points is applied in addition to the holes of a first circuit board layer, wherein the contact points with the holes are in electrical contact. Subsequently, a pre-pregeglage is applied to the first printed circuit board layer through which the conductive material is pressed through during their melting.
  • a second printed circuit board layer is applied, so that contact points of the metallic conductor pattern of the second printed circuit board layer come to lie above the conductive material, in this way a contact between the metallic conductor structures of the first and the second printed circuit board layer is produced.
  • the two printed circuit board layers and the pre-press layer are pressed together under the action of pressure and heat.
  • the object is achieved by a method for producing a multilayer printed circuit board in which the individual printed circuit board layers are provided with metallic conductor structures and at least one of the printed circuit board layers has holes with metallized walls, in which
  • a structured prepreg layer is applied to a first printed circuit board layer, which has openings which come to lie over contact points of the metallic conductor pattern of the first printed circuit board layer,
  • a second printed circuit board layer is applied to the prepreg layer so that contact points of the metallic circuit pattern of the second printed circuit board layer lie above the conductive material, in which way the conductive material comes into contact with a bore of the first and / or the second printed circuit board layer is
  • a solder stop layer is applied to the outer layers of the stack
  • the conductive material is remelted at a temperature above its melting temperature.
  • the conductive material is placed directly on the bores of at least one of the printed circuit board layers which are in contact with the respective portion of conductive material, the metallized bore forming a contact point.
  • step f) the stack is heated to above the melting temperature of the conductive material and this is remelted, the step h) being omitted.
  • the pressing and remelting takes place in one operation.
  • the bores are filled up with a material from the group of the materials solder, adhesive, polymer or sintered material in a step f ⁇ , and this is then remelted or cured. If necessary, the holes can be completely filled.
  • the conductive material is a solder in spherical form, which brings easy handling with it.
  • the invention will be described below with reference to exemplary embodiments with the aid of figures. Show FIGS. 1 to 10 show the individual steps of a first variant of the method according to the invention,
  • FIGS. 13 to 15 show a second alternative to the steps of FIGS.
  • FIGS. 1 to 10 A first variant of the method according to the invention for producing a multilayer printed circuit board is shown schematically in FIGS. 1 to 10.
  • the dimensions of the individual components are not to scale, but are merely intended to illustrate the procedure.
  • Fig. 1 shows a prepreg layer 1, which is structured according to Fig. 2, by incorporating in the prepreg 1 by drilling, punching, cutting etc. holes 2 required for the product to he ⁇ forming vias pads patterned on a first printed circuit board layer 3 release.
  • the first printed circuit board layer 3 has on in her ⁇ kömmaji way interconnect structures, and contact surfaces 4 and 5 holes with metallized walls.
  • the structured printed circuit boards are cleaned, etched and dried before laying.
  • the prepreg layer 1 is applied to the first structured printed circuit board layer 3, so that in particular holes 5 in the first printed circuit board layer 3 are released through the openings 2.
  • the connecting elements in the form of conductive material 6, which is formed in FIGS. 1 to 10 with solder balls, are made manually or automatically in a pick & place method, by making use of a template or positioned by using the structured prepreg layer 1 as a template, in particular on the holes 5 and - as shown in FIG. 5 - pressed.
  • the solder ball positioning for example, can be preceded by a flux pressure.
  • a second structured printed circuit board layer 7 is positioned on the prepreg layer 1.
  • This stack construction is processed in a subsequent pressing step according to FIGS. 7 and 8 (with vacuum assistance).
  • thermally, force or pressure-induced connection formations can be performed during the pressing process.
  • ⁇ supported further thermal processings can (melt environmental, hardening and aging) follow to trigger the compound formation or complete.
  • a solder stop layer 10 is applied to the surfaces of the stack and optionally structured in order to prevent leakage of the solder from the built-through through-hole 9 or bore 5.
  • a remelting of the introduced conductive material 6 or the solder balls may in this case be filled in as a through ⁇ 9 contacting the entire bore. 5
  • the temperature of the pressing material at the end of the pressing profile, after curing of the prepreg layer 1 and before cooling, is brought briefly above the melting temperature of the solder ball alloy.
  • the electrical contact between the two circuit board layers to be joined results from the formation of a Lotverbindunq (wetting and formation of intermetallic phases) between the introduced solder balls 6 and the holes 5 of the PCB layers 3, 7 during the remelting.
  • the volume of the solder balls 6 and the prepreg openings 2 must be selected for the process of Lotkugeleinbringung defined.
  • the connection formation aims at a complete filling of the bores 5 in the formation according to the invention of the through-connection 9 of the circuit board formed from the printed circuit board layers 3, 7 and the prepreg layer 1 and possibly further printed circuit board and prepreg layers.
  • a conductive material 12 e.g. a solder, an adhesive, a polymer or a sintered material are introduced and then remelted or cured.
  • a Lotstopptik 10 can be applied to the outer surfaces of the resulting circuit board, which can also be done in a known manner by lamination, spin or curtain coating as in the other variants.
  • FIGS. 16 to 20 further variants of the conductive material 6 are indicated, wherein a printed solder paste, a metal paste or a printed adhesive 12 (FIG
  • Lot plate 13 (Figure 17), a metallized molding 14 (Figure 18) or a STUD bump 15 (Figure 19) may be used.
  • a STUD bump 15 it may be advantageous if the circuit board layer to which it is applied has only one contact surface and no bore.
  • the bore 5 of the other circuit board layer is then filled up as described above, as shown in Fig. 20.
  • the invention takes advantage provided with bores, ready struc tured ⁇ as mechanically and electrically connecting printed circuit board layers (inner and outer layers) to form throughput contacts in multilayer printed circuit boards.
  • solder preforms solder preforms (Plvestt ⁇ Chen, spheres, etc.), metal coatings of the pads, metallized metal or plastic molded parts, printed adhesive, soldered or glued flexible connector bonded stud bumps or metal pastes can be used.

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen (3, 7) mit metallischen Leiterstrukturen (4) versehen sind und zumindest eine der Leiterplattenlagen Bohrungen (5) mit metallisierten Wänden aufweist, bei dem a) auf eine erste Leiterplattenlage (3) eine strukturierte Prepreglage (1) aufgebracht wird, die Öffnungen (2) aufweist, die über Kontaktstellen der metallischen Leiterstruktur (4) der ersten Leiterplattenlage (3) zu liegen kommen, b) in die Öffnungen (2) der Prepreglage (1) leitfähiges Material (6) eingebracht wird, c) auf die Prepreglage (1) eine zweite Leiterplattenlage (7) aufgebracht wird, so dass Kontaktstellen der metallischen Leiterstruktur (4) der zweiten Leiterplattenlage (7) über dem leitfähigen Material (6) zu liegen kommen, wobei auf diese Weise das leitfähige Material (6) mit einer Bohrung (5) der ersten und/oder der zweiten Leiterplattenlage (3, 7) in Kontakt ist, d) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden, e) die zumindest zwei Leiterplattenlagen (3, 7) und die zumindest eine Prepreglage (1) verpresst werden, f) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des leitfähigen Materials (6) aufgeheizt wird, g) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht (10) aufgebracht wird, h) das leitfähige Material (6) bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.

Description

Beschreibung
Verfahren zur Herstellung einer mehrlagigen Leiterplatte Leiterplatten sind Träger für elektronische Bauelemente. Sie dienen der mechanischen Befestigung und Verbindung der elektronischen Bauelemente. Eine Leiterplatte besteht aus elektrisch isolierendem Material mit daran haftenden, leitenden Verbindungen, den Leiterbahnen. Als isolierendes Material ist fa- serverstärkter Kunststoff üblich. Die Leiterbahnen werden zumeist aus einer dünnen Schicht Kupfer geätzt. Die Bauelemente werden auf Lötflächen, den sogenannten Kontaktpads, oder in Lötaugen gelötet. Es gibt eine Vielzahl an unterschiedlichen Leiterplattenarten. Beispielsweise sind einseitige und zweiseitige Leiterplatten bekannt, bei denen elektrisch leitende Verbindungen entweder nur auf einer Oberfläche oder auf den beiden gegenüberliegenden Oberflächen der Leiterplatten aufgebracht sind. Bei sogenannten Multilayer-Leiterplatten oder mehrlagigen Leiterplatten sind Leiterzugstrukturen in mehreren Lagen sowohl auf als auch im Inneren der Leiterplatte angeordnet. Zur Herstellung werden mehrere dünne Leiterplatten mit sogenannten Prepregs aufeinander geklebt. Diese mehrlagigen Leiterplatten können bis zu 48 Schichten aufweisen. Im Umfeld von Automobilen Anwendungen sind 4 bis 8 Lagen verbreitet. Verbindungen der Verbindungsschichten zwischen den einzelnen Lagen werden mittels sogenannter
Durchkontaktierungen realisiert. Die Herstellung von einseitigen oder doppelseitigen, optional durchkontaktierten, Leiterplatten erfolgt üblicherweise photochemisch. Die Herstellung der Leiterbahnen erfolgt in der Regel photolithographisch, indem eine dünne Schicht lichtempfind¬ lichen Photolacks auf die Oberfläche der zunächst vollständig metallisierten Leiterplatte aufgebracht wird. Nach der Be¬ lichtung des Photolacks durch eine Maske mit dem gewünschten Layout der Leiterzugstruktur sind je nach verwendetem Photolack entweder die belichteten oder die unbelichteten Anteile des Lacks löslich in einer passenden Entwickler- Lösung und werden entfernt. Wird die so behandelte Leiterplatte in eine geeignete Ätzlösung eingebracht, so wird nur der freigelegte Teil der metallisierten Oberfläche angegriffen. Die vom Photolack be- deckten Anteile bleiben erhalten, weil der Lack beständig gegen die Ätzlösung ist. Anschließend können die Kupferschichten nach dem Ätzen galvanisch verstärkt werden, um die gewünschte Schichtstärke zu erzielen. Zusätzlich können galvanisch auf Teilflächen oder der gesamten Kupferfläche metallische Schutz- und Kontaktschichten aus Zinn, Nickel oder Gold aufgebracht werden. Danach wird ein Lötstopplack aufgebracht, der die Leiterbahnen abdeckt und nur die Lötstellen freilässt.
Die Herstellung mehrlagiger Leiterplatten ist darüber hinaus mit einer Vielzahl von nasschemischen Prozessen verbunden. Beispielsweise werden nach dem Verpressen eines aus mehreren Lagen bestehenden Schichtaufbaus in die äußeren Materialschicht (en) eingebrachte Bohrungen mittels nasschemischer Prozesse gefüllt, um so eine Kontaktierung einzelner Leiter- oder Verbindungslagen herzustellen. Im Rahmen eines nasschemischen Prozesses wird in einer Galvanik üblicherweise Kupfer abgeschieden. Neben hohen Anforderungen an die Prozesssicherheit ist ein nasschemischer Prozess auch mit vielen ökologischen Aspekten verbunden. Bei diesen werden Säuren, Laugen, toxische Chemikalien eingesetzt. Teilweise ist die Entsorgung von Sondermüll erforderlich.
Es wäre daher wünschenswert, wenn die Herstellung einer mehrlagigen Leiterplatte mit einer möglichst geringen Anzahl an nasschemischen Prozessen erfolgen könnte.
Die US 2002/0046880 AI offenbart in deren Figuren 18A bis 18C ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen mit metallischen Leiterstrukturen versehen sind und zumindest eine der Leiter- plattenlagen Bohrungen mit metallisierten Wänden aufweist, bei dem leitfähiges Material auf Kontaktstellen neben den Bohrungen einer ersten Leiterplattenlage aufgebracht wird, wobei die Kontaktstellen mit den Bohrungen in elektrischem Kontakt sind. Anschließend wird auf die erste Leiterplattenlage eine Pre- preglage aufgebracht, durch die bei deren Schmelzen das leitfähige Material hindurchgedrückt wird. Darüber wird eine zweite Leiterplattenlage aufgebracht, so dass Kontaktstellen der metallischen Leiterstruktur der zweiten Leiterplattenlage über dem leitfähigen Material zu liegen kommen, wobei auf diese Weise ein Kontakt zwischen den metallischen Leiterstrukturen der ersten und der zweiten Leiterplattenlage hergestellt wird. Schließlich werden die zwei Leiterplattenlagen und die Pre- preglage unter Einwirkung von Druck und Wärme miteinander verpresst .
Dabei müssen jedoch gegebenenfalls die Bohrungen anschließend komplett gefüllt werden.
Es ist daher die Aufgabe der Erfindung, hier Abhilfe zu schaffen.
Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplat- tenlagen mit metallischen Leiterstrukturen versehen sind und zumindest eine der Leiterplattenlagen Bohrungen mit metallisierten Wänden aufweist, bei dem
a) auf eine erste Leiterplattenlage eine strukturierte Prepreglage aufgebracht wird, die Öffnungen aufweist, die über Kontaktstellen der metallischen Leiterstruktur der ersten Leiterplattenlage zu liegen kommen,
b) in die Öffnungen der Prepreglage leitfähiges Material eingebracht wird,
c) auf die Prepreglage eine zweite Leiterplattenlage auf- gebracht wird, so dass Kontaktstellen der metallischen Leiterstruktur der zweiten Leiterplattenlage über dem leitfähigen Material zu liegen kommen, wobei auf diese Weise das leitfähige Material mit einer Bohrung der ersten und/oder der zweiten Leiterplattenlage in Kontakt ist,
d) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden,
e) die zumindest zwei Leiterplattenlagen und die zumindest eine Prepreglage verpresst werden, f) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des leitfähigen Materials aufgeheizt wird,
g) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht aufgebracht wird,
h) das leitfähige Material bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.
Es wird hier also das leitfähige Material direkt auf die Bohrungen zumindest einer der mit der jeweiligen Portion an leitfähigem Material in Kontakt stehenden Leiterplattenlage platziert, wobei die metallisierte Bohrung eine Kontaktstelle bildet. Dies hat den Vorteil, dass beim Schmelzen des leitfähigen Materials dieses in die Bohrungen fließen kann und die Bohrungen zumindest teilweise füllt.
In einer vorteilhaften Variante der Erfindung wird im Schritt f) der Stapel bis über die Schmelztemperatur des leitfähigen Materials aufgeheizt und dieses dabei umgeschmolzen, wobei der Schritt h) entfällt.
Das Verpressen und Umschmelzen erfolgt also in einem Arbeitsgang .
In einer Weiterbildung der Erfindung werden nach dem Schritt f) in einem Schritt f λ) die Bohrungen mit einem Material aus der Gruppe der Materialien Lot, Klebstoff, Polymer oder Sinterwerkstoff aufgefüllt und dieses anschließend umgeschmolzen bzw. ausgehärtet . Damit können die Bohrungen ggf. komplett gefüllt werden.
In vorteilhafter Weise ist das leitfähige Material ein Lot in Kugelform, was eine einfache Handhabung mit sich bringt. Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher beschrieben werden. Dabei zeigen Figuren 1 bis 10 die einzelnen Schritte einer ersten Variante des erfindungsgemäßen Verfahrens,
Figuren 11 und 12 eine erste Alternative zu den Schritten der
Figuren 8 bis 10,
Figuren 13 bis 15 eine zweite Alternative zu den Schritten der
Figuren 8 bis 10,
Figuren 16 bis 20 verschiedene Varianten des leitfähigen
Materials .
In den Fig. 1 bis 10 ist eine erste Variante des erfindungsgemäßen Verfahrens zur Herstellung einer mehrlagigen Leiterplatte in schematischer Weise dargestellt. Die Abmessungen der einzelnen Bestandteile sind dabei nicht maßstäblich, sondern sollen lediglich die Vorgehensweise verdeutlichen.
Fig. 1 zeigt eine Prepreglage 1, die gemäß Fig. 2 strukturiert wird, indem in die Prepreglage 1 durch Bohren, Stanzen, Schneiden etc. Öffnungen 2 eingebracht werden, die die für die zu er¬ zeugenden Durchkontaktierungen benötigten Anschlussflächen auf einer ersten strukturierten Leiterplattenlage 3 freigeben sollen. Die erste Leiterplattenlage 3 weist dabei in her¬ kömmlicher Weise Leiterbahnstrukturen und Kontaktflächen 4 sowie Bohrungen 5 mit metallisierten Wänden auf. Die strukturierten Leiterplatten werden vor dem Verlegen gereinigt, angeätzt und getrocknet .
Die Prepreglage 1 wird gemäß Fig. 3 auf die erste strukturierte Leiterplattenlage 3 aufgebracht, so dass durch die Öffnungen 2 insbesondere Bohrungen 5 in der ersten Leiterplattenlage 3 freigelassen werden.
Im nächsten Schritt gemäß Fig. 4 werden die Verbindungselemente in Form von leitfähigem Material 6, das in den Figuren 1 bis 10 mit Lotkugeln gebildet ist, manuell oder automatisiert in einem Pick&Place-Verfahren, durch Einkehren mit Hilfe einer Schablone oder durch Einkehren unter Nutzung der strukturierten Prepreglage 1 als Schablone insbesondere auf den Bohrungen 5 positioniert und - wie in der Fig. 5 gezeigt - angedrückt. Zur Verbesserung der Lagestabilität der Lotkugeln 6 und damit der Handhabbarkeit des bestückten Leiterplattenlage- / Prepreg- lagestapels kann der Lotkugelpositionierung z.B. ein Flussmitteldruck vorgelagert werden.
Gemäß Fig. 6 wird eine zweite strukturierte Leiterplattenlage 7 auf der Prepreglage 1 positioniert. Dieser Stapelaufbau wird in einem anschließenden Verpressschritt gemäß Fig. 7 und 8 (mit Vakuumunterstützung) verarbeitet. Bei entsprechender Gestaltung des Verpressprofils können thermisch-, kraft- oder druckinduzierte Verbindungsbildungen (Lot, Klebstoff, Sintermaterial etc.) während des Verpressvorgangs ausgeführt werden. Nach¬ gelagert können weitere thermische Prozessierungen (Um- schmelzen, Härten, Auslagern) folgen, um die Verbindungsbildung auszulösen oder abzuschließen. Gemäß Fig. 9 wird eine Lotstoppschicht 10 auf die Oberflächen des Stapels aufgebracht und ggf. strukturiert, um ein Austreten des Lotes aus der aufgebauten Durchkontaktierung 9 bzw. Bohrung 5 zu verhindern. Anschließend erfolgt gemäß Fig. 10 ein Umschmelzen des eingebrachten leitfähigen Materials 6 bzw. der Lotkugeln. Das umgeschmolzene leitfähige Material 11 kann dabei als Durch¬ kontaktierung 9 die gesamte Bohrung 5 ausfüllen.
Wird gemäß Fig. 10 mit Umschmelzphase gearbeitet, wird die Temperatur des Pressguts am Ende des Pressprofils, nach dem Aushärten der Prepreglage 1 und vor dem Abkühlen kurzzeitig auf oberhalb der Schmelztemperatur der Lotkugellegierung gebracht.
Der elektrische Kontakt zwischen den beiden zu verbindenden Leiterplattenlagen ergibt sich durch die Ausbildung einer Lotverbindunq (Benetzung und Bildung intermetallischer Phasen) zwischen den eingebrachten Lotkugeln 6 und den Bohrungen 5 der Leiterplattenlagen 3, 7 während des Umschmelzens . Das Volumen der Lotkugeln 6 und der Prepreglageöffnungen 2 muss für den Prozess der Lotkugeleinbringung, definiert gewählt werden. Die Verbindungsbildung zielt auf eine vollständige Füllung der Bohrungen 5 bei der erfindungsgemäßen Bildung der Durchkontaktierung 9 der aus den Leiterplattenlagen 3, 7 und der Prepreglage 1 und ggf. weiterer Leiterplatten- und Prepreglagen gebildeten Leiterplatte.
In den Figuren 11 und 12 ist der Vorgang gezeigt, wenn das leitfähige Material 6 während des Verpressens bei einer ent¬ sprechend höheren Temperatur, die über der Schmelztemperatur des leitfähigen Materials 6 liegt, umgeschmolzen wird und als leitfähige Füllung 11 die Bohrungen 5 bevorzugt komplett ausfüllt. Eine Lotstoppschicht 10 wird in einem anschließenden Verfahrensschritt aufgebracht.
Falls das umgeschmolzene leitfähige Material 11 die Bohrungen 5 nicht komplett ausfüllt, kann gemäß der Figuren 13 bis 15 in die verbleibenden Hohlräume in den Bohrungen 5 ein leitfähiges Material 12 wie z.B. ein Lot, ein Klebstoff, ein Polymer oder ein Sinterwerkstoff eingebracht und anschließend umgeschmolzen oder ausgehärtet werden. Daran anschließend kann wiederum eine Lotstoppschicht 10 auf die Außenflächen der entstandenen Leiterplatte aufgebracht werden, was in bekannter Weise durch Laminieren, Schleudern oder Vorhanggießen wie in den anderen Varianten auch erfolgen kann.
In den Figuren 16 bis 20 sind weitere Varianten des leitfähigen Materials 6 angedeutet, wobei eine gedruckte Lotpaste, eine Metallpaste oder ein gedruckter Klebstoff 12 (Fig. 16), ein
Lotplättchen 13 (Fig. 17), ein metallisiertes Formteil 14 (Fig. 18) oder ein STUD-Bump 15 (Fig. 19) verwendet werden kann. Bei Verwendung eines STUD-Bumps 15 kann es vorteilhaft sein, wenn die Leiterplattenlage, auf die er aufgebracht wird, lediglich eine Kontaktfläche und keine Bohrung aufweist. Die Bohrung 5 der anderen Leiterplattenlage wird dann wie oben beschrieben aufgefüllt, wie in Fig. 20 dargestellt ist. Die Erfindung nutzt mit Bohrungen versehene, fertig struktu¬ rierte als mechanisch und elektrisch zu verbindende Leiterplattenlagen (Innen- und Außenlagen) zur Bildung von Durch- kontaktierungen in mehrlagigen Leiterplatten. Durch den Einsatz von strukturierten Prepreglagen und Verbindungselementen in Form von leitfähigem Material wird während des Verpressens der zuvor genannten Leiterplattenlagen bzw. in einem nachgelagerten Temperaturprozess (Löten oder Aushärten) neben der mechanischen eine elektrische Verbindung erzeugt. Es entfällt gänzlich jede Form der galvanischen Erzeugung der elektrischen Durchkon- taktierungen. Als Verbindungselemente können gedruckte oder gedruckte und umgeschmolzene Lotpasten, Lotformteile (Plätt¬ chen, Kugeln etc.), Metallisierungen der Anschlussflächen, metallisierte Metall- oder Kunststoffformteile, gedruckte Klebstoffe, gelötete oder geklebte flexible Verbinder, gebondete STUD-Bumps oder Metallpasten zur Anwendung kommen.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen (3, 7) mit metallischen Leiterstrukturen (4) versehen sind und zumindest eine der Leiterplattenlagen Bohrungen (5) mit metallisierten Wänden aufweist, bei dem
a) auf eine erste Leiterplattenlage (3) eine strukturierte Prepreglage (1) aufgebracht wird, die Öffnungen (2) aufweist, die über Kontaktstellen der metallischen Leiterstruktur (4) der ersten Leiterplattenlage (3) zu liegen kommen,
b) in die Öffnungen (2) der Prepreglage (1) leitfähiges Material (6) eingebracht wird,
c) auf die Prepreglage (1) eine zweite Leiterplattenlage (7) aufgebracht wird, so dass Kontaktstellen der metallischen
Leiterstruktur (4) der zweiten Leiterplattenlage (7) über dem leitfähigen Material (6) zu liegen kommen, wobei auf diese Weise das leitfähige Material (6) mit einer Bohrung (5) der ersten und/oder der zweiten Leiterplattenlage (3, 7) in Kontakt ist, d) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden,
e) die zumindest zwei Leiterplattenlagen (3, 7) und die zumindest eine Prepreglage (1) verpresst werden,
f) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des leitfähigen Materials (6) aufgeheizt wird,
g) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht (10) aufgebracht wird,
h) das leitfähige Material (6) bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.
2. Verfahren nach Anspruch 1, bei dem im Schritt f) der Stapel bis über die Schmelztemperatur des leitfähigen Materials (6) aufgeheizt und dieses dabei umgeschmolzen wird und der Schritt h) entfällt.
3. Verfahren nach Anspruch 2, bei dem nach dem Schritt f) in einem Schritt f λ) die Bohrungen (5) mit einem Material aus der Gruppe der Materialien Lot, Klebstoff, Polymer oder Sinterwerkstoff aufgefüllt und dieses anschließend umgeschmolzen bzw. ausge¬ härtet wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das leitfähige Material (6) ein Lot in Kugelform ist.
PCT/EP2017/075805 2016-10-11 2017-10-10 Verfahren zur herstellung einer mehrlagigen leiterplatte WO2018069315A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016219732.0 2016-10-11
DE102016219732.0A DE102016219732A1 (de) 2016-10-11 2016-10-11 Verfahren zur Herstellung einer mehrlagigen Leiterplatte

Publications (1)

Publication Number Publication Date
WO2018069315A1 true WO2018069315A1 (de) 2018-04-19

Family

ID=60051515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/075805 WO2018069315A1 (de) 2016-10-11 2017-10-10 Verfahren zur herstellung einer mehrlagigen leiterplatte

Country Status (2)

Country Link
DE (1) DE102016219732A1 (de)
WO (1) WO2018069315A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025477A (zh) * 2021-11-17 2022-02-08 广州朗国电子科技股份有限公司 多层板及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US20020046880A1 (en) 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
US20120160547A1 (en) * 2010-04-22 2012-06-28 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure
US20140353018A1 (en) * 2013-05-28 2014-12-04 Hitachi, Ltd. Interlayer connection substrate and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020046880A1 (en) 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US20120160547A1 (en) * 2010-04-22 2012-06-28 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure
US20140353018A1 (en) * 2013-05-28 2014-12-04 Hitachi, Ltd. Interlayer connection substrate and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025477A (zh) * 2021-11-17 2022-02-08 广州朗国电子科技股份有限公司 多层板及电子设备

Also Published As

Publication number Publication date
DE102016219732A1 (de) 2018-04-12

Similar Documents

Publication Publication Date Title
AT503718B1 (de) Herstellung einer eine komponente umfassenden schicht
EP3081056B1 (de) Verfahren zum einbetten einer komponente in eine leiterplatte
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE3545989C2 (de)
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
WO2009143550A1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE112005001414T5 (de) Verfahren zur Herstellung eines Elektronikmoduls
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
AT518252B1 (de) Verfahren zum Herstellen einer aus wenigstens zwei Leiterplattenbereichen bestehenden Leiterplatte sowie Leiterplatte
WO2014139674A1 (de) Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE10300530A1 (de) Leiterplatte mit einem eingebauten passiven Bauelement, Herstellungsverfahren der Leiterplatte und Elementarplatte für die Leiterplatte
EP2898759B1 (de) Verfahren zur herstellung eines leiterplattenelements sowie leiterplattenelement
DE102008007216A1 (de) Gedruckte Leiterplatte und Herstellungsverfahren derselben
DE4012100A1 (de) Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
WO2018069315A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
WO2018069319A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
DE60130108T2 (de) Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17781474

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17781474

Country of ref document: EP

Kind code of ref document: A1