DE3545989C2 - - Google Patents

Info

Publication number
DE3545989C2
DE3545989C2 DE3545989A DE3545989A DE3545989C2 DE 3545989 C2 DE3545989 C2 DE 3545989C2 DE 3545989 A DE3545989 A DE 3545989A DE 3545989 A DE3545989 A DE 3545989A DE 3545989 C2 DE3545989 C2 DE 3545989C2
Authority
DE
Germany
Prior art keywords
electrically conductive
circuit board
base plates
paste
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3545989A
Other languages
English (en)
Other versions
DE3545989A1 (de
Inventor
Yamahiro Hachioji Tokio/Tokyo Jp Iwasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Research Laboratory Co Ltd
Original Assignee
Asahi Chemical Research Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Research Laboratory Co Ltd filed Critical Asahi Chemical Research Laboratory Co Ltd
Publication of DE3545989A1 publication Critical patent/DE3545989A1/de
Application granted granted Critical
Publication of DE3545989C2 publication Critical patent/DE3545989C2/de
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/38Layered products comprising a layer of synthetic resin comprising epoxy resins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00Condition, form or state of the layers or laminate
    • B32B2305/07Parts immersed or impregnated in a matrix
    • B32B2305/076Prepregs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00Epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0591Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer mehrlagigen gedruckten Schaltung gemäß dem Oberbegriff des Anspruchs 1.
Mit der ständig zunehmenden Verwendung elektrischer und elektronischer Geräte werden auch immer mehr mehrschichtige Leiter­ platten benötigt. Um eine solche mehrschichti­ ge gedruckte Schaltung herzustellen, die aus einer vorherbe­ stimmten Anzahl von Grundplatten zusammengesetzt ist, wel­ che schichtartig aufeinander gelegt und jeweils mit elek­ trisch leitfähigen Schaltungen an einer oder beiden Seiten versehen sind, müssen bisher folgende Schritte durchgeführt werden: Auf eine elektrisch isolierte Grundplatte wird ein- oder beidseitig eine Schicht aus Elektrolytkup­ fer aufgebracht, und dann werden diese Schichten miteinander verbunden. Die Schaltungsbereiche müssen mit einer gegen­ über Oxidation beständigen Farbe geschützt und dann mit Eisen- (II)-chlorid geätzt werden, d. h. das außerhalb der Schaltungsbereiche liegende Kupfer wird abgeätzt. Die Schaltungsbereiche werden freigelegt durch Entfernen der oxidationsbeständigen Farbe, um eine Grundplatte zu er­ halten, die an einer oder an beiden Seiten elektrisch leit­ fähige Schaltungen aufweist. Aus einer Vielzahl so behan­ delter Grundplatten wird dann ein Schichtaufbau hergestellt, um eine einzige mehrlagige Leitungsplatte mit schichtartig im Inneren liegenden Schaltungen zu erhalten. Die mehr­ schichtige Leiterplatte wird dann mit durchgehenden Löchern versehen, die anschließend elektrisch leitend gemacht wer­ den müssen, so daß die im Innern liegenden Schichtleitungen elektrisch leitend miteinander verbunden werden können.
Da bei dem herkömmlichen Verfahren der Kupferbeschichtung und des Ätzens ziemlich viele Kupferschichten an Grund­ platten befestigt werden müssen, um die einzige mehrschich­ tige Leiterplatte zu erhalten, sind viele Verarbeitungs­ schritte nötig, wie das Beschichten der Schaltungsbereiche mit der oxidationsbeständigen Farbe, das Abätzen der übrigen Bereiche der Kupferschicht und das Entfernen der oxidationsbeständigen Farbe. Außerdem ist für den Schicht­ aufbau aus mehreren so behandelten Grundplatten zu einer einzigen gedruckten Schaltung erhebliche Präzision erfor­ derlich. So hat es sich in der Praxis als schwierig erwie­ sen, mehr als vier Grundplatten aufeinander zu stapeln.
Außer der Verwendung der zuvor genannten Grundplatten, die insgesamt bei niedriger Temperatur polymerisiert und bear­ beitet werden, ist es bekannt, eine mehrschichtige Leiter­ platte aus Grundplatten aus Aluminiumoxid aufzubauen. Bei diesem Verfahren wird die Grundplatte beispielsweise bis zu 1600°C erhitzt. Deshalb müssen Grundplatten aus geeig­ netem Werkstoff, wie Keramik verwendet werden, die einer Behandlung bei so hohen Temperaturen standhalten. Die Bil­ dung von Löchern in einer so harten Leiterplatte ist au­ ßerdem schwierig. Aus diesem Grund werden häufig Elektroden an den Ecken einer solchen gedruckten Schaltung vorgesehen, um die schichtartig angeordneten Schaltkreise elektrisch leitend miteinander zu verbinden.
In "Handbuch der Leiterplattentechnik", Eugen Leuze Verlag, Saulgau 1982, S. 221-226 werden Verfahren zur Herstellung von mehrlagigen gedruckten Schaltungen beschrieben. Insbesondere wird die Herstellung von sog. "Multilayers" beschrieben, wobei beim aminieren einzelne Innenlagen ("Kerne") unter Zwischenlage von Prepregs miteinander verpreßt werden. Die Herstellung der Innenlagen erfolgt dabei im Photodruckverfah­ ren und durch anschließendes Ätzen und Strippen.
Auf ähnliche Weise hergestellte mehrschichtige Leiterplatten beschreibt auch die DE-OS 20 47 204, die sich im übrigen die Aufgabe stellt, eine bessere Ausnutzung der Bohrungen zu erreichen, mit der verschiedene Leiterebenen elektrisch miteinander verbunden sind.
Die US-PS 43 53 816 beschreibt eine elektrisch leitfähige Beschichtung. Diese besteht aus einem Gemisch aus 70-85 Gew.-% Kupferpulver, 15-30 Gew.-% zumindest eines Harzes, ausgewählt aus der Gruppe Phenolharz, Epoxyharz, Polyesterharz und Xylol­ harz und 0,2-5 Gew.-% zumindest eines Zusatzstoffes, ausge­ wählt aus der Gruppe Anthracen, Anthracencarbonsäure, Anthra­ nilsäure und Anthrazin. Die Beschichtung eignet sich als Material zur Herstellung von Leiterbahnen.
Die DE-OS 31 30 159 A1 beschreibt ein Verfahren zur Herstel­ lung von Widerständen und/oder Schaltkontaktstellen inte­ griert enthaltenden Leiterplatten, bei dem eine Widerstands­ paste eingesetzt wird. Auf die Widerstandspaste wird eine sensibilisierte Haftvermittlerschicht und darauf eine Me­ tallisierungsschicht aufgetragen.
Schließlich beschreibt die DE-OS 33 24 933 A1 eine keramische Mehrschicht-Leiterplatte. Bei ihrer Herstellung wird auf einer keramischen Platte eine Leiterpaste aus Kupfer zur Bildung gewünschter Leiterbahnen im Siebdruckverfahren auf­ getragen. Die Platten werden unter Verwendung von Führungs­ löchern aufeinandergestapelt und unter Druck und bei erhöhter Temperatur miteinander verklebt.
Die Erfindung stellt sich die Aufgabe, ein Verfahren anzu­ geben, mit der mehrlagige gedruckte Schaltungen mit niedri­ gen Gestehungskosten hergestellt werden werden können. Ein Aspekt dieser Aufgabe ist es, komplizierte herkömmliche Ver­ fahrensschritte wie die herkömmliche Kupferbeschichtung und das Ätzen zu vermeiden.
Diese Aufgabe wird gelöst mit einem Verfahren gemäß Anspruch 1. Eine Weiterbildung des Verfahrens beschreibt Anspruch 2.
Die erfindungsgemäß eingesetzte Paste wird zur Bildung von Schaltungen auf eine im voraus imprägnierte oder vorgetränkte Grundplatte (Prepreg) aufgedruckt, und zwar auf eine oder beide Seiten derselben und dann getrocknet, woraufhin eine Vielzahl so behandelter Grundplatten aufeinander gestapelt und zu einer einzigen mehrschichtigen Leiterplatte zusam­ mengepreßt wird.
Als elektrisch leitfähige Paste wird eine Kupferpaste ver­ wendet, die sich durch gute Leitfähigkeit auszeichnet und bis zu ca. 150°C erhitzt werden kann, ohne daß die darin enthaltenen Kupferteilchen oxidieren, was mit Hilfe eines speziellen Zusatzes aus Anthracen oder einem Anthracenderi­ vat verhindert wird. Das mit diesem Verfahren erhaltene Produkt hat eine ausgezeichnete elektrische Leitfähigkeit und kann mit niedrigeren Kosten hergestellt werden als bei Verwendung anderer Metallpasten, beispielsweise einer elek­ trisch leitfähigen Silberpaste und dgl.
Die elektrisch leitfähigen Schaltungen aus Kupferpaste kön­ nen mit einem Metall plattiert werden, um die gleiche Wirkung zu erzielen wie mit dem bekannten Kupferbeschichtungsverfahren.
Gemäß der Erfindung können die bisher schwierig herzustel­ lenden Leiterplatten aus mehr als vier Schichten aufgebaut werden, um dann für elektronische Geräte für den Hausge­ brauch verwendet zu werden.
Das Verfahren gemäß der Erfindung geht kurz gesagt in fol­ genden Schritten vor sich: Eine elektrisch isolierte, vor­ getränkte Grundplatte wird an einer oder beiden Seiten mit einer elektrisch leitfähigen Paste beschichtet, welche elek­ trisch leitfähige Schaltungen bildet. Die so behandelte Grundplatte mit den Schaltungen wird getrocknet. Dann wird eine Vielzahl so behandelter Grundplatten aufeinander ge­ stapelt und zu einer einzigen mehrschichtigen Leiterplatte zusammengepreßt. In dieser Leiterplatte werden Löcher ausge­ bildet, die sich in Richtung der Dicke der Leiterplatte er­ strecken. Diese Löcher werden anschließend mit einer elek­ trisch leitfähigen Masse versehen, um eine Reihe von Schaltkreisen zu erhalten, die innerhalb der Leiterplatte elektrisch leitend miteinander verbunden sind.
Ferner wird gemäß der Erfindung eine oder beide Seiten einer elektrisch isolierten, vorgetränkten Grundplatte so mit einer elektrisch leitfähigen Paste beschichtet, daß elektrisch leitfähige Schaltungen entstehen. Diese Schal­ tungen auf der Grundplatte werden mit einem speziellen elektrisch leitfähigen Material plattiert und dann wird die behandelte Grundplatte getrocknet. Eine Vielzahl der­ artig behandelter Grundplatten wird zu einer einzigen mehr­ schichtigen Leiterplatte aufeinander gestapelt und zusammen­ gepreßt. Die Leiterplatte wird mit Löchern versehen, welche sich in Richtung der Dicke der Platte erstrecken und die anschließend mit einem elektrisch leitfähigen Material ver­ sehen werden, um eine Reihe elektrisch leitend miteinander verbundener Schaltkreise in der Leiterplatte zu erhalten.
Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand schematisch dargestellter Ausführungs­ beispiele näher erläutert. In den Zeichnungen zeigt
Fig. 1 eine auseinandergezogene Seitenansicht in senk­ rechtem Schnitt durch die Schichten elektrisch iso­ lierter Grundplatten, die jeweils mit einer elek­ trisch leitfähigen Paste gemäß der Erfindung be­ schichtet sind;
Fig. 2 eine Seitenansicht in senkrechtem Schnitt durch die zu einer einzigen mehrschichtigen Leiterplatte zu­ sammengesetzten und zusammengepreßten Schichten;
Fig. 3 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in die senkrechte Löcher eingearbeitet sind;
Fig. 4 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in der die Löcher mit einem elektrisch leitfähigen Material versehen sind;
Fig. 5 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte gemäß Fig. 4, die rundherum mit einem Flußmaterial beschichtet ist;
Fig. 6 eine Seitenansicht in senkrechtem Schnitt einer elektrisch isolierten Grundplatte, die an einer Sei­ te mit elektrisch leitfähiger Paste beschichtet ist gemäß einem zweiten Ausführungsbeispiel der Erfin­ dung;
Fig. 7 eine Seitenansicht in senkrechtem Schnitt der elek­ trisch isolierten Grundplatte, die mit einer Schicht aus Abdeckmaterial versehen ist;
Fig. 8 eine Seitenansicht in senkrechtem Schnitt der be­ handelten Grundplatte, deren elektrisch leitende Schaltungen mit Kupfer plattiert sind;
Fig. 9 eine Seitenansicht in senkrechtem Schnitt einer mit Schaltungen versehenen Grundplatte, von der die Schicht aus Abdeckmaterial gemäß Fig. 8 entfernt ist;
Fig. 10 eine Seitenansicht in senkrechtem Schnitt durch eine Vielzahl mit Schaltungen versehener Grundplat­ ten, die zu einer einzigen mehrschichtigen Leiter­ platte aufgestapelt und zusammengepreßt sind;
Fig. 11 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in die Löcher ein­ gearbeitet sind;
Fig. 12 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in der die Löcher mit elektrisch leitfähigem Material versehen sind, um eine Reihe elektrisch leitend miteinander verbunde­ ner Schaltkreise innerhalb der Leiterplatte zu schaffen;
Fig. 13 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, die als Abschluß mit einem Einsiegelmaterial ringsherum beschichtet ist.
Bei dem in Fig. 1 bis 5 gezeigten Ausführungsbeispiel be­ steht eine vorherbestimmte Anzahl elektrisch isolierter Platten 1 aus vorgetränkten Grundplatten, die beispielsweise aus Epoxyharz bestehen. Wie Fig. 1 zeigt, ist eine elektrisch isolierte Platte 1 an einer oder beiden Seiten mit einer elektrisch leitfähigen Paste 2 so bedruckt, daß auf den Platten 1 elektrisch leitfähige Schaltkreise entstehen. Die elektrisch isolierten, vorgetränkten Platten 1 beste­ hen aus einem mit einer Verstärkungsmasse gemischten Kunstharz und sind bei Umgebungstemperatur mehr oder weni­ ger weich. Als elektrisch leitfähige Paste 2 kann eine elektrisch leitfähige Silberpaste, Kohlenstoffpaste oder Kupferpaste verwendet werden. Unter diesen Pasten wird eine Kupferpaste gemäß US-PS 43 53 816 der Anmelderin be­ vorzugt, weil sie ausreichend elektrisch leitfähig ist und zu geringen Kosten zur Verfügung steht. Die Kupferpaste enthält 15-30 Gew.-% eines der Harze gemischt mit 0,2-5 Gew.-%, vorzugsweise 0,23-1,6 Gew.-% eines speziellen Zu­ satzes, der aus der aus Anthracen und Derivaten desselben bestehenden Gruppe ausgewählt wird. Vorzugsweise ist der Zusatzstoff Anthracen und Anthracen-Karbonsäure, zweitens kann aber auch Anthrazin oder als nächstes Anthranilsäure verwendet werden.
Die in Fig. 1 gezeigten, elektrisch isolierten, vorgetränk­ ten Platten 1 werden zur Herstellung der in Fig. 4 und 5 gezeigten vierschichtigen Leiterplatte 4 benutzt. Dazu ist die erste und zweite Platte von oben nur an der Ober­ seite mit elektrisch leitfähiger Paste 2 bedruckt, die dritte Platte ist an beiden Seiten mit der Paste bedruckt, während die Bodenplatte nur an der Unterseite mit der Pa­ ste bedruckt ist. Die Paste 2 ist vorzugsweise in einer Dicke von ca. 10 µm vorgesehen. Wenn die elektrischen Schaltungen 3 auf den einzelnen Platten 1 ausgebildet sind, werden die Platten bei einer Temperatur von ca. 80°C etwa 30 Minuten vorgehärtet. Da die elek­ trisch leitfähige Paste mit Kupferpulver gemischt ist, würde das Kupferpulver oxidiert und da­ durch die elektrische Leitfähigkeit der Paste stark beein­ trächtigt. Deshalb ist die elektrisch leitfähige Paste 2 aus Kupferpulver durch einen speziellen Zusatz vor Oxidation geschützt. Als Zusatz wird der Paste beispielsweise Anthracen oder ein Derivat desselben zu­ gegeben. Diese spezielle Paste 2 aus Kupferpulver behält selbst nach der Wärmebehandlung eine ausreichende elek­ trische Leitfähigkeit. Außerdem ist der elektrische Wider­ stand der Schaltungen 3 praktisch von der gleichen Qualität wie bei elektrisch leitfähigen Schaltkreisen, die durch das herkömmliche Verfahren der Kupferbeschichtung und Ät­ zung hergestellt werden.
Die so behandelten, elektrisch isolierten, vorgetränkten Platten 1 werden anschließend aufeinander gestapelt und von oben und unten, wie durch Pfeile A und B in Fig. 2 angedeu­ tet, zusammengepreßt, wobei die Platten 1 bei einer Tempera­ tur von ca. 170°C etwa 30-60 Minuten lang gehärtet wer­ den. Mit diesem Verfahren werden die vorgetränkten Grund­ platten und die elektrisch leitfähigen Schaltungen 3 hart und fest miteinander zu einer einzigen mehrschichtigen Lei­ terplatte 4 verbunden.
Anschließend wird, wie Fig. 3 zeigt, die mehrschichtige Leiterplatte 4 mit Löchern 5 versehen, die sich in Richtung von der Oberseite 4 a zur Unterseite 4 b der Leiterplatte er­ strecken, um die jeweiligen Schaltungen 3 elektrisch lei­ tend miteinander zu verbinden. Danach wird die Leiterplatte 4 außer im Bereich der Löcher 5 und deren oberen und unte­ ren Umfängen ringsherum mit Abdeckmaterial R bedeckt.
Danach werden, wie Fig. 4 zeigt, die Innenflächen der Lö­ cher 5 sowie deren oberer und unterer Umfang entsprechend behandelt (Durchkontaktierung E), um die Schaltungen 3 elek­ trisch leitend miteinander zu verbinden. Die Leitfähigkeits­ behandlung kann aus einem nichtelektrolytischen Plattieren bestehen oder die Löcher können mit einem geeigneten leit­ fähigen Werkstoff, beispielsweise mit Silberpaste oder einer Kupferpaste gefüllt werden. Wenn die Löcher 5 leitend gemacht worden sind, wird das Abdeckmaterial R von der Lei­ terplatte 4 entfernt.
So entsteht eine einzige mehrschichtige Leiterplatte 4. Um dieser Leiterplatte 4 eine lange Lebensdauer zu geben, wird sie zusätzlich ringsherum mit Einsiegelmaterial F bedeckt, wie in Fig. 5 gezeigt. Als Einsiegelmaterial F kann eine harzartige Masse oder Imidazol verwendet werden.
Wie im einzelnen beschrieben, wird die mehrschichtige Lei­ terplatte 4 gemäß der Erfindung allein durch Beschichten jeder isolierten, vorgetränkten Platte 1 mit elektrisch leitfähiger Paste 2 zur Ausbildung einer elektrisch leitfä­ higen Schaltung auf jeder Platte und anschließendes Aufein­ anderstapeln einer vorherbestimmten Anzahl so behandelter Platten 1 erzeugt. Damit liegt auf der Hand, daß die mehr­ schichtige Leiterplatte 4 gemäß der Erfindung leichter her­ gestellt werden kann und nicht die komplizierten Verfahrens­ schritte wie das herkömmliche Verfahren der Kupferbeschich­ tung und Ätzung erforderlich macht. Die erhaltene mehr­ schichtige Leiterplatte 4 hat eine ausreichend große Präzi­ sion, um für elektronische Geräte im Haushalt verwendbar zu sein.
Ein weiteres Ausführungsbeispiel der Erfindung ist in Fig. 6 bis 13 gezeigt. Hier ist eine vierschichtige Leiterplatte 14 aus vier Grundplatten 11 aufgebaut, wie auch das erste Aus­ führungsbeispiel gemäß Fig. 1 bis 5.
In den Fig. 6 bis 9 ist die Behandlung der obersten Grund­ platte 11 der vierschichtigen Leiterplatte 14 gezeigt. Hier wird auf die Oberseite einer elektrisch isolierten, vorge­ tränkten Grundplatte 11 eine elektrisch leitfähige Paste 12 in einer Dicke von ca. 10 µm aufgedruckt, um eine elektrisch leitfähige Schaltung 13 zu bilden. Die so behandelte Grund­ platte 11 wird dann bei einer Temperatur von ca. 80°C ca. 30 Minuten vorgehärtet, damit die isolierte Grundplatte 11 und die Paste 12 hart werden kann. Anschließend wird die Grundplatte 11, wie Fig. 7 zeigt, außer im Bereich der Schaltung 13 mit Abdeckmaterial R versehen. Anschließend wird die abgedeckte Grundplatte 11 mit Kupfer plattiert, wie Fig. 8 zeigt, und da­ bei entsteht eine Kupferschicht C in einer Dicke von ca. 5 µm auf der bloßliegenden Schaltung 3 der Grund­ platte 11. Diese Schicht aus Kupfer wird auf der elektrisch leitfähigen Kupferpaste 12 gebildet. Die behandelte Grundplatte 11 mit der elektrisch leitfähigen Schaltung 13 hat etwa eine Dicke von 15 µm, zusammengesetzt aus der Dicke 10 µm der Schaltung und der Dicke 5 µm der Kupfer­ schicht C. Anschließend wird, wie Fig. 9 zeigt, das Ab­ deckmaterial R von der Grundplatte 11 entfernt, und damit ist die Behandlung der isolierten Grundplatte 11 beendet. Die erwähnte Katalysatorbehandlung und das Abdecken kann weggelassen werden, wenn lediglich die elektrisch leit­ fähige Paste 2 plattiert wird.
Die zweite isolierte Grundplatte 11 wird mit einer Schal­ tung 13 auf der Oberseite versehen, wie auch die vorste­ hend genannte oberste, isolierte Grundplatte 11. Die drit­ te Grundplatte 11 erhält Schaltungen 13 auf beiden Ober­ flächen, und die vierte, untere Grundplatte 11 wird so be­ handelt, daß sie nur auf ihrer Unterseite eine Schaltung 13 aufweist.
Die so behandelten vier Grundplatten 11 mit den Schaltungen 13 werden dann gemäß Fig. 10 aufeinander gestapelt und von oben und unten wie durch die Pfeile B und D angedeutet, zu­ sammengepreßt, wobei die Grundplatten 11 bei einer Tempera­ tur von ca. 170°C etwa 30 bis 60 Minuten lang gehärtet werden. Im Endergebnis sind die vier behandelten Grundplat­ ten 11 zu einer einzigen harten mehrschichtigen Leiterplat­ te 14 fest miteinander in einem Schichtaufbau verbunden.
Anschließend wird, wie Fig. 11 zeigt, die mehrschichtige Leiterplatte 14 mit Löchern 15 versehen, die sich in Rich­ tung der Dicke durch die Platte erstrecken, um die Schal­ tungen 13 miteinander zu verbinden. Danach wird die mehr­ schichtige Leiterplatte mit Abdeckmaterial R außer an den Innenflächen der Löcher 15 und den Umfängen um die Löcher herum an der Ober- und Unterseite der Leiterplatte 14 be­ deckt.
Danach wird, wie Fig. 12 zeigt, an den Innenflächen der Löcher 15 und den Umfängen eine Durchkontaktierung 16 angebracht. Dies Verfahren kann eine Kupferplattie­ rung an den Innenseiten der Löcher oder das Füllen der Lö­ cher 15 mit einer Silber- oder Kupferpaste vorsehen. Das Abdeckmaterial R wird von der Leiterplatte 14 entfernt. So sind die schichtartig angeordneten Schaltungen 13 der Lei­ terplatte 14 elektrisch leitend miteinander verbunden und eine einzige mehrschichtige gedruckte Schaltung geschaffen. Schließlich wird diese mehrschichtige Leiterplatte 14 gemäß Fig. 13 mit einem harzartigen Einsiegelmaterial F oder einem Imidazol ringsherum bedeckt.
Bei diesem Ausführungsbeispiel wird also eine elektrisch leitfähige Kupferpaste auf die Flächen elektrisch isolier­ ter Grundplatten aufgedruckt, um elektrisch leitfähige Schaltungen zu schaffen, die dann mit Kupfer plattiert wer­ den, um anschließend zu einer einzigen, mehrschichtigen Leiterplatte aufeinander gestapelt zu werden. Die gemäß diesem Verfahren hergestellte Leiterplatte hat im Vergleich zu einem herkömmlichen Produkt, welches nach dem bekannten Verfahren der Kupferbeschichtung und des Ätzens hergestellt wird, ausgezeichnete Eigenschaften und läßt sich darüber hinaus leichter, rascher und mit geringeren Kosten herstel­ len.

Claims (2)

1. Verfahren zur Herstellung einer mehrlagigen gedruckten Schaltung, bei dem auf eine vorherbestimmte Anzahl dielek­ trischer Grundplatten ein- oder beidseitig eine elektrisch leitfähige Kupferpaste in Form der gewünschten Leiterstruk­ turen aufgedruckt wird, die Grundplatten aufeinandergestapelt und zusammengepreßt werden und die entstehende Mehrschicht­ platte mit Durchgangslöchern durchkontaktiert wird, dadurch gekennzeichnet,
daß man eine elektrisch leitfähige Kupferpaste, enthaltend 70 bis 85 Gew.-% Kupferpulver, 15 bis 30 Gew.-% mindestens eines Stoffes, ausgewählt aus der Gruppe Phenolharz, Epo­ xyharz, Polyesterharz und Xylenolharz, sowie einen speziellen Zusatzstoff, ausgewählt aus der Gruppe Anthracen und des­ sen Derivate auf vorimprägnierte Grundplatten (Prepregs) aufdruckt,
und daß man die mit Schaltungen versehenen Grundplatten vor dem Aufeinanderstapeln etwa 30 Minuten lang bei einer Tem­ peratur von ca. 80°C vorhärtet und die Grundplatten wäh­ rend des Zusammenpressens etwa 30 bis 60 Minuten lang bei einer Temperatur von ca. 170°C nachhärtet und miteinander verbindet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man die aufgedruckte elektrisch leitfähige Kupferpaste mit einem die elektrische Leitfähigkeit verbessernden Metall plattiert.
DE19853545989 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte Granted DE3545989A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
DE3545989A1 DE3545989A1 (de) 1986-07-03
DE3545989C2 true DE3545989C2 (de) 1989-11-09

Family

ID=17592839

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853545989 Granted DE3545989A1 (de) 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte

Country Status (7)

Country Link
US (1) US4683653A (de)
JP (1) JPS61159793A (de)
KR (1) KR900000509B1 (de)
DE (1) DE3545989A1 (de)
FR (1) FR2575627B1 (de)
GB (1) GB2169848B (de)
NL (1) NL8503556A (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781600A (en) * 1986-06-25 1988-11-01 Yazaki Corporation Junction box and a process of assembling the same
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
EP0399161B1 (de) * 1989-04-17 1995-01-11 International Business Machines Corporation Mehrschichtleiterplattenstruktur
US4991060A (en) * 1989-11-24 1991-02-05 Nippon Cmk Corporation Printed circuit board having conductors interconnected by foamed electroconductive paste
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5853622A (en) * 1990-02-09 1998-12-29 Ormet Corporation Transient liquid phase sintering conductive adhesives
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2055148C (en) * 1991-10-25 2002-06-18 Alain Langevin Method of forming an electrically conductive contact on a substrate
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
US6488869B2 (en) * 1997-04-08 2002-12-03 Matsushita Electric Industrial Co., Ltd. Conductive paste, its manufacturing method, and printed wiring board using the same
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
DE102005050314A1 (de) * 2005-10-20 2007-04-26 Tyco Electronics Amp Gmbh Verbindungsvorrichtung zur Verbindung eines elektrischen Leiters mit einer Anschlussleitung mit einem Diodenbauelement
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2600343A (en) * 1948-10-07 1952-06-10 Kenyon Instr Company Inc Method of making conductive patterns
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
US3075866A (en) * 1958-06-19 1963-01-29 Xerox Corp Method of making printed circuits
FR1552207A (de) * 1967-11-22 1969-01-03
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
JPS4976073A (de) * 1972-11-27 1974-07-23
US3951713A (en) * 1973-12-19 1976-04-20 Fortin Laminating Corporation Method and apparatus for insulating electrically conductive elements
JPS50151971A (de) * 1974-05-31 1975-12-06
JPS5193394A (ja) * 1975-02-13 1976-08-16 Dodenyososeibutsu
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
DE2728465C2 (de) * 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4457861A (en) * 1979-12-13 1984-07-03 Additive Technology Corporation Method, materials and apparatus for manufacturing printed circuits
JPS56103260A (en) * 1980-01-22 1981-08-18 Asahi Kagaku Kenkyusho:Kk Conductive paint containing copper powder
DE3032931C2 (de) * 1980-09-02 1982-07-29 Robert Bürkle GmbH & Co, 7290 Freudenstadt Verfahren und Anordnung zur Herstellung von Mehrschicht-Leiterplatten
US4327126A (en) * 1980-11-10 1982-04-27 Ralph Ogden Method of making printed circuit boards
US4406826A (en) * 1981-03-05 1983-09-27 W. R. Grace & Co. Heat curable conductive ink
DE3130159C2 (de) * 1981-07-30 1987-02-05 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur Herstellung von Leiterplatten
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same

Also Published As

Publication number Publication date
JPH0240230B2 (de) 1990-09-10
FR2575627B1 (fr) 1994-03-18
JPS61159793A (ja) 1986-07-19
GB8531439D0 (en) 1986-02-05
NL8503556A (nl) 1986-07-16
GB2169848A (en) 1986-07-23
KR860005566A (ko) 1986-07-23
GB2169848B (en) 1989-05-04
FR2575627A1 (fr) 1986-07-04
KR900000509B1 (ko) 1990-01-31
US4683653A (en) 1987-08-04
DE3545989A1 (de) 1986-07-03

Similar Documents

Publication Publication Date Title
DE3545989C2 (de)
DE3700910C2 (de)
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE68926055T2 (de) Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE4125879A1 (de) Gedruckte leiterplatten und verfahren zu ihrer herstellung
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3502744C2 (de)
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE102004047045A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise
DE3700912C2 (de)
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
DE60211628T2 (de) Zusammengesetzte elektronische bauteile
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
EP0073904B1 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE2838982A1 (de) Verfahren zum herstellen von mehrebenen-leiterplatten
DE3137279A1 (de) Mehrlagige leiterplatte und verfahren zu deren herstellung
EP0071003B1 (de) Verfahren zur Herstellung von Leiterplatten
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
EP1168901A2 (de) Mehrlagen-Leiterplatten-Verbundkörper und Verfahren zu dessen Herstellung
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE19924080A1 (de) Grundplatte mit darauf angebrachter Leiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee