DE2047204A1 - Mehrschichtige Leiterplatte - Google Patents

Mehrschichtige Leiterplatte

Info

Publication number
DE2047204A1
DE2047204A1 DE19702047204 DE2047204A DE2047204A1 DE 2047204 A1 DE2047204 A1 DE 2047204A1 DE 19702047204 DE19702047204 DE 19702047204 DE 2047204 A DE2047204 A DE 2047204A DE 2047204 A1 DE2047204 A1 DE 2047204A1
Authority
DE
Germany
Prior art keywords
circuit board
conductor
dielectric layers
printed circuit
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702047204
Other languages
English (en)
Inventor
Robert Francis Vestal N Y Langley (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2047204A1 publication Critical patent/DE2047204A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Description

Ü3M Deutschland Internationale Büro-Matchinen Geielhdiaft mbH
Böblingen, den 25. Juni 1970 bm-ba
Anmelderin: Amtliches Aktenzeichen:
International Business Machines Corporation, Armonk, N.Y. 10504
Neuanmeldung Aktenzeichen der Anemelderin: Docket EN 969 008 Mehrschichtige Leiterplatte
Die Erfindung betrifft eine mehrschichtige Leiterplatte mit mehreren übereinanderliegenden Leiterebenen und zwischen diesen angeordneten Schichten aus dielektrischem Material, wobei die Leiterplatte Bohrungen zur Verbindung von Leiterebenen untereinander enthält.
Bekannte Leiterplatten bestehen aus dielektrischen Scheiben, auf die auf einer oder auf zwei gegenüberliegenden Seiten Kupferfolien aufgebracht sind. Die Kupferfolien· stellen Leiterebenen dar und werden in der Weise geätzt, daß sie elektrische Verbindungen zwischen vorgegebenen Stellen auf der Leiterplatte bilden, über die beispielsweise ein Anschluß von elektrischen Bauelementen oder eine Verbindung zwischen den Leiterebenen selbst erfolgt. Das dielektrisch· Material besteht gewöhnlich aus einem Glasfiber, das mit einem passenden Epoxydharz getränkt ist. Mehrere aus diesen Material bestehende, noch nicht voll ausgehärtete Scheiben werden übereinander angeordnet, wobei Kupferfolien zwischen dies« gelegt sind. Durch das nachfolgende endgültige Aushärten werden die Scheiben und dl· Kupferfolien fest miteinander
109825/1792
verbunden.
IM elektrische Verbindungen zwischen den übereinanderliegenden Leiterebenen herzustellen, werden Bohrungen durch die mehrschichtige Leiterplatte geführt, die ganz mit einem Kupferbelag ausgekleidet sind. Wenn Verbindungen nur zwischen bestimmten Leiterebenen bestehen sollen, dann werden die anderen Leiterebenen so geätzt, daß sie nicht bis an die Bohrungen heranreichen. Auf diese Weise wird für jede elektrische Verbindung eine Bohrung benötigt.
Der Erfindung liegt die Aufgabe zugrunde, eine bessere Ausnutzung der Bohrungen dadurch zu schaffen, daß mehrere getrennte elektrische Verbindungen zwischen den Leiterebenen über eine Bohrung erfolgen. Diese Aufgabe wird bei der anfangs genannten mehrschichtigen Leiterplatte erfindungsgemäe dadurch gelöst, daß bestimmte dielektrische Schichten aus galvanisierbarem und die übrigen dielektrischen Schichten aus nicht galvanisierbarem Material bestehen und daß das in den Bohrungen enthaltene Leitermaterial mindestens teilweise direkt auf die dielektrischen Schichten galvanisch aufgebracht ist.
Die meisten dielektrischen Materialien sind nicht galvanisierbar; sie können jedoch auf nichtelektrischen Wege plattiert werden. Es ist daher üblich, zuerst eine dünne Schicht Kupfer auf nichtelektrischem Wege auf das dielektrische Material in der Bohrung aufzubringen und dann diese Schicht durch galvanische Anlagerung auf eine bestimmte Dicke zu bringen. Es gibt aber auch dielektrische Materialien, auf die Kupfer direkt galvanisch aufgebracht werden kann. Durch Verwendung von galvanisierbaren und nicht galvanisierbaren dielektrischen Schichten in vorgegebener Reihenfolge kann daher erreicht werden, daß in den Bohrungen eine Kupferschicht nur an bestimmten Stellen auftritt und damit voneinander unabhängige elektrische Verbindungen zwischen den einzelnen Leiterebenen entstehen. Im einfachsten Falle sind die verschiedenen Schichten abwechselnd angeordnet. Die Verbindungen werden durch
109825/1792 Docket EN 969 008
einen einzigen Galvanisierprozeß hergestellt, wodurch sich ein weiterer Vorteil gegenüber den bekannten Leiterplatten ergibt.
Die Erfindung wird im folgenden anhand eines in der Figur dargestellten Ausführungsbeispieles näher erläutert, wobei weitere Merkmale des Erfindungsgegenstandes beschrieben werden.
Die Figur zeigt einen Querschnitt durch eine mehrschichtige Leiterplatte mit zwei Bohrungen zur Herstellung von Verbindungen zwischen den einzelnen Leiterebenen. Es sind hierbei Leiterebenen 12 bis 19 vorgesehen, die durch Schichten aus dielektrischem Material getragen und voneinander isoliert werden. Dabei bestehen die dielektrischen Schichten 20 bis 23 aus galvanisierbarem Material, während die dielektrischen Schichten 24 bis 26 nicht galvanisierbar sind. Beide Arten des dielektrischen Materials können auf nichtelektrischem Wege plattiert werden.
In einer Bohrung 3O sind die verschiedenen galvanisch hergestellten, elektrisch voneinander isolierten Verbindungen 31 bis 34 zwischen den einzelnen Lelterebenen dargestellt. Die Verbindung 31 zwischen den Leiterebenen 12 und 13 kann dabei auf die Oberfläche der Leiterebene 12 ausgedehnt werden, wodurch man dort zusätzliches Leitermaterial erhält. Entsprechend kann die untere Verbindung 34 zwischen den Leiterebenen 18 und 19 ausgebildet % sein. Die weiteren galvanisch aufgebrachten Verbindungen 32 und 33 befinden sich zwischen den Leiterebenen 14 und 15 bzw. 16 und 17.
Es sind in der Bohrung 30 Verbindungen zwischen jeder Leiterebe-, ne und jeweils einer der benachbarten Leiterebenen dargestellt. Die Leiterebenen können natürlich auch so geätzt sein, daß keine Verbindung zu dem leitenden Belag in der Bohrung besteht. Weiterhin können zwei oder mehr galvanisierbare dielektrische Schichten direkt übereinander angeordnet sein, so daß Verbindungen zwischen mehreren aufeinanderfolgenden Leiterebenen entstehen. Wenn beispielsweise die Schicht 24 ebenfalls galvanisierbar ist,
109825/1792
Docket EN 969 008
dann ergibt sich eine durchgehende Verbindung zwischen den Leiterebenen 12, 13, 14 und 15. Durch entsprechendes Ätzen von bestimmten dieser Leiterebenen können sie jedoch von der Verbindung getrennt sein, so daß eich Verbindungen beliebiger Art herstellen lassen.
In einer weiteren Bohrung 37 wurden In bekannter Welse zuerst eine Kupferschicht 38 auf nichtelektrischem Wege und darüber ein Kupferbelag 40 galvanisch aufgebracht. Diese verbinden diejenigen der Leiterebenen 12 bis 19, die bis an die Bohrung 37 heranreichen. Der Kupferbelag 40 kann hier ebenfalls auf die Ober- und Unterseite der Leiterplatte ausgedehnt werden. Eine derartige Verbindung kann als Ergänzung zu der Mehrzahl von Verbindungen in der Bohrung 30 verwendet werden. Eine Leiterplatte mit beiden Arten der in den Bohrungen 30 und 37 gezeigten Verbindungen benötigt beträchtlich weniger Bohrungen als eine Leiterplatte, die nur die bekannten, in der Bohrung 37 dargestellten Verbindungen enthält.
109825/1792 Docket EN 969 008

Claims (3)

  1. rüche
    / 1. Mehrschichtige Leiterplatte mit mehreren übereinanderliegenden Leiterebenen und zwischen diesen angeordneten Schichten aus dielektrischem Material, wobei die Leiter» platte Bohrungen zur Verbindung von Leiterebenen untereinander enthält, dadurch gekennzeichnet, daß bestimmte dielektrische Schichten aus galvanisierbarem und die übrigen dielektrischen Schichten aus nicht galvanisierba- ä rem Material bestehen und daß das in den Bohrungen enthaltene Leitermaterial mindestens teilweise direkt auf die dielektrischen Schichten galvanisch aufgebracht ist.
  2. 2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die galvanisierbaren und nicht galvanisierbaren dielektrischen Schichten einander abwechselnd angeordnet sind.
  3. 3. Leiterplatte nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß verschiedene Bohrungen vorgesehen sind, in denen das Leitermaterial jeweils galvanisch oder j auf nichtelektrischem Wege direkt auf die dielektrischen Schichten aufgebracht ist.
    109825/1792
    Docket EN 969 008
    Leerseite
DE19702047204 1969-12-18 1970-09-25 Mehrschichtige Leiterplatte Pending DE2047204A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88627569A 1969-12-18 1969-12-18

Publications (1)

Publication Number Publication Date
DE2047204A1 true DE2047204A1 (de) 1971-06-16

Family

ID=25388757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702047204 Pending DE2047204A1 (de) 1969-12-18 1970-09-25 Mehrschichtige Leiterplatte

Country Status (3)

Country Link
DE (1) DE2047204A1 (de)
FR (1) FR2071794A5 (de)
GB (1) GB1257770A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760091A (en) * 1971-11-16 1973-09-18 Ibm Multilayer circuit board
DE3545989A1 (de) * 1984-12-31 1986-07-03 Asahi Chemical Research Laboratory Co., Ltd., Hachioji, Tokio/Tokyo Verfahren zur herstellung einer mehrschichtigen leiterplatte

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355353B2 (ja) * 1993-08-20 2002-12-09 ケル株式会社 電気コネクタ
WO2000044210A1 (en) 1999-01-22 2000-07-27 Spectrian Corporation Multi-layer rf printed circuit architecture
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20040118605A1 (en) * 2002-12-20 2004-06-24 Van Der Laan Ruud Circuit board having a multi-functional hole
US9781844B2 (en) 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US10820427B2 (en) 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
CN116939951A (zh) * 2022-04-08 2023-10-24 华为技术有限公司 电路板、集成电路模组以及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760091A (en) * 1971-11-16 1973-09-18 Ibm Multilayer circuit board
DE3545989A1 (de) * 1984-12-31 1986-07-03 Asahi Chemical Research Laboratory Co., Ltd., Hachioji, Tokio/Tokyo Verfahren zur herstellung einer mehrschichtigen leiterplatte
FR2575627A1 (fr) * 1984-12-31 1986-07-04 Asahi Chem Res Lab Procede de fabrication d'une carte multicouche de circuits imprimes

Also Published As

Publication number Publication date
GB1257770A (de) 1971-12-22
FR2071794A5 (de) 1971-09-17

Similar Documents

Publication Publication Date Title
DE4002025C2 (de) Leiterplatte
DE4138818B4 (de) Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung
DE3610821C2 (de)
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE3545989A1 (de) Verfahren zur herstellung einer mehrschichtigen leiterplatte
DE2843716A1 (de) Schichtaufbau besitzende bzw. laminierte sammelschiene mit eingelassenen kondensatoren
DE3927711C2 (de) Lamellierte Induktivität
DE3700910A1 (de) Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE2047204A1 (de) Mehrschichtige Leiterplatte
DE1160519B (de) Verfahren zur Bildung gedruckter Schaltungen auf mehreren doppelseitig bedruckten Isoliertraegerplatten
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE19850245A1 (de) Kapazitive Sensoranordnung in einem flüssigen oder gasförmigen Medium sowie Verfahren zur Herstellung dieser
DE2361270A1 (de) Gedruckter flachspulensatz
DE1665374B1 (de) Basismaterial aus isolierstoff zum herstellen gedruckter leiterplatten
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
DE202007003815U1 (de) Leiterplatten-Mehrschichtaufbau
DE2545596C3 (de) Kapazitives Netzwerk und dessen Verwendung
DE2348494A1 (de) Leitungsloser chiptraeger mit aeusseren anschluessen und verfahren zu seiner herstellung
DE2013258C3 (de) Verfahren zur Herstellung von stiftförmigen Anschlußteilen einer gedruckten Schaltungsplatte
DE1188157B (de) Verfahren zur Herstellung einer geschichteten, gedruckten Schaltungsplatte
DE2020535C3 (de) Verfahren zum Herstellen elektrischer Leiter in gedruckten Schaltungen sowie nach diesem Verfahren hergestellter elektrischer Leiter
DE3013830A1 (de) Verfahren zur herstellung eines flexiblen widerstandds-films fuer mehrfach-lautstaerkeregler sowie mit diesem verfahren hergestellter mehrfach-lautstaerkeregler