DE3545989A1 - Verfahren zur herstellung einer mehrschichtigen leiterplatte - Google Patents

Verfahren zur herstellung einer mehrschichtigen leiterplatte

Info

Publication number
DE3545989A1
DE3545989A1 DE19853545989 DE3545989A DE3545989A1 DE 3545989 A1 DE3545989 A1 DE 3545989A1 DE 19853545989 DE19853545989 DE 19853545989 DE 3545989 A DE3545989 A DE 3545989A DE 3545989 A1 DE3545989 A1 DE 3545989A1
Authority
DE
Germany
Prior art keywords
circuit board
electrically conductive
circuits
base plates
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853545989
Other languages
English (en)
Other versions
DE3545989C2 (de
Inventor
Yamahiro Hachioji Tokio/Tokyo Iwasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Research Laboratory Co Ltd
Original Assignee
Asahi Chemical Research Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Research Laboratory Co Ltd filed Critical Asahi Chemical Research Laboratory Co Ltd
Publication of DE3545989A1 publication Critical patent/DE3545989A1/de
Application granted granted Critical
Publication of DE3545989C2 publication Critical patent/DE3545989C2/de
Granted legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
Die Erfindung betrifft ein Verfahren zum Herstellen einer aus mehreren Lagen zusammengesetzten, gedruckten Schaltung und bezieht sich insbesondere auf die Ausbildung elektrisch leitfähiger Schaltungen an einer oder beiden Seiten einer Grundplatte und das Aufeinanderstapeln einer vorherbestimmten Anzahl so behandelter Grundplatten zu einer einzigen, mehrschichtigen Leiterplatte für elektrische Geräte.
Mit der ständig zunehmenden Verwendung elektrischer und elektronischer Geräte werden auch mehrschichtige Leiterplatten ständig mehr benötigt. Um eine solche mehrschichtige gedruckte Schaltung herzustellen, die aus einer vorherbestimmten Anzahl von Grundplatten zusammengesetzt ist, welche schichtartig aufeinander gelegt und jeweils mit elektrisch leitfähigen Schaltungen an einer oder beiden Seiten versehen sind, müssen bisher folgende Schritte durchgeführt werden: Auf eine elektrisch isolierte Grundplatte muß an einer oder an beiden Seiten eine Schicht aus Elektrolytkupfer aufgedrückt werden, um die beiden fest miteinander zu verbinden. Die Schaltungsbereiche müssen mit einer gegenüber Oxidation beständigen Farbe geschützt und dann mit Ferrichlorid geätzt werden, und anschließend wird außer in den Schaltungsbereichen die Kupferschicht weggeschmolzen. Die Schaltungsbereiche werden freigelegt durch Entfernen der oxidationsbeständigen Farbe, um eine Grundplatte zu erhalten, die an einer oder an beiden Seiten elektrisch leitfähige Schaltungen aufweist. Aus einer Vielzahl so behandelter Grundplatten wird dann ein Schichtaufbau hergestellt/ um eine einzige mehrlagige Leitungsplatte mit schichtartig im Inneren liegenden Schaltungen zu erhalten. Die mehrschichtige Leiterplatte wird dann mit durchgehenden Löchern versehen, die anschließend elektrisch leitend gemacht werden müssen, so daß die im Innern liegenden Schichtleitungen elektrisch leitend miteinander verbunden werden können.
Da bei dem herkömmlichen Verfahren der Kupferbeschichtung und des Ätzens ziemlich viele Kupferschichten an Grundplatten befestigt werden müssen, um die einzige mehrschichtige Leiterplatte zu erhalten, sind viele Verarbeitungsschritte nötig, wie das Beschichten der Schaltungsbereiche mit der oxidationsbeständigen Farbe, das Wegschmelzen der übrigen Bereiche der Kupferschicht und das Entfernen der oxidationsbeständigen Farbe. Außerdem ist für den Schichtaufbau aus mehreren so behandelten Grundplatten zu einer einzigen gedruckten Schaltung erhebliche Präzision erforderlich. So hat es sich in der Praxis als schwierig erwiesen, mehr als vier Grundplatten aufeinander zu stapeln.
Außer der Verwendung der zuvor genannten Grundplatten, die insgesamt bei niedriger Temperatur polymerisiert und bearbeitet werden, ist es bekannt, eine mehrschichtige Leiterplatte aus Grundplatten aus Aluminiumoxid aufzubauen. Bei diesem Verfahren wird die Grundplatte beispielsweise bis zu 1600° C erhitzt. Deshalb müssen Grundplatten aus geeignetem Werkstoff, wie Keramik verwendet werden, die einer Behandlung bei so hohen Temperaturen standhalten. Die Bildung von Löchern in einer so harten Leiterplatte ist ausserdem schwierig. Aus diesem Grund werden häufig Elektroden an den Ecken einer solchen redruckten Schaltung vorgesehen, um die schichtartig angeordneten Schaltkreise elektrisch leitend miteinander zu verbinden.
Aufgabe der Erfindung ist es, unter Vermeidung der Nachteile des Standes der Technik ein einmaliges Verfahren zu schaffen, bei dem anstelle der herkömmlichen Kupferbeschichtung und des Ätzverfahrens eine elektrisch leitfähige Paste zur Erzeugung der Schaltungen an einer oder beiden Seiten einer Grundplatte verwendet wird, um eine mehrschichtige Leiterplatte zu erhalten, die insbesondere für elektronische Vorrichtungen für den Hausgebrauch oder Haushaltsgeräte geeignet ist.
Die genannte Paste wird zur Schaffung von Schaltungen auf
• - 6 - 3545980
eine im voraus imprägnierte oder vorgetränkte Grundplatte aufgedruckt, und zwar auf eine oder beide Seiten derselben und dann getrocknet, woraufhin eine Vielzahl so behandelter Grundplatten aufeinander gestapelt und zu einer einzigen mehrschichtigen Leiterplatte zusammengepreßt wird.
Als elektrisch leitfähige Paste wird eine Kupferpaste verwendet, die sich durch gute Leitfähigkeit auszeichnet und bis zu ca. 150° C erhitzt werden kann, ohne daß die darin enthaltenen Kupferteilchen oxidieren, was mit Hilfe eines speziellen Zusatzes aus Anthracen oder einem Anthracenderivat verhindert wird. Das mit diesem Verfahren erhaltene Produkt hat eine ausgezeichnete elektrische Leitfähigkeit und kann mit niedrigeren Kosten hergestellt werden als bei Verwendung anderer Metallpasten, beispielsweise einer elektrisch leitfähigen Silberpaste und dgl.
Die elektrisch leitfähigen Schaltungen aus Kupferpaste werden elektrolytisch oder nichtelektrolytisch galvanisiert, um die gleiche Wirkung zu erzielen wie mit dem bekannten Kupferbeschichtungsverfahren.
Gemäß der Erfindung können die bisher schwierig herzustellenden Leiterplatten aus mehr als vier Schichten aufgebaut werden, um dann für elektronische Geräte für den Hausgebrauch verwendet zu werden.
Das Verfahren gemäß der Erfindung geht kurz gesagt in folgenden Schritten vor sich: Eine elektrisch isolierte, vorgetränkte Grundplatte wird an einer oder beiden Seiten mit einer elektrisch leitfähigen Paste beschichtet, welche elektrisch leitfähige Schaltungen bildet. Die so behandelte Grundplatte mit den Schaltungen wird getrocknet. Dann wird eine Vielzahl so behandelter Grundplatten aufeinander gestapelt und zu einer einzigen mehrschichtigen Leiterplatte zusammengepreßt. In dieser Leiterplatte werden Löcher ausgebildet, die sich in Richtung der Dicke der Leiterplatte erstrecken. Diese Löcher werden anschließend mit einer elek-
trisch leitfähigen Masse versehen, um eine Reihe von Schaltkreisen zu erhalten, die innerhalb der Leiterplatte elektrisch leitend miteinander verbunden sind.
Ferner wird gemäß der Erfindung eine oder beide Seiten einer elektrisch isolierten, vorgetränkten Grundplatte so mit einer elektrisch leitfähigen Paste beschichtet, daß elektrisch leitfähige Schaltungen entstehen. Diese Schaltungen auf der Grundplatte werden mit einem speziellen elektrisch leitfähigen Material galvanisiert und dann wird die behandelte Grundplatte getrocknet. Eine Vielzahl derartig behandelter Grundplatten wird zu einer einzigen mehrschichtigen Leiterplatte aufeinander gestapelt und zusammengepreßt. Die Leiterplatte wird mit Löchern versehen, welche sich in Richtung der Dicke der Platte erstrecken und die anschließend mit einem elektrisch leitfähigen Material versehen werden, um eine Reihe elektrisch leitend miteinander verbundener Schaltkreise in der Leiterplatte zu erhalten.
Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand schematisch dargestellter Ausführungsbeispiele näher erläutert. In den Zeichnungen zeigt: Fig. 1 eine auseinandergezogene Seitenansicht in senkrechtem Schnitt durch die Schichten elektrisch isolierter Grundplatten, die jeweils mit einer elektrisch leitfähigen Paste gemäß der Erfindung beschichtet sind;
Fig. 2 eine Seitenansicht in senkrechtem Schnitt durch die zu einer einzigen mehrschichtigen Leiterplatte zusammengesetzten und zusammengepreßten Schichten; Fig. 3 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in die senkrechte
Löcher eingearbeitet sind;
Fig. 4 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in der die Löcher mit einem elektrisch leitfähigen Material versehen sind;
Fig. 5 eine Seitenansicht in senkrechtem Schnitt durch
die mehrschichtige Leiterplatte gemäß Fig. 4, die rundherum mit einem Flußmaterial beschichtet ist;
Fig. 6 eine Seitenansicht in senkrechtem Schnitt einer elektrisch isolierten Grundplatte, die an einer Seite mit elektrisch leitfähiger Paste beschichtet ist gemäß einem zweiten Ausführungsbeispiel der Erfindung ;
Fig. 7 eine Seitenansicht in senkrechtem Schnitt der elektrisch isolierten Grundplatte, die mit einer Schicht aus Abdeckmaterial versehen ist;
Fig. 8 eine Seitenansicht in senkrechtem Schnitt der behandelten Grundplatte, deren elektrisch leitende Schaltungen mit Kupfer galvanisiert sind;
Fig. 9 eine Seitenansicht in senkrechtem Schnitt einer mit Schaltungen versehenen Grundplatte,von der die Schicht aus Abdeckmaterial gemäß Fig. 8 entfernt ist;
Fig. 10 eine Seitenansicht in senkrechtem Schnitt durch eine Vielzahl mit Schaltungen versehener Grundplatten, die zu einer einzigen mehrschichtigen Leiterplatte aufgestapelt und zusammengepreßt sind;
Fig. 11 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in die Löcher eingearbeitet sind;
Fig. 12 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, in der die Löcher mit elektrisch leitfähigem Material versehen sind, um eine Reihe elektrisch leitend miteinander verbundener Schaltkreise innerhalb der Leiterplatte zu schaffen;
Fig. 13 eine Seitenansicht in senkrechtem Schnitt durch die mehrschichtige Leiterplatte, die als Abschluß mit einem Flußmaterial ringsherum beschichtet ist.
Bei dem in Fig. 1 bis 5 gezeigten Ausführungsbeispiel besteht eine vorherbestimmte Anzahl elektrisch ,isolierter Platten 1 aus vorgetränkten Grundplatten, die beispielsweise aus Epoxyharz bestehen. Wie Fig. 1 zeigt, ist eine elektrisch
- 9 - 3545983
isolierte Platte 1 an einer oder beiden Seiten mit einer elektrisch leitfähigen Paste 2 so bedruckt, daß auf den Platten 1 elektrisch leitfähige Schaltkreise entstehen. Die elektrisch isolierten, vorgetränkten Platten 1 bestehen aus einem mit einer Verstärkungsmasse gemischten Kunstharz und sind bei Umgebungstemperatur mehr oder weniger weich. Als elektrisch leitfähige Paste 2 kann eine elektrisch leitfähige Silberpaste,Kohlen Stoffpaste oder Kupferpaste verwendet werden. Unter diesen Pasten wird eine Kupferpaste gemäß US-PS 4 353 816 der Anmelderin bevorzugt, weil sie ausreichend elektrisch leitfähig ist und zu geringen Kosten zur Verfügung steht. Die Kupferpaste enthält 15-30 Gew.% eines der Harze gemischt mit 0,2-5 Gew.%, vorzugsweise 0,23-1,6 Gew.% eines speziellen Zusatzes, der aus der aus Anthracen und Derivaten desselben bestehenden Gruppe ausgewählt wird. Vorzugsweise ist der Zusatzstoff Anthracen und Anthracen-Karbonsäure, zweitens kann aber auch Anthradin oder als nächstes Anthranilsäure verwendet werden.
Die in Fig. 1 gezeigten, elektrisch isolierten, vorgetränkten Platten 1 werden zur Herstellung der in Fig. 4 und 5 gezeigten vierschichtigen Leiterplatte 4 benutzt. Dazu ist die erste und zweite Platte von oben nur an der Oberseite mit elektrisch leitfähiger Paste 2 bedruckt, die dritte Platte ist an beiden Seiten mit der Paste bedruckt, während die Bodenplatte nur an der Unterseite mit der Paste bedruckt ist. Die Paste 2 ist vorzugsweise in einer Dicke von ca. 10 μΐη vorgesehen. Wenn die elektrischen Schaltungen 3 auf den einzelnen Platten 1 ausgebildet sind, werden die Platten bei einer Temperatur von ca. 80° C etwa 30 Minuten getrocknet, um hart zu werden. Wenn die elektrisch leitfähige Paste statt mit Kupferpulver mit Silberoder KohlerBtoffpulver gemischt ist, besteht keine Gefahr, daß die Paste oxidiert. Wäre die Paste aber mit Kupferpulver vermischt, so würde das Kupferpulver oxidiert und dadurch die elektrische Leitfähigkeit der Paste stark beeinträchtigt. Deshalb ist gemäß der Erfindung die elektrisch
leitfähige Paste 2 aus Kupferpulver durch einen speziellen Zusatz vor Oxidation geschützt. Als Zusatz wird der Paste beispielsweise Anthracen oder ein Derivat desselben zugegeben. Diese spezielle Paste 2 aus Kupferpulver behält selbst nach der Wärmebehandlung eine ausreichende elektrische Leitfähigkeit. Außerdem ist der elektrische Widerstand der Schaltungen 3 praktisch von der gleichen Qualität wie bei elektrisch leitfähigen Schaltkreisen, die durch das herkömmliche Verfahren der Kupferbeschichtung und Ätzung hergestellt werden.
Die so behandelten, elektrisch isolierten, vorgetränkten Platten 1 werden anschließend aufeinander gestapelt und von oben und unten; wie durch Pfeile A und B in Fig. 2 angedeutet^ zusammengepreßt, wobei die Platten 1 bei einer Temperatür von ca. 170° C etwa 30-60 Minuten lang getrocknet werden. Mit diesem Verfahren werden die vorgetränkten Grundplatten und die elektrisch leitfähigen Schaltungen 3 hart und fest miteinander zu einer einzigen mehrschichtigen Leiterplatte 4 verbunden.
Anschließend wird, wie Fig. 3 zeigt, die mehrschichtige Leiterplatte 4 mit Löchern 5 versehen, die sich in Richtung von der Oberseite 4a zur Unterseite 4b der Leiterplatte erstrecken, um die jeweiligen Schaltungen 3 elektrisch leitend miteinander zu verbinden. Danach wird die Leiterplatte 4 außer im Bereich der Löcher 5 und deren oberen und unteren Umfangen ringsherum mit Abdeckmaterial R bedeckt.
Danach werden, wie Fig. 4 zeigt, die Innenflächen der Löcher 5 sowie deren oberer und unterer Umfang mit einem elektrischen Leiter 6 behandelt, um die Schaltungen 3 elektrisch leitend miteinander zu verbinden. Die Leitfähigkeitsbehandlung kann aus einem nichtelektrolytischen Plattieren bestehen oder die Löcher können mit einem geeigneten leitfähigen Werkstoff, beispielsweise mit Silberpaste oder einer Kupferpaste gefüllt werden. Wenn die Löcher 5 leitend gemacht worden sind, wird das Abdeckmaterial R von der Leiterplatte 4 entfernt.
So entsteht eine einzige mehrschichtige Leiterplatte 4. Um dieser Leiterplatte 4 eine lange Lebensdauer zu geben, wird sie zusätzlich ringsherum mit Flußmaterial F bedeckt, wie in Fig. 5 gezeigt. Als Flußmaterial F kann eine harzartige Masse oder Imidazol verwendet werden.
Wie im einzelnen beschrieben, wird die mehrschichtige Leiterplatte 4 gemäß der Erfindung allein durch Beschichten jeder isolierten, vorgetränkten Platte 1 mit elektrisch leitfähiger Paste 2 zur Ausbildung einer elektrisch leitfähigen Schaltung auf jeder Platte und anschließendes Aufeinanderstapeln einer vorherbestimmten Anzahl so behandelter Platten 1 erzeugt. Damit liegt auf der Hand, daß die mehrschichtige Leiterplatte 4 gemäß der Erfindung leichter hergestellt werden kann und nicht die komplizierten Verfahrensschritte wie das herkömmliche Verfahren der Kupferbeschichtung und Ätzung erforderlich macht. Die erhaltene mehrschichtige Leiterplatte 4 hat eine ausreichend große Präzision, um für elektronische Geräte im Haushalt verwendbar zu sein.
Ein weiteres Ausführungsbeispiel der Erfindung ist in Fig. bis 13 gezeigt. Hier ist eine vierschichtige Leiterplatte aus vier Grundplatten 11 aufgebaut, wie auch das erste Ausführungsbeispiel gemäß Fig. 1 bis 5.
In den Fig. 6 bis 9 ist die Behandlung der obersten Grundplatte 11 der vierschichtigen Leiterplatte 14 gezeigt. Hier wird auf die Oberseite einer elektrisch isolierten, vorgetränkten Grundplatte 11 eine elektrisch leitfähige Paste 12 in einer Dicke von ca. 10 \xm aufgedruckt, um eine elektrisch leitfähige Schaltung 13 zu bilden. Die so behandelte Grundplatte 11 wird dann bei einer Temperatur von ca. 80° C ca. 30 Minuten getrocknet, damit die isolierte Grundplatte 11 und die Paste 12 hart werden kann. Anschließend wird die Grundplatte 11, wie Fig. 7 zeigt, außer im Bereich der Schaltung 13 mit Abdeckmaterial R versehen. Anschließend wird die abgedeckte Grundplatte 11 elektrolytisch oder
nichtelektrolytisch verkupfert, wie Pig. 8 zeigt, und dabei entsteht eine Elektrolytkupferschicht C in einer Dicke von ca. 5 μΐη auf der bloßliegenden Schaltung 13 der Grundplatte 11. Diese Schicht aus Elektrolytkupfer wird auf der elektrisch leitfähigen Kupferpaste 12 gebildet. Das galvanische oder nichtgalvanische Verkupfern ist allerdings nicht nötig, wenn eine elektrisch leitfähige Silber- oder Kohlenstoffpaste verwendet wird. Die behandelte Grundplatte 11 mit der elektrisch leitfähigen Schaltung 13 hat etwa eine Dicke von 15 μΐη, zusammengesetzt aus der Dicke 10 μΐΐι der Schaltung und der Dicke 5 μπι der Elektrolytkupferschicht C. Anschließend wird, wie Fig. 9 zeigt, das Abdeckmaterial R von der Grundplatte 11 entfernt, und damit ist die Behandlung der isolierten Grundplatte 11 beendet. Die erwähnte Katalysatorbehandlung und das Abdecken kann weggelassen werden, wenn die elektrisch leitfähige Paste 2 allein plattiert wird.
Die zweite isolierte Grundplatte 11 wird mit einer Schaltung 13 auf der Oberseite versehen, wie auch die vorstehend genannte oberste, isolierte Grundplatte 11. Die dritte Grundplatte 11 erhält Schaltungen 13 auf beiden Oberflächen, und die vierte, untere Grundplatte 11 wird so behandelt, daß sie nur auf ihrer Unterseite eine Schaltung 13 aufweist.
Die so behandelten vier Grundplatten 11 mit den Schaltungen 13 werden dann gemäß Fig. 10 aufeinander gestapelt und von oben und unten wie durch die Pfeile B und D angedeutet, zusammengepreßt, wobei die Grundplatten 11 bei einer Temperatur von ca. 170° C etwa 30 bis 60 Minuten lang getrocknet werden. Im Endergebnis sind die vier behandelten Grundplatten 11 zu einer einzigen harten mehrschichtigen Leiterplatte 14 fest miteinander in einem Schichtaufbau verbunden.
Anschließend wird, wie Fig. 11 zeigt, die mehrschichtige Leiterplatte 14 mit Löchern 15 versehen, die sich in Richtung der Dicke durch die Platte erstrecken, um die Schal-
tungen 13 miteinander zu verbinden. Danach wird die mehrschichtige Leiterplatte mit Abdeckmaterial R außer an den Innenflächen der Löcher 15 und den Umfangen um die Löcher herum an der Ober- und Unterseite der Leiterplatte 14 bedeckt.
Danach wird, wie Fig. 12 zeigt, an den Innenflächen der Löcher 15 und den Umfangen derselben ein elektrischer Leiter 16 angebracht. Dies Verfahren kann eine Kupferplattierung an den Innenseiten der Löcher oder das Füllen der Löeher 15 mit einer Silber- oder Kupferpaste vorsehen. Das Abdeckmaterial R wird von der Leiterplatte 14 entfernt. So sind die schichtartig angeordneten Schaltungen 13 der Leiterplatte 14 elektrisch leitend miteinander verbunden und eine einzige mehrschichtige gedruckte Schaltung geschaffen.
Schließlich wird diese mehrschichtige Leiterplatte 14 gemäß Fig. 13 mit einem harzartigen Flußmaterial F oder einem Imidazol ringsherum bedeckt.
Bei diesem Ausführungsbeispiel wird also eine elektrisch leitfähige Kupferpaste auf die Flächen elektrisch isolierter Grundplatten aufgedruckt, um elektrisch leitfähige Schaltungen zu schaffen, die dann mit Kupfer plattiert werden, um anschließend zu einer einzigen, mehrschichtigen Leiterplatte aufeinander gestapelt zu werden. Die gemäß diesem Verfahren hergestellte Leiterplatte hat im Vergleich zu einem herkömmlichen Produkt, welches nach dem bekannten Verfahren der Kupferbeschichtung und des Ätzens hergestellt wird, ausgezeichnete Eigenschaften und läßt sich darüberhinaus leichter, rascher und mit geringeren Kosten herstellen.

Claims (1)

  1. Zipse&Habersack', Patentanwälte
    Kemnatenstraße 49, D-8000 München 19 beim Europäischen Patentamt
    Telefon (089) 17 0186, Telex (07) 81307 zugelassene Vertreter
    Asahi Chemical 31.12.1984
    Research Laboratory Co., Ltd. UC 07
    Patentansprüche
    1. Verfahren zum Herstellen einer mehrschichtigen Leiterplatte,
    dadurch gekennzeichnet , daß eine elektrisch leitfähige Paste auf eine oder beide Seiten einer vorherbestimmten Anzahl elektrisch isolierter, vorgetränkter Grundplatten zur Schaffung elektrisch leitfähiger Schaltungen aufgedruckt wird, daß die mit Schaltungen versehenen Grundplatten getrocknet werden, daß die mit Schaltungen versehenen Grundplatten zu einer einzigen mehrschichtigen Leiter- platte aufeinander gestapelt und zusammengepreßt werden, daß die mehrschichtige Leiterplatte mit Löchern versehen wird, die sich in Richtung der Dicke durch die Platte erstrecken, und daß ein elektrischer Leiter an den Innenflächen der Löcher vorgesehen wird, der die Schaltungen innerhalb der einzigen mehrschichtigen Leiterplatte elektrisch leitend miteinander verbindet.
    2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß die mehrschichtige Leiterplatte aus vier Schichten der elektrisch isolierten Grundplatten zusammengesetzt wird.
    3. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß als elektrisch isolierte Platte ein Epoxyharz verwendet wird.
    4. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß als elektrisch leitfähige Paste eine elektrisch leitfähige Kupferpaste verwendet wird.
    5. Verfahren nach Anspruch 4/
    dadurch gekennzeichnet , daß die elektrisch leitfähige Kupferpaste 70-85 Gew.% Kupferpulver, 15-30 Gew.% mindestens eines Stoffs aus der Gruppe aus Phenolharz, Epoxyharz, Polyesterharz und Xylolharz sowie einen speziellen Zusatzstoff aus der Gruppe aus Anthracen und Derivaten desselben enthält.
    6. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß die einzige mehrschichtige Leiterplatte ringsherum mit einem Flußmaterial beschichtet wird.
    7. Verfahren nach Anspruch 6,
    dadurch gekennzeichnet , daß das Flußmaterial ein harzartiges Flußmaterial oder Imidazol enthält.
    8. Verfahren zum Herstellen einer mehrschichtigen Leiterplatte,
    dadurch gekennzeichnet , daß eine elektrisch leitfähige Paste auf eine oder beide Seiten einer vorherbestimmten Anzahl elektrisch isolierter, vorgetränkter Grundplatten unter Ausbildung elektrisch leitfähiger Schaltungen auf den Grundplatten aufgedruckt wird, daß die elektrisch leitfähigen Schaltungen mit einem Stoff plattiert werden, der die Eigenschaft hat, die elektrische Leitfähigkeit der Schaltungen zu fördern, daß die mit Schaltungen versehenen Grundplatten getrocknet werden, daß die mit Schaltungen versehenen Grundplatten aufeinander gestapelt und zu einer einzigen mehrschichtigen Leiterplatte zusammengepreßt werden, daß die mehrschichtige Leiterplatte mit Löchern versehen wird, die sich in Richtung der Dicke durch die Platte erstrecken, und daß ein elektrischer Leiter auf die Innenflächen der Löcher aufgebracht wird, der die schichtartig angeordneten Schaltungen innerhalb der Leiterplatte leitend miteinander verbindet.
    9. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet , daß die mehrschich-
    tige Leiterplatte ringsherum mit einem Flußmaterial bedeckt wird.
    0O. Verfahren nach Anspruch 9,
    dadurch gekennzeichnet , daß das Flußmaterial ein harzartiges Flußmaterial oder Imidazol enthält.
    11. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet , daß die mit Schaltungen versehenen Grundplatten bei einer Temperatur von ca. 80° C etwa 30 Minuten lang getrocknet werden.
    12. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet , daß das Plattieren ein nichtelektrolytisches Kupferplattierverfahren einschließt.
    13. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet , daß die elektrisch leitfähige Paste eine elektrisch leitfähige Kupferpaste einschließt.
    14. Verfahren nach Anspruch 13,
    dadurch gekennzeichnet , daß die elektrisch leitfähige Kupferpaste 70-8b Gew.% Kupferpulver, 15-30 Gew.% mindestens eines Stoffs aus der Gruppe aus Phenolharz, Epoxyharz, Polyesterharz und Xylolharz sowie einen spezifischen Zusatzstoff enthält, der unter Anthracen und Derivaten desselben ausgewählt wird.
    15. Verfahren nach Anspruch 12,
    dadurch gekennzeichnet , daß das nichtelektrolytische Kupferplattierverfahren durchgeführt wird, nachdem die Grundplatten außer an den auf ihnen ausgebildeten Schaltungen mit einem Abdeckmaterial maskiert wurden, wobei das Abdeckmaterial nach dem Beendigen des Plattierverfahrens von den Grundplatten entfernt wird.
DE19853545989 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte Granted DE3545989A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
DE3545989A1 true DE3545989A1 (de) 1986-07-03
DE3545989C2 DE3545989C2 (de) 1989-11-09

Family

ID=17592839

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853545989 Granted DE3545989A1 (de) 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte

Country Status (7)

Country Link
US (1) US4683653A (de)
JP (1) JPS61159793A (de)
KR (1) KR900000509B1 (de)
DE (1) DE3545989A1 (de)
FR (1) FR2575627B1 (de)
GB (1) GB2169848B (de)
NL (1) NL8503556A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781600A (en) * 1986-06-25 1988-11-01 Yazaki Corporation Junction box and a process of assembling the same
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
EP0399161B1 (de) * 1989-04-17 1995-01-11 International Business Machines Corporation Mehrschichtleiterplattenstruktur
US4991060A (en) * 1989-11-24 1991-02-05 Nippon Cmk Corporation Printed circuit board having conductors interconnected by foamed electroconductive paste
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5853622A (en) * 1990-02-09 1998-12-29 Ormet Corporation Transient liquid phase sintering conductive adhesives
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2055148C (en) * 1991-10-25 2002-06-18 Alain Langevin Method of forming an electrically conductive contact on a substrate
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
KR19980081191A (ko) * 1997-04-08 1998-11-25 모리시다요이치 도전성 페이스트 및 그 제조방법과 그것을 이용한 프린트 배선기판
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
DE102005050314A1 (de) * 2005-10-20 2007-04-26 Tyco Electronics Amp Gmbh Verbindungsvorrichtung zur Verbindung eines elektrischen Leiters mit einer Anschlussleitung mit einem Diodenbauelement
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
DE3207275A1 (de) * 1981-03-05 1982-10-07 W.R. Grace & Co., 10036 New York, N.Y. Waermehaertbare, elektrisch leitfaehige druckfarbe und verfahren zur herstellung einer elektrisch leitfaehigen schicht auf einem schichttraeger
US4353816A (en) * 1980-01-22 1982-10-12 Asahi Chemical Research Laboratory Co., Ltd. Power conductive coating mixed with copper powder
DE3130159A1 (de) * 1981-07-30 1983-02-17 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt "verfahren zur herstellung von leiterplatten"
DE3324933A1 (de) * 1982-07-12 1984-01-12 Hitachi, Ltd., Tokyo Keramische mehrschicht-leiterplatte

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2600343A (en) * 1948-10-07 1952-06-10 Kenyon Instr Company Inc Method of making conductive patterns
US3075866A (en) * 1958-06-19 1963-01-29 Xerox Corp Method of making printed circuits
FR1552207A (de) * 1967-11-22 1969-01-03
JPS4976073A (de) * 1972-11-27 1974-07-23
US3951713A (en) * 1973-12-19 1976-04-20 Fortin Laminating Corporation Method and apparatus for insulating electrically conductive elements
JPS50151971A (de) * 1974-05-31 1975-12-06
JPS5193394A (ja) * 1975-02-13 1976-08-16 Dodenyososeibutsu
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
DE2728465C2 (de) * 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4457861A (en) * 1979-12-13 1984-07-03 Additive Technology Corporation Method, materials and apparatus for manufacturing printed circuits
DE3032931C2 (de) * 1980-09-02 1982-07-29 Robert Bürkle GmbH & Co, 7290 Freudenstadt Verfahren und Anordnung zur Herstellung von Mehrschicht-Leiterplatten
US4327126A (en) * 1980-11-10 1982-04-27 Ralph Ogden Method of making printed circuit boards
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
US4353816A (en) * 1980-01-22 1982-10-12 Asahi Chemical Research Laboratory Co., Ltd. Power conductive coating mixed with copper powder
DE3207275A1 (de) * 1981-03-05 1982-10-07 W.R. Grace & Co., 10036 New York, N.Y. Waermehaertbare, elektrisch leitfaehige druckfarbe und verfahren zur herstellung einer elektrisch leitfaehigen schicht auf einem schichttraeger
DE3130159A1 (de) * 1981-07-30 1983-02-17 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt "verfahren zur herstellung von leiterplatten"
DE3324933A1 (de) * 1982-07-12 1984-01-12 Hitachi, Ltd., Tokyo Keramische mehrschicht-leiterplatte

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Eisler, P.: Gedruckte Schaltungen, Carl Hanser Verlag, Muenchen 1961, S. 18 *
Hermann, G, Handbuch der Leiterplattentechnik, Eugen Leuze Verlag, Saulgau 1982, S. 221-226 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen

Also Published As

Publication number Publication date
KR860005566A (ko) 1986-07-23
US4683653A (en) 1987-08-04
GB2169848A (en) 1986-07-23
JPS61159793A (ja) 1986-07-19
JPH0240230B2 (de) 1990-09-10
KR900000509B1 (ko) 1990-01-31
FR2575627A1 (fr) 1986-07-04
NL8503556A (nl) 1986-07-16
DE3545989C2 (de) 1989-11-09
FR2575627B1 (fr) 1994-03-18
GB8531439D0 (en) 1986-02-05
GB2169848B (en) 1989-05-04

Similar Documents

Publication Publication Date Title
DE3545989A1 (de) Verfahren zur herstellung einer mehrschichtigen leiterplatte
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE4138818B4 (de) Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung
DE3700910C2 (de)
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE1800894A1 (de) Modulare abstimmbare Schaltung und Verfahren zu ihrer Herstellung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE102011110826A1 (de) Induktor in flacher Bauform und zugehöriges Herstellungsverfahren
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE1440907A1 (de) Elektrischer Schaltungsaufbau
DE3700912A1 (de) Verfahren zum herstellen elektrischer schaltkreise auf grundplatten
DE2321478A1 (de) Thermistor und verfahren zu seiner herstellung
DE3631632A1 (de) Verfahren zur schaffung elektrisch leitfaehiger schaltkreise auf einer grundplatte
DE60211628T2 (de) Zusammengesetzte elektronische bauteile
DE2047204A1 (de) Mehrschichtige Leiterplatte
DE1665374B1 (de) Basismaterial aus isolierstoff zum herstellen gedruckter leiterplatten
DE3137279A1 (de) Mehrlagige leiterplatte und verfahren zu deren herstellung
DE3730953A1 (de) Verfahren zum herstellen elektrisch leitfaehiger schaltungen auf einer grundplatte
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
EP0148328A2 (de) Elektrischer Schalter mit durch Teile von Leiterbahnen gebildeten Festkontakten
DE10302104A1 (de) Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
DE2549670A1 (de) Duennfilmtransformator
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee