CN113163628B - 线路板结构及其制程方法 - Google Patents

线路板结构及其制程方法 Download PDF

Info

Publication number
CN113163628B
CN113163628B CN202110476577.XA CN202110476577A CN113163628B CN 113163628 B CN113163628 B CN 113163628B CN 202110476577 A CN202110476577 A CN 202110476577A CN 113163628 B CN113163628 B CN 113163628B
Authority
CN
China
Prior art keywords
circuit board
hole
group
holes
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110476577.XA
Other languages
English (en)
Other versions
CN113163628A (zh
Inventor
徐豪
赵涤燹
尤肖虎
陈智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Chengdu T Ray Technology Co Ltd
Original Assignee
Southeast University
Chengdu T Ray Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University, Chengdu T Ray Technology Co Ltd filed Critical Southeast University
Priority to CN202110476577.XA priority Critical patent/CN113163628B/zh
Publication of CN113163628A publication Critical patent/CN113163628A/zh
Priority to EP22794243.0A priority patent/EP4319513A4/en
Priority to KR1020237041333A priority patent/KR20230169431A/ko
Priority to PCT/CN2022/074990 priority patent/WO2022227762A1/zh
Application granted granted Critical
Publication of CN113163628B publication Critical patent/CN113163628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种线路板结构及其制程方法,涉及集成电路技术领域。本申请通过将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用常温低压环境下即可使用的粘接介质进行粘连,形成对应的多层线路板体,以避开高温高压环境对材料性能的影响,有效扩展线路板结构的可叠合线路板层数及可构建结构厚度。而后,本申请会在多层线路板体的板面上形成至少一个贯穿该多层线路板体的贯通孔,并针对每个贯通孔,采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔,以通过银浆灌孔工艺解决粘接介质无法沉铜的问题,确保线路板结构所包括的多个待叠合线路板能够有效导通。

Description

线路板结构及其制程方法
技术领域
本申请涉及集成电路技术领域,具体而言,涉及一种线路板结构及其制程方法。
背景技术
传统的多层线路板结构的制造工艺是通过将多个单层线路板和多个半固化片按设计叠层顺序交替地叠合后,配合传统压机在高温高压环境下压合在一起,而后通过对贯穿所有单层线路板的通孔使用沉铜电镀工艺处理,形成对应的导通孔来将这多个单层线路板相互导通。其中需要注意是,这种制造工艺通常会因材料本身存在耐热耐压极限,过多次数的压合会导致材料性能失效,以及沉铜电镀工艺的药水深镀能力有限,深度过大的通孔无法有效转换为导通孔,致使制备出的多层线路板结构的线路板层数和结构厚度明显不大。
发明内容
有鉴于此,本申请的目的在于提供一种线路板结构及其制程方法,能够有效拓展线路板结构的可叠合线路板层数及可构建结构厚度,并确保线路板结构所包括的多个待叠合线路板有效导通。
为了实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请提供一种线路板结构制程方法,所述方法包括:
提供多个待叠合线路板;
将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用粘接介质进行粘连,以形成多层线路板体;
在所述多层线路板体的一侧板面上进行打孔处理,形成至少一个贯穿所述多层线路板体的贯通孔;
针对每个贯通孔,采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔。
在可选的实施方式中,若所述多层线路板体包括位于顶层线路板及底层线路板之间的至少一个互联线路板组,每个互联线路板组包括至少两个连续层叠的待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个互联线路板组的成型过程中,针对该互联线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该互联线路板组所包括的每个待叠合线路板的相同位置处形成第一通孔;
将该互联线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该互联线路板组下相邻待叠合线路板进行粘连,使该互联线路板组所包括的各待叠合线路板上的第一通孔的投影位置重叠;
采用粘度匹配的银浆对该互联线路板组下投影位置重叠的多个第一通孔进行灌孔处理,形成与所述多个第一通孔对应的埋孔,其中所述埋孔用于将该互联线路板组所包括的各待叠合线路板相互连通。
在可选的实施方式中,若所述多层线路板体包括至少一个与顶层线路板相互独立的第一互通线路板组,每个第一互通线路板组包括底层线路板以及与该底层线路板层叠的至少一个待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个第一互通线路板组的成型过程中,将该第一互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第一互通线路板组下相邻待叠合线路板进行粘连,得到待处理线路板组;
在所述待处理线路板组的一侧板面上进行打孔处理,形成至少一个贯穿所述待处理线路板组的第二通孔;
针对每个第二通孔,采用粘度匹配的银浆对该第二通孔进行灌孔处理,形成该第一互通线路板组下与该第二通孔对应的第一盲孔,其中所述第一盲孔用于将该第一互通线路板组所包括的各待叠合线路板相互连通。
在可选的实施方式中,若所述多层线路板体包括至少一个与底层线路板相互独立的第二互通线路板组,每个第二互通线路板组包括顶层线路板以及与该顶层线路板层叠的至少一个待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个第二互通线路板组的成型过程中,针对该第二互通线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该第二互通线路板组所包括的每个待叠合线路板的相同位置处形成第三通孔;
将该第二互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第二互通线路板组下相邻待叠合线路板进行粘连,使该第二互通线路板组所包括的各待叠合线路板上的第三通孔的投影位置重叠;
采用粘度匹配的银浆对该第二互通线路板组下投影位置重叠的多个第三通孔进行灌孔处理,形成与所述多个第三通孔对应的第二盲孔,其中所述第二盲孔用于将该第二互通线路板组所包括的各待叠合线路板相互连通。
在可选的实施方式中,针对厚径比数值大于15的通孔,对应匹配的银浆粘度小于2.5P;
针对厚径比数值大于8且不超过15的通孔,对应匹配的银浆粘度处于2.5P~3.5P之间;
针对厚径比数值小于或等于8的通孔,对应匹配的银浆粘度处于3.5P~5.5P。
第二方面,本申请提供一种线路板结构,所述结构包括多层线路板体,其中所述多层线路板体由多个待叠合线路板相互层叠并粘连形成;
所述多层线路板体的板面上开设有至少一个贯穿所述多层线路板体的贯通孔,其中每个贯通孔内填充有粘度匹配的银浆以形成对应的导通孔。
在可选的实施方式中,所述多层线路板体包括顶层线路板、底层线路板,以及位于顶层线路板及底层线路板之间的至少一个互联线路板组,其中每个互联线路板组包括至少两个连续层叠的待叠合线路板;
每个互联线路板组包括的多个待叠合线路板各自开设有投影位置重叠的第一通孔,其中该互联线路板组所对应的多个第一通孔内填充有粘度匹配的银浆以形成该互联线路板组的埋孔。
在可选的实施方式中,所述多层线路板体包括至少一个与顶层线路板相互独立的第一互通线路板组,其中每个第一互通线路板组包括底层线路板以及与该底层线路板层叠的至少一个待叠合线路板;
每个第一互通线路板组的板面上开设有至少一个贯穿该第一互通线路板组的第二通孔,其中每个第二通孔内填充有粘度匹配的银浆以形成该第一互通线路板组的第一盲孔。
在可选的实施方式中,所述多层线路板体包括至少一个与底层线路板相互独立的第二互通线路板组,每个第二互通线路板组包括顶层线路板以及与该顶层线路板层叠的至少一个待叠合线路板;
每个第二互通线路板组包括的多个待叠合线路板各自开设有投影位置重叠的第三通孔,其中该第二互通线路板组所对应的多个第三通孔内填充有粘度匹配的银浆以形成该第二互通线路板组的第二盲孔。
在可选的实施方式中,针对厚径比数值大于15的通孔,对应匹配的银浆粘度小于2.5P;
针对厚径比数值大于8且不超过15的通孔,对应匹配的银浆粘度处于2.5P~3.5P之间;
针对厚径比数值小于或等于8的通孔,对应匹配的银浆粘度处于3.5P~5.5P。
在此情况下,本申请实施例的有益效果包括以下内容:
本申请通过将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用常温低压环境下即可使用的粘接介质进行粘连,形成对应的多层线路板体,以避开高温高压环境对材料性能的影响,有效扩展线路板结构的可叠合线路板层数及可构建结构厚度。而后,本申请会在多层线路板体的板面上形成至少一个贯穿该多层线路板体的贯通孔,并针对每个贯通孔,采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔,以通过银浆灌孔工艺解决粘接介质无法沉铜的问题,确保线路板结构所包括的多个待叠合线路板能够有效导通。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的线路板结构制程方法的流程示意图之一;
图2为基于图1所示的制程方法制造出的线路板结构的剖面示意图;
图3为本申请实施例提供的线路板结构制程方法的流程示意图之二;
图4为基于图3所示的制程方法制造出的线路板结构的剖面示意图;
图5为本申请实施例提供的线路板结构制程方法的流程示意图之三;
图6为基于图5所示的制程方法制造出的线路板结构的剖面示意图;
图7为本申请实施例提供的线路板结构制程方法的流程示意图之四;
图8为基于图7所示的制程方法制造出的线路板结构的剖面示意图;
图9为基于图1、图3、图5及图7所示的制程方法制造出的线路板结构的剖面示意图。
图标:100-线路板结构;110-待叠合线路板;120-多层线路板体;130-贯通孔;140-导通孔;111-顶层线路板;112-底层线路板;113-互联线路板组;114-第一通孔;150-埋孔;115-第一互通线路板组;116-第二通孔;160-第一盲孔;117-第二互通线路板组;118-第三通孔;170-第二盲孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要理解的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互结合。
请结合参照图1及图2,其中图1是本申请实施例提供的线路板结构制程方法的流程示意图之一,图2是基于图1所示的制程方法制造出的线路板结构100的剖面示意图。在本申请实施例中,图1所示的线路板结构制程方法能够有效拓展线路板结构100的可叠合线路板层数及可构建结构厚度,并确保该线路板结构100所包括的多个待叠合线路板110有效导通。下面对图1所示的线路板结构制程方法的具体流程和步骤进行详细阐述。
步骤S210,提供多个待叠合线路板。
在本实施例中,所述待叠合线路板110可以是单层电路板,也可以是已制备出的多层电路板,其中所述单层电路板可以是,但不限于,普通环氧树脂电路板、挠性电路板、陶瓷电路板等电路板中的任意一种,所述多层电路板可以采用普通环氧树脂电路板、挠性电路板、陶瓷电路板等电路板中的任意一种或多种组合制备形成。此外,提供的多个所述待叠合线路板110各自的板面尺寸可以完全一致,也可以完全不同,还可以是部分待叠合线路板110具有相同的板面尺寸。
步骤S220,将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用粘接介质进行粘连,以形成多层线路板体。
在本实施例中,所述多层线路板体120所包括的多个待叠合线路板110按照特定层叠顺序相互层叠,并通过粘接介质使每个待叠合线路板110与邻近的其他待叠合线路板110相互粘连。其中,所述粘接介质通常具有流动性小、粘接强度高、可常温常压粘接并且粘接后可耐受回流焊高温等特性,能够确保多个待叠合线路板110之间的叠合操作避开高温高压环境对材料性能的影响,从而扩展线路板结构100的可叠合线路板层数及可构建结构厚度。其中所述粘接介质可以是,但不限于,环氧树脂类液态粘接剂、丙烯酸树脂类液态粘接剂、聚酰亚胺类液态粘接剂以及固态粘接胶带等。
在本实施例的一种实施方式中,若所述粘接介质采用固态粘接胶带,则当对两个层叠的待叠合线路板110进行粘连时,需预先按照待叠合线路板110的板面尺寸预先模切出尺寸匹配的粘接胶带,而后配合销钉及专用治具对粘接胶带的对位,将去除了单面离型膜的粘接胶带贴在一个待叠合线路板110的一侧板面上,再揭掉粘接胶带的另一面离型膜,同样配合销钉及专用治具进行对位,将另一个待叠合线路板110通过该粘接胶带层叠且粘连在前一个待叠合线路板110上,接着采用滚压设备保证两个待叠合线路板110粘接完全。在此过程中,为避免产生粘接气泡和/或粉尘混入,线路板粘接操作需在无尘真空环境下执行。
步骤S230,在多层线路板体的一侧板面上进行打孔处理,形成至少一个贯穿多层线路板体的贯通孔。
在本实施例中,当通过执行上述步骤S220形成所述多层线路板体120后,该多层线路板体120可直接由顶层线路板111、底层线路板112,以及位于所述顶层线路板111及所述底层线路板112之间的至少一个待叠合线路板110组成,此时可在所述顶层线路板111的与所述底层线路板112背离的板面上进行打孔处理,或在所述底层线路板112的与所述顶层线路板111背离的板面上进行打孔处理,从而在所述多层线路板体120上形成至少一个贯穿该多层线路板体120的贯通孔130。
步骤S240,针对每个贯通孔,采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔。
在本实施例中,当构建出一个贯通孔130后,可在去除孔内胶渣后,将所述多层线路板体120与灌孔治具配合固定在一起,而后依据该贯通孔130所对应的厚径比选取粘度匹配的银浆从所述多层线路板体120的一侧板面上进行灌孔处理,以在该贯通孔130内填充银浆,接着静置完全后进行烘烤固化,形成对应的导通孔140。其中所述贯通孔130的厚径比即为对应多层线路板体120的板体厚度与该贯通孔130的孔径之间的比值,本申请可参照“厚径比数值小于或等于8时对应匹配的银浆粘度处于3.5P~5.5P、厚径比数值大于8且不超过15时对应匹配的银浆粘度处于2.5P~3.5P之间、以及厚径比数值大于15时对应匹配的银浆粘度小于2.5P”的规则,选取与该贯通孔130匹配的银浆粘度实施银浆灌孔工艺,从而通过银浆灌孔工艺解决粘接介质无法沉铜的问题,确保线路板结构100所包括的多个待叠合线路板110能够有效导通。
在本实施例的一种实施方式中,为防止孔内银浆存在空洞,灌孔钱银浆需充分搅拌,并在真空环境下完成银浆灌孔处理。
由此,本申请可以通过执行上述步骤S220,避开高温高压环境对材料性能的影响,有效扩展线路板结构100的可叠合线路板层数及可构建结构厚度,并通过执行上述步骤S240,利用银浆灌孔工艺解决粘接介质无法沉铜的问题,实现高厚径比导通孔的有效电镀处理,确保线路板结构100所包括的多个待叠合线路板110相互之间能够有效导通。
在本申请中,若工程师针对待构建的线路板结构100具有埋孔需求,需要使待构建的线路板结构100在对应顶层线路板111及底层线路板112之间的待叠合线路板110的数目被设计为多个,并在前述多层线路板体成型过程中构建出满足埋孔需求的埋孔结构。为此,本申请还可提供一种用于在多层线路板体成型过程中构建埋孔结构的线路板结构制程方法实现前述目的。下面对该线路板结构制程方法的具体流程和步骤进行详细阐述。
请结合参照图3及图4,其中图3是本申请实施例提供的线路板结构制程方法的流程示意图之二,图4是基于图3所示的制程方法制造出的线路板结构100的剖面示意图。在本申请实施例中,图3所示的线路板结构制程方法用于在图2所示的线路板结构100的基础上构建埋孔150,其中图3所示的线路板结构制程方法应用于图1所示的步骤S220的具体执行过程中。
其中,在基于图3所示的制程方法制造出的线路板结构100中,该线路板结构100中的多层线路板体120包括的位于顶层线路板111及底层线路板112之间的多个层叠的待叠合线路板110可相应地划分为至少一个互联线路板组113,使每个互联线路板组113包括至少两个连续层叠的待叠合线路板110,同一待叠合线路板110可被划分到不同互联线路板组113下(例如,图4中第三个待叠合线路板110同时被划分到两个互联线路板组113中)。而后,基于图3所示的线路板结构制程方法针对每个互联线路板组113构建匹配的埋孔150。此时,图3所示的线路板结构制程方法可以包括步骤S250~步骤S270。
步骤S250,在多层线路板体所包括的每个互联线路板组的成型过程中,针对该互联线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该互联线路板组所包括的每个待叠合线路板的相同位置处形成第一通孔。
在本实施例中,当需要在多层线路板体120构建过程中构建成型一个互联线路板组113时,需要优先在该互联线路板组113所包括的每个待叠合线路板110的相同板面位置处分别进行打孔处理,以在该互联线路板组113所包括的每个待叠合线路板110上开设第一通孔114。其中,同一互联线路板组113所包括的所有待叠合线路板110上的第一通孔114各自的投影位置重叠,使该互联线路板组113所包括的所有待叠合线路板110相互层叠时,可将投影位置重叠的多个第一通孔114视为一个贯穿该互联线路板组113的通孔。
在本实施例的一种实施方式中,同一互联线路板组113所包括的每个待叠合线路板110在多个板面位置处分别形成有一个第一通孔114,以在该互联线路板组113成型时形成多个贯穿该互联线路板组113的通孔。
步骤S260,将该互联线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该互联线路板组下相邻待叠合线路板进行粘连,使该互联线路板组所包括的各待叠合线路板上的第一通孔的投影位置重叠。
在本实施例中,在同一互联线路板组113所包括的每个待叠合线路板110上构建出对应的第一通孔114后,可直接参照步骤S220将同一互联线路板组113所包括的各待叠合线路板110相互层叠,并采用粘接介质对该互联线路板组113下相邻待叠合线路板110进行粘连,使该互联线路板组113所包括的各待叠合线路板110上的第一通孔114的投影位置重叠。
步骤S270,采用粘度匹配的银浆对该互联线路板组下投影位置重叠的多个第一通孔进行灌孔处理,形成与所述多个第一通孔对应的埋孔。
在本实施例中,当完成对互联线路板组113的粘连操作后,可直接将该互联线路板组113投影位置重叠的多个第一通孔114视为一整个贯穿该互联线路板组113的通孔,然后根据贯穿该互联线路板组113的通孔的厚径比选取匹配的银浆粘度,对所述投影位置重叠的多个第一通孔114进行银浆灌孔处理,从而形成与该互联线路板组113对应的埋孔150,以通过所述埋孔150将该互联线路板组113所包括的各待叠合线路板110相互连通。其中,投影位置重叠的多个第一通孔114所对应的厚径比可以表示为对应互联线路板组113的板体厚度与所述第一通孔114的孔径之间的比值。
由此,本申请可在上述步骤S220的执行过程中通过执行上述步骤S250~步骤S270,确保最终制备出的线路板结构100具有满足工程师埋孔需求的埋孔150,同时也能确保制备出的埋孔150能够将线路板结构100包括的中间多个待叠合线路板110进行有效导通。
在本申请中,若工程师针对待构建的线路板结构100具有盲孔需求,需要使待构建的线路板结构100在对应顶层线路板111及底层线路板112之间的待叠合线路板110的数目被设计为至少一个,并在前述多层线路板体成型过程中构建出满足盲孔需求的盲孔结构。为此,本申请还可提供一种用于在多层线路板体成型过程中构建盲孔结构的线路板结构制程方法实现前述目的。下面对该线路板结构制程方法的具体流程和步骤进行详细阐述。
可选地,请结合参照图5及图6,图5是本申请实施例提供的线路板结构制程方法的流程示意图之三,图6是基于图5所示的制程方法制造出的线路板结构100的剖面示意图。在本申请实施例中,图5所示的线路板结构制程方法用于在图2所示的线路板结构100的基础上构建与底层线路板112对应的第一盲孔160,其中图5所示的线路板结构制程方法应用于图1所示的步骤S220的具体执行过程中。
其中,在基于图5所示的制程方法制造出的线路板结构100中,该线路板结构100中的多层线路板体120包括的除去顶层线路板111后剩余待叠合线路板110可相应地划分为至少一个第一互通线路板组115,使每个第一互通线路板组115包括底层线路板112以及与该底层线路板112层叠的至少一个待叠合线路板110,其中同一待叠合线路板110可被划分到不同第一互通线路板组115中(例如,图6中第五个待叠合线路板110同时被划分到两个第一互通线路板组115中)。而后,基于图5所示的线路板结构制程方法针对每个第一互通线路板组115构建匹配的第一盲孔160。此时,图5所示的线路板结构制程方法可以包括步骤S280、步骤S290及步骤S310。
步骤S280,在多层线路板体所包括的每个第一互通线路板组的成型过程中,将该第一互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第一互通线路板组下相邻待叠合线路板进行粘连,得到待处理线路板组。
在本实施例中,当需要在多层线路板体120构建过程中构建成型一个第一互通线路板组115时,可直接参照步骤S220将该第一互通线路板组115所包括的各待叠合线路板110相互层叠,并采用粘接介质对该第一互通线路板组115下相邻待叠合线路板110进行粘连,得到待处理线路板组。
步骤S290,在待处理线路板组的一侧板面上进行打孔处理,形成至少一个贯穿待处理线路板组的第二通孔。
在本实施例中,在完成对该第一互通线路板组115的粘连操作(即得到所述待处理线路板组)后,可参照上述步骤S230在与该第一互通线路板组115对应的待处理线路板组的板面上打孔形成至少一个贯穿待处理线路板组的第二通孔116。此时,该第二通孔116的厚径比即为该第一互通线路板组115的板体厚度与该第二通孔116的孔径之间的比值。
步骤S310,针对每个第二通孔,采用粘度匹配的银浆对该第二通孔进行灌孔处理,形成该第一互通线路板组下与该第二通孔对应的第一盲孔。
在本实施例中,当在该第一互通线路板组115所对应的待处理线路板组上形成至少一个第二通孔116后,可针对每个第二通孔116,根据该第二通孔116的厚径比选取匹配的银浆粘度,对该第二通孔116进行银浆灌孔处理,从而形成该第一互通线路板组115的一个第一盲孔160,以通过该第一盲孔160将该第一互通线路板组115所包括的各待叠合线路板110相互连通。
由此,本申请可在上述步骤S220的执行过程中通过执行上述步骤S280~步骤S310,确保最终制备出的线路板结构100具有满足工程师盲孔需求的第一盲孔160,同时也能确保制备出的第一盲孔160能够将线路板结构100包括的底部多个待叠合线路板110进行有效导通。
可选地,请结合参照图7及图8,其中图7是本申请实施例提供的线路板结构制程方法的流程示意图之四,图8是基于图7所示的制程方法制造出的线路板结构100的剖面示意图。在本申请实施例中,图7所示的线路板结构制程方法用于在图2所示的线路板结构100的基础上构建与顶层线路板111对应的第二盲孔170,其中图7所示的线路板结构制程方法应用于图1所示的步骤S220的具体执行过程中。
其中,在基于图7所示的制程方法制造出的线路板结构100中,该线路板结构100中的多层线路板体120包括的除去底层线路板112后剩余待叠合线路板110可相应地划分为至少一个第二互通线路板组117,使每个第二互通线路板组117包括顶层线路板111以及与该顶层线路板111层叠的至少一个待叠合线路板110,其中同一待叠合线路板110可被划分到不同第二互通线路板组117中(例如,图8中第二个待叠合线路板110同时被划分到两个第二互通线路板组117中)。而后,基于图7所示的线路板结构制程方法针对每个第二互通线路板组117构建匹配的第二盲孔170。此时,图5所示的线路板结构制程方法可以包括步骤S320~步骤S340。
步骤S320,在多层线路板体所包括的每个第二互通线路板组的成型过程中,针对该第二互通线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该第二互通线路板组所包括的每个待叠合线路板的相同位置处形成第三通孔。
在本实施例中,当需要在多层线路板体120构建过程中构建成型一个第二互通线路板组117时,需要优先在该第二互通线路板组117所包括的每个待叠合线路板110的相同板面位置处分别进行打孔处理,以在该第二互通线路板组117所包括的每个待叠合线路板110上开设第三通孔118。其中,同一第二互通线路板组117所包括的所有待叠合线路板110上的第三通孔118各自的投影位置重叠,使该第二互通线路板组117所包括的所有待叠合线路板110相互层叠时,可将投影位置重叠的多个第三通孔118视为一个贯穿该第二互通线路板组117的通孔。
在本实施例的一种实施方式中,同一第二互通线路板组117所包括的每个待叠合线路板110在多个板面位置处分别形成有一个第三通孔118,以在该第二互通线路板组117成型时形成多个贯穿该第二互通线路板组117的通孔。
步骤S330,将该第二互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第二互通线路板组下相邻待叠合线路板进行粘连,使该第二互通线路板组所包括的各待叠合线路板上的第三通孔的投影位置重叠。
在本实施例中,在第二互通线路板组117所包括的每个待叠合线路板110上构建出对应的第三通孔118后,可直接参照步骤S220将同一第二互通线路板组117所包括的各待叠合线路板110相互层叠,并采用粘接介质对该第二互通线路板组117下相邻待叠合线路板110进行粘连,使该第二互通线路板组117所包括的各待叠合线路板110上的第三通孔118的投影位置重叠。
步骤S340,采用粘度匹配的银浆对该第二互通线路板组下投影位置重叠的多个第三通孔进行灌孔处理,形成与所述多个第三通孔对应的第二盲孔。
在本实施例中,当完成对第二互通线路板组117的粘连操作后,可直接将该第二互通线路板组117投影位置重叠的多个第三通孔118视为一整个贯穿该第二互通线路板组117的通孔,然后根据贯穿该第二互通线路板组117的通孔的厚径比选取匹配的银浆粘度,对所述投影位置重叠的多个第三通孔118进行银浆灌孔处理,从而形成该第二互通线路板组117的一个第二盲孔170,以通过所述第二盲孔170将该第二互通线路板组117所包括的各待叠合线路板110相互连通。其中,投影位置重叠的多个第三通孔118所对应的厚径比可以表示为对应第二互通线路板组117的板体厚度与所述第三通孔118的孔径之间的比值。
由此,本申请可在上述步骤S220的执行过程中通过执行上述步骤S250~步骤S270,确保最终制备出的线路板结构100具有满足工程师盲孔需求的第二盲孔170,同时也能确保制备出的第二盲孔170能够将线路板结构100包括的顶部多个待叠合线路板110进行有效导通。
可以理解的是,本申请提供的图3、图5及图7所示的线路板结构制程方法中的任意一种或多种组合,可由工程师在执行图1所示的线路板结构制程方法的过程中根据自身需求进行选择,以确保最终制备出的线路板结构100能够有效拓展可叠合线路板层数及可构建结构厚度,确保该线路板结构100所包括的多个待叠合线路板110有效导通的基础上,对应满足工程师的埋孔/盲孔需求。例如,图9所示的线路板结构100即为同时采用图1、图3、图5及图7所示的线路板结构制程方法制备得到的器件结构,其中图9中第五个待叠合线路板110既可作为互联线路板组113的一部分组成,也可作为第一互通线路板组115的一部分组成。
综上所述,在本申请实施例提供的一种线路板结构及其制程方法中,本申请通过将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用常温低压环境下即可使用的粘接介质进行粘连,形成对应的多层线路板体,以避开高温高压环境对材料性能的影响,有效扩展线路板结构的可叠合线路板层数及可构建结构厚度。而后,本申请会在多层线路板体的板面上形成至少一个贯穿该多层线路板体的贯通孔,并针对每个贯通孔,采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔,以通过银浆灌孔工艺解决粘接介质无法沉铜的问题,确保线路板结构所包括的多个待叠合线路板能够有效导通。
以上所述,仅为本申请的各种实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应当以权利要求的保护范围为准。

Claims (8)

1.一种线路板结构制程方法,其特征在于,所述方法包括:
提供多个待叠合线路板;
将多个待叠合线路板层叠设置,并在相邻的两个待叠合线路板之间采用粘接介质进行粘连,以形成多层线路板体;
在所述多层线路板体的一侧板面上进行打孔处理,形成至少一个贯穿所述多层线路板体的贯通孔;
针对每个贯通孔,依据该贯通孔的厚径比采用粘度匹配的银浆对该贯通孔进行灌孔处理,形成与该贯通孔对应的导通孔,其中所述厚径比为对应通孔同时贯穿的多层待叠合线路板的板体总厚度与该通孔的孔径之间的比值;
在此过程中,针对厚径比数值大于15的通孔,对应匹配的银浆粘度小于2.5P;
针对厚径比数值大于8且不超过15的通孔,对应匹配的银浆粘度处于2.5P~3.5P之间;
针对厚径比数值小于或等于8的通孔,对应匹配的银浆粘度处于3.5P~5.5P。
2.根据权利要求1所述的方法,其特征在于,若所述多层线路板体包括位于顶层线路板及底层线路板之间的至少一个互联线路板组,每个互联线路板组包括至少两个连续层叠的待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个互联线路板组的成型过程中,针对该互联线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该互联线路板组所包括的每个待叠合线路板的相同位置处形成第一通孔;
将该互联线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该互联线路板组下相邻待叠合线路板进行粘连,使该互联线路板组所包括的各待叠合线路板上的第一通孔的投影位置重叠;
采用粘度匹配的银浆对该互联线路板组下投影位置重叠的多个第一通孔进行灌孔处理,形成与所述多个第一通孔对应的埋孔,其中所述埋孔用于将该互联线路板组所包括的各待叠合线路板相互连通。
3.根据权利要求1所述的方法,其特征在于,若所述多层线路板体包括至少一个与顶层线路板相互独立的第一互通线路板组,每个第一互通线路板组包括底层线路板以及与该底层线路板层叠的至少一个待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个第一互通线路板组的成型过程中,将该第一互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第一互通线路板组下相邻待叠合线路板进行粘连,得到待处理线路板组;
在所述待处理线路板组的一侧板面上进行打孔处理,形成至少一个贯穿所述待处理线路板组的第二通孔;
针对每个第二通孔,采用粘度匹配的银浆对该第二通孔进行灌孔处理,形成该第一互通线路板组下与该第二通孔对应的第一盲孔,其中所述第一盲孔用于将该第一互通线路板组所包括的各待叠合线路板相互连通。
4.根据权利要求1所述的方法,其特征在于,若所述多层线路板体包括至少一个与底层线路板相互独立的第二互通线路板组,每个第二互通线路板组包括顶层线路板以及与该顶层线路板层叠的至少一个待叠合线路板,则所述方法还包括:
在所述多层线路板体所包括的每个第二互通线路板组的成型过程中,针对该第二互通线路板组所包括的每个待叠合线路板分别进行打孔处理,以在该第二互通线路板组所包括的每个待叠合线路板的相同位置处形成第三通孔;
将该第二互通线路板组所包括的各待叠合线路板相互层叠,并采用粘接介质对该第二互通线路板组下相邻待叠合线路板进行粘连,使该第二互通线路板组所包括的各待叠合线路板上的第三通孔的投影位置重叠;
采用粘度匹配的银浆对该第二互通线路板组下投影位置重叠的多个第三通孔进行灌孔处理,形成与所述多个第三通孔对应的第二盲孔,其中所述第二盲孔用于将该第二互通线路板组所包括的各待叠合线路板相互连通。
5.一种线路板结构,其特征在于,所述结构包括多层线路板体,其中所述多层线路板体由多个待叠合线路板相互层叠并粘连形成;
所述多层线路板体的板面上开设有至少一个贯穿所述多层线路板体的贯通孔,其中每个贯通孔内填充有与该贯通孔的厚径比呈粘度匹配的银浆以形成对应的导通孔,其中所述厚径比为对应通孔同时贯穿的多层待叠合线路板的板体总厚度与该通孔的孔径之间的比值;
其中,针对厚径比数值大于15的通孔,对应匹配的银浆粘度小于2.5P;
针对厚径比数值大于8且不超过15的通孔,对应匹配的银浆粘度处于2.5P~3.5P之间;
针对厚径比数值小于或等于8的通孔,对应匹配的银浆粘度处于3.5P~5.5P。
6.根据权利要求5所述的结构,其特征在于,所述多层线路板体包括顶层线路板、底层线路板,以及位于顶层线路板及底层线路板之间的至少一个互联线路板组,其中每个互联线路板组包括至少两个连续层叠的待叠合线路板;
每个互联线路板组包括的多个待叠合线路板各自开设有投影位置重叠的第一通孔,其中该互联线路板组所对应的多个第一通孔内填充有粘度匹配的银浆以形成该互联线路板组的埋孔。
7.根据权利要求5所述的结构,其特征在于,所述多层线路板体包括至少一个与顶层线路板相互独立的第一互通线路板组,其中每个第一互通线路板组包括底层线路板以及与该底层线路板层叠的至少一个待叠合线路板;
每个第一互通线路板组的板面上开设有至少一个贯穿该第一互通线路板组的第二通孔,其中每个第二通孔内填充有粘度匹配的银浆以形成该第一互通线路板组的第一盲孔。
8.根据权利要求5所述的结构,其特征在于,所述多层线路板体包括至少一个与底层线路板相互独立的第二互通线路板组,每个第二互通线路板组包括顶层线路板以及与该顶层线路板层叠的至少一个待叠合线路板;
每个第二互通线路板组包括的多个待叠合线路板各自开设有投影位置重叠的第三通孔,其中该第二互通线路板组所对应的多个第三通孔内填充有粘度匹配的银浆以形成该第二互通线路板组的第二盲孔。
CN202110476577.XA 2021-04-29 2021-04-29 线路板结构及其制程方法 Active CN113163628B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110476577.XA CN113163628B (zh) 2021-04-29 2021-04-29 线路板结构及其制程方法
EP22794243.0A EP4319513A4 (en) 2021-04-29 2022-01-29 PRINTED CIRCUIT BOARD STRUCTURE AND MANUFACTURING METHODS THEREFOR
KR1020237041333A KR20230169431A (ko) 2021-04-29 2022-01-29 회로 보드 구조 및 그 제조 방법
PCT/CN2022/074990 WO2022227762A1 (zh) 2021-04-29 2022-01-29 线路板结构及其制程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110476577.XA CN113163628B (zh) 2021-04-29 2021-04-29 线路板结构及其制程方法

Publications (2)

Publication Number Publication Date
CN113163628A CN113163628A (zh) 2021-07-23
CN113163628B true CN113163628B (zh) 2022-11-15

Family

ID=76872484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110476577.XA Active CN113163628B (zh) 2021-04-29 2021-04-29 线路板结构及其制程方法

Country Status (4)

Country Link
EP (1) EP4319513A4 (zh)
KR (1) KR20230169431A (zh)
CN (1) CN113163628B (zh)
WO (1) WO2022227762A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159793A (ja) * 1984-12-31 1986-07-19 株式会社 アサヒ化学研究所 基板に導電回路を形成する方法
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2004063831A (ja) * 2002-07-30 2004-02-26 O K Print:Kk 配線基板
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
CN101990369B (zh) * 2010-08-03 2012-08-29 广东达进电子科技有限公司 一种陶瓷基挠性电路板的制造方法
JP4973796B1 (ja) * 2011-04-27 2012-07-11 パナソニック株式会社 配線基板の製造方法
CN202206645U (zh) * 2011-07-16 2012-04-25 中山市达进电子有限公司 一种多层电路板
CN102858087A (zh) * 2012-08-27 2013-01-02 吴祖 盲孔导通双面线路板及加工方法
CN109769349B (zh) * 2019-03-18 2021-08-13 昆山福烨电子有限公司 一种双面陶瓷厚膜电路的生产工艺
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
积层法多层印制板——第四讲:积层印制板的芯板制造;林金堵;《印制电路信息》;19981115;全文 *
高频高速高多层印制板制作技术研究;寻端平等;《印制电路信息》;20170110;全文 *

Also Published As

Publication number Publication date
CN113163628A (zh) 2021-07-23
KR20230169431A (ko) 2023-12-15
WO2022227762A1 (zh) 2022-11-03
EP4319513A4 (en) 2024-06-19
EP4319513A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
US8052881B2 (en) Method of manufacturing multilayer printed circuit board having buried holes
CN103379750B (zh) 多层电路板及其制作方法
US8453322B2 (en) Manufacturing methods of multilayer printed circuit board having stacked via
CN113163628B (zh) 线路板结构及其制程方法
JP6036837B2 (ja) 多層配線板、及び、多層配線板の製造方法
CN103582320A (zh) 多层线路板及其制作方法
CN103582322B (zh) 多层线路板及其制作方法
KR101694575B1 (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
JP2009001008A (ja) セラミックス積層体の製造方法
JP2016131246A5 (zh)
KR100736156B1 (ko) 다층연성회로기판의 제조방법
JP2006313932A (ja) 多層回路基板とその製造方法
CN110519915B (zh) 一种盲埋孔印制电路板及其制作方法
TWI618462B (zh) 以介電質直接貼件之內埋電子元件電路板製造方法
KR20190124616A (ko) 인쇄회로기판 제조방법
CN111542178B (zh) 一种多层电路板的制作工艺和多层电路板
CN102083282A (zh) 电路板制作方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
CN112839451A (zh) 软硬结合板的制作方法及软硬结合板
JP2008258358A (ja) リジッドフレキ基板とその製造方法
JP2007129017A (ja) 多層配線基板用基材、多層配線基板及びその製造方法
CN213880413U (zh) 一种多层电路板
JP2013055123A (ja) 部品内蔵基板およびその製造方法
JP2006179679A (ja) フレキシブルプリント配線板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant