JPS61159793A - 基板に導電回路を形成する方法 - Google Patents

基板に導電回路を形成する方法

Info

Publication number
JPS61159793A
JPS61159793A JP59278116A JP27811684A JPS61159793A JP S61159793 A JPS61159793 A JP S61159793A JP 59278116 A JP59278116 A JP 59278116A JP 27811684 A JP27811684 A JP 27811684A JP S61159793 A JPS61159793 A JP S61159793A
Authority
JP
Japan
Prior art keywords
conductive
conductive circuit
conductive paste
copper
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59278116A
Other languages
English (en)
Other versions
JPH0240230B2 (ja
Inventor
山大 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Laboratory Co Ltd
Original Assignee
Asahi Chemical Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Laboratory Co Ltd filed Critical Asahi Chemical Laboratory Co Ltd
Priority to JP59278116A priority Critical patent/JPS61159793A/ja
Priority to US06/806,450 priority patent/US4683653A/en
Priority to KR1019850009370A priority patent/KR900000509B1/ko
Priority to GB8531439A priority patent/GB2169848B/en
Priority to DE19853545989 priority patent/DE3545989A1/de
Priority to NL8503556A priority patent/NL8503556A/nl
Priority to FR8519339A priority patent/FR2575627B1/fr
Publication of JPS61159793A publication Critical patent/JPS61159793A/ja
Publication of JPH0240230B2 publication Critical patent/JPH0240230B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、基板に導電回路を形成する方法に係り、特に
基板の両面に導電回路が形成され、複数の基板が積層さ
れた内層回路入り多層プリント配線板を簡易な工程によ
り短時間にかつ安価に製造することができる基板に導電
回路を形成する方法に関する。
従来技術 従来、基板の片面又は両面に導電回路が形成されて積層
された内層回路入り多層プリント配線板を製造するには
、絶縁基板の片面又は両面に電解銅箔を加圧接着し、最
初に回路部分を耐酸インクで保護して塩化第２鉄でエツ
チングして回路以外の銅箔を溶解させ、後に耐酸インク
を除去して回路部分を露出させて、片面又は両面に導電
回路が形成された基板を作成し、これを複数枚積層して
接着し、各層の導電回路の導通を図るために穴あけ加工
を施し、次いで該大の内面に導通処理を施すことにより
製造していたものである。
しかしこのエツチング法にとると、初めに基板全面に銅
箔を接着しなければならないため、銅箔の使用量が極め
て多く、また回路部分への耐酸インクの塗布、不要部分
の溶解及び耐酸インクの除去といった多くの工数を必要
とする欠点があった。
またこのようにエツチング法により形成された導電回路
を積層する場合には、１枚ごとの基板の導電回路の精度
を非常に高くしないと、多層プリント配線板状態での精
度が良好にならないので、該従来方法によると、４層以
上の多層プリント配線板は製造が困難であるとい欠点が
あった。
以上は、通常低温で処理するポリマ基板についての場合
であるが、これにおいても製造工程が極めて複雑で、製
作時間が長くかかり、コストが極めて高くつくという欠
点があった。
次に高温処理を行うアルミナ基板をベースとする内層回
路入り多層プリント配線板の製造法も公知であるが、こ
の方法によると、基板が処理工程において例えば１６０
０℃位の温度に加熱されるため、焼物でなければ使用す
ることができず、また積層された基板に導通用の穴あけ
加工を施すことが極めて困難であるため、各層の導電回
路を導通させるための電極は、基板のコーナに配置しな
ければならない制約がある等の欠点があった。
目　　的 本発明は、上記した従来技術の欠点を除くためになされ
たものであって、その目的とするところは、基板の片面
または両面に形成する導電回路に従来の銅箔及びそのた
めのエツチング法を用いず、もっばら導電材料に導電ペ
ーストを用い、これをプリプレグの基板に印刷塗布して
導電回路を形成し、これを仮乾燥させて硬化させたもの
を複数枚重ねて加圧することによって、民生用電子機器
等に好適な内層回路入り多層プリント配線板を簡易な工
程により、かなりの高精度で、短時間に、しかも低コス
トで製造できるようにすることである。また他の目的は
、導電ペーストに、特に本願発明者の発明に係る導電性
の極めて良好な銅導電ペーストを用いることによって、
仮乾燥や乾燥工程で１５０℃位に加熱されてもアントラ
セン又はその誘導体からなる特殊添加剤の作用により銅
粉末が酸化せず、完成品の導電性が良好で、しかも銀導
電ペースト等貴金属を使用したものに比べてはるかに安
価に製造できるようにすることである。
また他の目的は、上記銅導電ペーストで形成された導電
回路に電解又は無電解めっきを施すことによって、安価
な銅導電ペーストを用いながら銅箔を用いたと全く同様
な導電性を得ることができるようにすることである。更
に他の目的は、民生用電子機器等に用いる内層回路入り
多層プリント配線板であれば、従来不可能とされていた
４層以上のものでも十分に製造できるようにすることで
ある。
構成 要するに本発明（特定発明）方法は、プリプレグの絶縁
板の片面又は両面に導電ペーストを塗布して導電回路を
形成し、これを仮乾燥し、次に該絶縁板を複数枚重ねて
加圧し、しかる後に該絶縁板の板厚方向に各絶縁板の前
記導電回路を相互に導通させるための穴あけ加工を施し
、該大の内面に電気導体による導通処理を施すことを特
徴とするものである。また本発明（第２発明）方法は、
プリプレグの絶縁板の片面又は両面に導電ペーストを塗
布して導電回路を形成し、該導電回路のうち特に良好な
導電性が必要な部分に導電性の良好な材料によりめっき
を施し、これを仮乾燥し、次に該絶縁板を複数枚重ねて
加圧し、しかる後に該絶縁板の板厚方向に各絶縁板の前
記導電回路を相互に導通させるための穴あけ加工を施し
、該穴の内面に電気導体による導通処理を施すことを特
徴とするものである。
以下本発明を図面に示す実施例に基いて説明する。まず
第１図から第５図により特定発明の方法について説明す
る。基板となる絶縁板１は、例えばエポキシ樹脂からな
るプリプレグの絶縁板であって、第１図に示すように、
該絶縁板の片面または両面に導電ペースト２を印刷方式
によって塗布する。そして導電回路３が該絶縁板ｌの表
面に形成される。プリプレグの絶縁板ｌは、合成樹脂に
強化材を混合したものであって、常温においては柔軟な
ものである。導電ペースト２としては、例えば銀導電ペ
ースト、カーボン導電ペースト又は銅導電ペースト等が
用いられるものであるが、導電性が良好で価格の安価な
ものとしては、本発明の発明者の発明（特願昭５５−６
６０９）に係る銅導電ペーストが最適である。この銅導
電ペーストは、銅粉末７０乃至８５重量％と、フェノー
ル系樹脂、エポキシ系樹脂、ポリエステル系樹脂及びキ
シレン系樹脂からなる群より選ばれた少なくとも１種の
樹脂１５乃至３０重量％とを有効成分とするものにアン
トラセン及びその誘導体からなる群より選ばれた少なく
とも１種のものを特殊添加剤として０．２乃至５重量％
、好ましくは０．２３乃至１．６重量％添加したもので
ある。なお添加剤としては、アントラセン及びアントラ
センカルボン酸が特に優れており、次いでアントラジン
も優れている。
これに次いでアントラニル酸も有効である０例えば第４
図及び第５図に示すような４層からなる内層回路入り多
層プリント配線板４を製造する場合には、第１図に示す
ように、４枚のプリプレグの絶縁板１を用い、その１枚
目及び２枚目には上面にのみ導電ペースト２を印刷塗布
し、３枚目には上面及び下面に導電ペースト２を印刷塗
布し、更に４枚目にはその下面にのみ導電ペースト２を
印刷塗布する。なお、導電ペースト２の塗布厚さは１０
μ位が適当である。このようにして導電回路３が夫々形
成された絶縁板１を夫々約８０℃の温度で約３０分仮乾
燥し、プリプレグからなる絶縁板をある程度硬化させ、
導電ペースト２も同様に硬化させる。この場合において
、導電ペースト２に銀ペーストやカーボンペーストを用
いた場合には、加熱による導電材料の酸化という問題は
生じないが、銅導電ペーストにおいては、通常のもので
あればこれに含まれた銅粉末が酸化して乾燥後の導電性
は著しく低下するものであるが、本発明において主とし
て用いる銅導電ペーストにおいては、銅粉末の酸化を防
止するための特殊添加剤としてアントラセン又はその誘
導体が有効に作用して、この加熱による銅粉末の酸化を
防止する。従って銅導電ペーストであっても仮乾燥後の
導電性は非常に良好であり、これにより形成された導電
回路３の電気抵抗はエツチング法により形成された銅箔
による導電回路と実用上同一の程度に製作することがで
きる。
次に、このようにして形成された複数枚の導電回路３を
有する絶縁板１を、第２図に示すように積層して上下か
ら矢印Ａ、Ｂの如く上下方向からプレスにより加圧しな
がら約１７０℃の温度で３０分乃至６０分本乾燥する。
これによってプリプレグからなる絶縁板１及び導電回路
３はより硬化し、かつ各絶縁板１は互いに密着する。
次いで第３図に示すように、絶縁板ｌの板厚方向に各絶
縁板１の導電回路３を相互に導通させるための穴あけ加
工を施す。これによって穴５は各絶縁板ｌを貫通して最
上面４ａから最下面４ｂまで貫通する。そしてレジスト
Ｒによって穴５及びその開口周縁部を残してマスキング
する。
次に第４図に示すように、穴５の内面及び開口周縁部に
電気導体６による導通処理を施す。この導通処理として
は、例えば無電解めっきを施すこともでき、また銀導電
ペースト及び銅導電ペースト等導電性の良好な材料を充
填することもできる。
そしてこの導通処理が完了したら第４図に示すようにレ
ジストＲを除去する。
このようにして第４図に示すような内層回路入り多層プ
リント配線板４が完成するが、これだけでは保存性が悪
いので、最後に第５図に示すように該プリント配線板４
の全面にフラックスＦを塗布して製造工程が完了する。
このフラックスＦには、例えば松やに系及びイミダゾー
ル系フラックスが用いられる。
以上のようにプリプレグからなる絶縁板１に導電ペース
ト２を印刷塗布して導電回路３を形成し、これらを積層
して内層回路入り多層プリント配線板４を製造すること
ができるものであるが、この場合には従来の銅箔エラ」
フグ法におけるような複雑な製造工程が不要であり、な
おかつ製造に要する工数も非常に少ないものとなる。な
お層の数が多くなると各絶縁板の導電回路３の相互の位
置関係の精度が低下するが、本発明に係る製造方法は民
生用電子機器等の差程精度を要求しないプリント配線板
であれば十分に対応することができる。
次に、第６図から第１３図により第２発明の方法につい
て説明する。図示のものは第１図から第５図について説
明した特定発明の発明と同様に、４層からなる内層回路
入りプリント配線板１４を製造する場合を一例として示
したものであって、まず第６図から第９図によりプリプ
レグの絶縁板１１に導電回路１３を形成する工程につい
て説明すると、図示のものは多層プリント配線板１４の
最上部の絶縁板１１についての工程を示すものであって
、まず第６図に示すように、プリプレグの絶縁板１１の
上面に約１０μの厚さとなるように導電ペースト１２を
印刷方式によって塗布し、該導電ペースト１２による基
本的な導電回路１３を形成する。そしてこれを約８０℃
の温度で約３０分仮乾燥し、絶縁板１１及び導電ペース
ト１２をある程度硬化させる。次に第７図に示すように
導電回路１３の部分を残してレジスｌ−Ｒを塗布して該
導電回路以外の部分をマスキングする０次いで第８図に
示すように、マスキングされた絶縁板１１に電解または
無電解銅めっきを施す。するとレジストＲが存在しない
導電回路１３の表面には同図に示すように、析出した銅
によって厚さ約５μの銅めっきの層Ｃが形成される。こ
の場合導電ペースト１２には、上記した特定発明で用い
たと同一の銅導電ペーストが用いられるため、その表面
に完全な銅のめっき層１５が析出形成されるものであっ
て、銀導電ペーストやカーボンペーストを用いて導電回
路１３を形成した場合には、このめっき処理は場合によ
って不要である。この場合において、銅導電ペーストに
よる導電回路１３の厚さは約１０μであり、メッキ層１
５の厚さが約５μである。従って完成した導電回路１３
の厚さは約１５μとなる。このようにめっきが終了する
と、第９図に示すように、レジストＲを除去する。
これによって１枚の導電回路１３が形成された絶縁板１
１が完成する。
なお、以上はキャタリスト処理を施した場合における工
程であって、キャタリスト処理を行わなければ、銅導電
ペーストのみに選択的にめっきが施されるので、レジス
トＲによるマスキング工程は不要である。
そして２枚目の絶縁板１１は、これと同様に製作され、
３枚目の絶縁板１１は、両面にこのような導電回路１３
が形成され、４枚目の絶縁板１１は、その下面にのみこ
のような導電回路１３が形成される。このようにして例
えば４枚の絶縁板１１が完成すると、第１０図に示すよ
うに、これらを積層して上下方向から矢印Ｂ、Ｄで示す
如くプレスにより加圧しながら温度約１７０℃で３０分
乃至６０分本乾燥する。これによってプリプレグの絶縁
板１１及び導電回路１３は、各絶縁板１１及びその導電
回路１３が互いに密着し、完全に硬化する。
次に第１１図に示すように絶縁板１１の板厚方向に各絶
縁板１１の導電回路１３を相互に導通させるための穴あ
け加工を施し、穴１５を形成する。
そしてレジストＲによって穴１５及びその開口周縁部を
残してマスキングする。
続いて第１２図に示すように該穴１５の内面及び開口周
縁部に電気導体１６による導通処理を施す。この導通処
理は穴１５の内面に銅めっきを施す方法、該穴に銀導電
ペースト又は銅導電ペーストを充填する等の方法によっ
て行うことができ、該導通処理完了後レジス）Ｒを除去
する。この導通処理によって各絶縁板１１に形成された
導電回路１３は相互に導通状態となり、内層回路入り多
層プリント配線板１４が完成する。そして最後にこれを
保護するために、第１３図に示すように、例えば松やに
系またはイミダゾール系のフラツクスＦを塗布する。
以上のように、第２発明に係る方法においては絶縁板１
１に銅導電ペーストを印刷塗布してこれに重ねて銅めっ
きを施して導電回路１３を形成した絶縁板１１を複数枚
重ねて多層プリント配線板１４を製造するようにしたの
で、従来のエツチング法による銅箔回路と全く同様の高
い導電性を備えた導電回路１３を得ることができ、非常
に高品質の多層プリント配線板１４を簡易な工程によっ
て短時間にかつ安価に製造することができる。
効果 本発明は、上記のように構成されるものであるから、基
板の片面または両面に形成する導電回路に従来の銅箔及
びそのためのエツチング法を用いず、もっばら導電材料
に導電ペーストを用い、これをプリプレグの絶縁板に印
刷塗布して導電回路を形成し、これを仮乾燥させて硬化
させたものを複数枚重ねて加圧するようにしたので、民
生用電子機器等に好適な内層回路入り多層プリント配線
板を簡易な工程により、かなりの高精度で、短時間にし
かも低コストで製造できるという画期的な効果が得られ
る。また導電ペーストに、特に本願発明者の発明に係る
導電性の極めて良好な銅導電ペーストを用いたので、仮
乾燥や乾燥工程で１５０℃位に加熱されてもアントラセ
ンまたはその誘導体からなる特殊添加側の作用により銅
粉末が酸化せず、完成品の導電性が良好で、しかも銀導
電ペースト等貴金属を使用したものにくらべてはるかに
安価に製造できるという効果がある。
また上記銅導電ペーストで形成された導電回路に電解ま
たは無電解めっきを施すようにしたので、安価な銅導電
ペーストを用いながら銅箔を用いたと全く同様な導電性
を得ることができる効果がある。更には民生用電子機器
等に用いる内層回路入り多層プリント配線板であれば、
従来不可能とされていた４層以上のものでも十分に製造
できるという効果が得られる。
【図面の簡単な説明】
第１図から第５図は特定発明の実施例に係り、第１図は
絶縁板に導電ペーストを塗布した状態を示す各絶縁板の
縦断面図、第２図は第１図に示す絶縁板を重ねてこれを
上下から加圧している状態を示す縦断面図、第３図は第
２図の工程が終了したプリント配線板に導通用の穴あけ
加工を行った状態を示す縦断面図、第４図は第３図の工
程が終了したプリント配線板の穴に導電処理を施した状
態を示す縦断面図、第５図は第４図の工程が終了したプ
リント配線板の全面にフラツクスを塗布して完成した内
層回路入り多層プリント配線板の縦断面図、第６図から
第１３図は第２発明の実施例に係り、第６図は絶縁板に
導電ペーストを塗布した状態を示す縦断面図、第７図は
レジストを塗布してマスキングをした状態を示す絶縁板
の縦断面図、第８図は第７図に示す絶縁板の導電回路に
銅めっきを施した状態を示す縦断面図、第９図はレジス
トを除去して完成した絶縁基板の縦断面図、第１θ図は
導電回路が完成した各絶縁板を重ねて上下から加圧して
いる状態を示す縦断面図、第１１図は第１０図の工程が
終了したプリント配線板に導通用の穴あけを行った状態
を示す縦断面図、第１２図は第１１図の工程が終了した
プリント配線板の穴に導通処理を施した状態を示す縦断
面図、第１３図は第１２図の工程が終了したプリント配
線板の全面にフラックスを塗布して完成した内層回路入
り多層プリント配線板の縦断面図である。 １．１１は基板となる絶縁板、２，１２は導電ペースト
、３．１３は導電回路、５，１５は穴、６．１６は電気
導体、Ｃは銅めっきの層である。 第６図 第７図 第８図 第９図 第１０図 第１１図 第１２図 第１３図

Claims (1)

  1. 【特許請求の範囲】 １　プリプレグの絶縁板の片面又は両面に導電ペースト
    を塗布して導電回路を形成し、これを仮乾燥し、次に該
    絶縁板を複数枚重ねて加圧し、しかる後に該絶縁板の板
    厚方向に各絶縁板の前記導電回路を相互に導通させるた
    めの穴あけ加工を施し、該穴の内面に電気導体による導
    通処理を施すことを特徴とする基板に導電回路を形成す
    る方法。 ２　前記プリプレグの絶縁板は、エポキシ樹脂で構成さ
    れたものであることを特徴とする特許請求の範囲第１項
    に記載の基板に導電回路を形成する方法。 ３　前記導電ペーストは、銅導電ペーストであることを
    特徴とする特許請求の範囲第１項に記載の基板に導電回
    路を形成する方法。 ４　前記銅導電ペーストは銅粉末７０乃至８５重量％と
    、フェノール系樹脂、エポキシ系樹脂、ポリエステル系
    樹脂及びキシレン系樹脂からなる群より選ばれた少なく
    とも１種の樹脂１５乃至３０重量％とを有効成分とする
    ものにアントラセン及びその誘導体からなる群より選ば
    れた少なくとも１種のものを特殊添加剤として添加した
    ものであることを特徴とする特許請求の範囲第３項に記
    載の基板に導電回路を形成する方法。 ５　プリプレグの絶縁板の片面又は両面に導電ペースト
    を塗布して導電回路を形成し、該導電回路に導電性の良
    好な材料によりめっきを施し、これを仮乾燥し、次に該
    絶縁板を複数枚重ねて加圧し、しかる後に該絶縁板の板
    厚方向に各絶縁板の前記導電回路を相互に導通させるた
    めの穴あけ加工を施し、該穴の内面に電気導体による導
    通処理を施すことを特徴とする基板に導電回路を形成す
    る方法。 ６　前記めっきは、無電解銅めっきであることを特徴と
    する特許請求の範囲第５項に記載の基板に導電回路を形
    成する方法。 ７　前記導電ペーストは、銅導電ペーストであることを
    特徴とする特許請求の範囲第５項に記載の基板に導電回
    路を形成する方法。 ８　前記銅導電ペーストは、銅粉末７０乃至８５重量％
    と、フェノール系樹脂、エポキシ系樹脂、ポリエステル
    系樹脂及びキシレン系樹脂からなる群より選ばれた少な
    くとも１種の樹脂１５乃至３０重量％とを有効成分とす
    るものにアントラセン及びその誘導体からなる群より選
    ばれた少なくとも１種のものを特殊添加剤として添加し
    たものであることを特徴とする特許請求の範囲第７項に
    記載の基板に導電回路を形成する方法。 ９　前記めっきは、前記絶縁板にレジストによるマスキ
    ングを施して行い、めっき終了後に該レジストを剥離さ
    せることを特徴とする特許請求の範囲第５項に記載の基
    板に導電回路を形成する方法。
JP59278116A 1984-12-31 1984-12-31 基板に導電回路を形成する方法 Granted JPS61159793A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法
US06/806,450 US4683653A (en) 1984-12-31 1985-12-09 Method for producing a multilayer printed-circuit board
KR1019850009370A KR900000509B1 (ko) 1984-12-31 1985-12-13 기판에 도전회로를 형성하는 방법
GB8531439A GB2169848B (en) 1984-12-31 1985-12-20 A multilayer printed-circuit board
DE19853545989 DE3545989A1 (de) 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte
NL8503556A NL8503556A (nl) 1984-12-31 1985-12-23 Werkwijze voor het vervaardigen van een uit verscheidene lagen bestaande gedrukte schakelingskaart.
FR8519339A FR2575627B1 (fr) 1984-12-31 1985-12-27 Procede de fabrication d'une carte multicouche de circuits imprimes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
JPS61159793A true JPS61159793A (ja) 1986-07-19
JPH0240230B2 JPH0240230B2 (ja) 1990-09-10

Family

ID=17592839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278116A Granted JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Country Status (7)

Country Link
US (1) US4683653A (ja)
JP (1) JPS61159793A (ja)
KR (1) KR900000509B1 (ja)
DE (1) DE3545989A1 (ja)
FR (1) FR2575627B1 (ja)
GB (1) GB2169848B (ja)
NL (1) NL8503556A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781600A (en) * 1986-06-25 1988-11-01 Yazaki Corporation Junction box and a process of assembling the same
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
US4991060A (en) * 1989-11-24 1991-02-05 Nippon Cmk Corporation Printed circuit board having conductors interconnected by foamed electroconductive paste
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5853622A (en) * 1990-02-09 1998-12-29 Ormet Corporation Transient liquid phase sintering conductive adhesives
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2055148C (en) * 1991-10-25 2002-06-18 Alain Langevin Method of forming an electrically conductive contact on a substrate
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
CN1282202C (zh) * 1997-04-08 2006-10-25 松下电器产业株式会社 导电糊膏及其生产方法以及用其制成的印刷线路板
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
DE102005050314A1 (de) * 2005-10-20 2007-04-26 Tyco Electronics Amp Gmbh Verbindungsvorrichtung zur Verbindung eines elektrischen Leiters mit einer Anschlussleitung mit einem Diodenbauelement
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976073A (ja) * 1972-11-27 1974-07-23
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2600343A (en) * 1948-10-07 1952-06-10 Kenyon Instr Company Inc Method of making conductive patterns
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
US3075866A (en) * 1958-06-19 1963-01-29 Xerox Corp Method of making printed circuits
FR1552207A (ja) * 1967-11-22 1969-01-03
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
US3951713A (en) * 1973-12-19 1976-04-20 Fortin Laminating Corporation Method and apparatus for insulating electrically conductive elements
JPS50151971A (ja) * 1974-05-31 1975-12-06
JPS5193394A (ja) * 1975-02-13 1976-08-16 Dodenyososeibutsu
DE2728465C2 (de) * 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4457861A (en) * 1979-12-13 1984-07-03 Additive Technology Corporation Method, materials and apparatus for manufacturing printed circuits
JPS56103260A (en) * 1980-01-22 1981-08-18 Asahi Kagaku Kenkyusho:Kk Conductive paint containing copper powder
DE3032931C2 (de) * 1980-09-02 1982-07-29 Robert Bürkle GmbH & Co, 7290 Freudenstadt Verfahren und Anordnung zur Herstellung von Mehrschicht-Leiterplatten
US4327126A (en) * 1980-11-10 1982-04-27 Ralph Ogden Method of making printed circuit boards
US4406826A (en) * 1981-03-05 1983-09-27 W. R. Grace & Co. Heat curable conductive ink
DE3130159A1 (de) * 1981-07-30 1983-02-17 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt "verfahren zur herstellung von leiterplatten"
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976073A (ja) * 1972-11-27 1974-07-23
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element

Also Published As

Publication number Publication date
US4683653A (en) 1987-08-04
DE3545989C2 (ja) 1989-11-09
JPH0240230B2 (ja) 1990-09-10
GB2169848B (en) 1989-05-04
FR2575627A1 (fr) 1986-07-04
GB8531439D0 (en) 1986-02-05
NL8503556A (nl) 1986-07-16
FR2575627B1 (fr) 1994-03-18
GB2169848A (en) 1986-07-23
KR900000509B1 (ko) 1990-01-31
KR860005566A (ko) 1986-07-23
DE3545989A1 (de) 1986-07-03

Similar Documents

Publication Publication Date Title
JPS61159793A (ja) 基板に導電回路を形成する方法
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JP2002185099A (ja) プリント回路板及びその製造方法
JPS5998597A (ja) 多層プリント配線板
JPS62193297A (ja) 多層基板とその製造方法
JPS61115376A (ja) プリント基板の製造方法
JPS58121698A (ja) 多層配線基板
JPS5877287A (ja) 印刷配線板の製造方法
JPH09181453A (ja) 多層配線基板及びその製造方法
JPS63272097A (ja) 多層回路基板の製造法
JPS63160397A (ja) 多層基板の製造方法
JPS5916439B2 (ja) 多層印刷配線板の製造方法
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JPS61109285A (ja) コネクタの製造方法
JPS63168090A (ja) 多層プリント配線板の製造方法
JPS5877278A (ja) アデイテイブ用基材
JPH0255956B2 (ja)
JPS5875882A (ja) 印刷配線板の製造方法
JPS60242697A (ja) 多層配線板の製造法
JPH0137877B2 (ja)
JPS5875893A (ja) 金属コア基板の製造方法
JPH0552077B2 (ja)
JPS59119790A (ja) 多層印刷配線板およびその製造方法
JPS61235150A (ja) 電気回路配線用基板の製造方法
JPH0451079B2 (ja)