JPH0240230B2 - - Google Patents

Info

Publication number
JPH0240230B2
JPH0240230B2 JP59278116A JP27811684A JPH0240230B2 JP H0240230 B2 JPH0240230 B2 JP H0240230B2 JP 59278116 A JP59278116 A JP 59278116A JP 27811684 A JP27811684 A JP 27811684A JP H0240230 B2 JPH0240230 B2 JP H0240230B2
Authority
JP
Japan
Prior art keywords
conductive
insulating plate
copper
conductive paste
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59278116A
Other languages
English (en)
Other versions
JPS61159793A (ja
Inventor
Sandai Iwasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Laboratory Co Ltd
Original Assignee
Asahi Chemical Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Laboratory Co Ltd filed Critical Asahi Chemical Laboratory Co Ltd
Priority to JP59278116A priority Critical patent/JPS61159793A/ja
Priority to US06/806,450 priority patent/US4683653A/en
Priority to KR1019850009370A priority patent/KR900000509B1/ko
Priority to GB8531439A priority patent/GB2169848B/en
Priority to DE19853545989 priority patent/DE3545989A1/de
Priority to NL8503556A priority patent/NL8503556A/nl
Priority to FR8519339A priority patent/FR2575627B1/fr
Publication of JPS61159793A publication Critical patent/JPS61159793A/ja
Publication of JPH0240230B2 publication Critical patent/JPH0240230B2/ja
Granted legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、基板に導電回路を形成する方法に係
り、特に基板の両面に導電回路が形成され、複数
の基板が積層された内層回路入り多層プリント配
線板を簡易な工程により短時間にかつ安価に製造
することができる基板に導電回路を形成する方法
に関する。
従来技術 従来、基板の片面又は両面に導電回路が形成さ
れて積層された内層回路入り多層プリント配線板
を製造するには、絶縁基板の片面又は両面に電解
銅箔を加圧接着し、最初に回路部分を耐酸インク
で保護して塩化第２鉄でエツチングして回路以外
の銅箔を溶解させ、後に耐酸インクを除去して回
路部分を露出させて、片面又は両面に導電回路が
形成された基板を作成し、これを複数枚積層して
接着し、各層の導電回路の導通を図るために穴あ
け加工を施し、次いで該穴の内面に導通処理を施
すことにより製造していたものである。
しかしこのエツチング法にとると、初めに基板
全面に銅箔を接着しなければならないため、銅箔
の使用量が極て多く、また回路部分への耐酸イン
クの塗布、不要部分の溶解及び耐酸インクの除去
といつた多くの工数を必要とする欠点があつた。
またこのようにエツチング法により形成された導
電回路を積層する場合には、１枚ごとの基板の導
電回路の精度を非常に高くしないと、多層プリン
ト配線板状態での精度が良好にならないので、該
従来方法によると、４層以上の多層プリント配線
板は製造が困難であるとい欠点があつた。
以上は、通常低温で処理するポリマ基板につい
ての場合であるが、これにおいても製造工程が極
めて複雑で、製作時間が長くかかり、コストが極
めて高くつくという欠点があつた。
次に高温処理を行うアルミナ基板をベースとす
る内層回路入り多層プリント配線板の製造法も公
知であるが、この方法によると、基板が処理工程
において例えば1600℃位の温度に加熱されるた
め、焼物でなければ使用することができず、また
積層された基板に導通用の穴あけ加工を施すこと
が極めて困難であるため、各層の導電回路を導通
させるための電極は、基板のコーナに配置しなけ
ればならない制約がある等の欠点があつた。
また特開昭52−131160には、金、チタン等の貴
金属ペーストと、選択的メツキを使用する多層回
路基板が開示されているが、該従来例は、上記貴
金属を使用するため、多層回路基板を安価に製造
することを目的としているにも拘らず、基板のコ
ストは相当高価となる欠点があつた。また該従来
例は、常温で軟質のプリプレグを使用する技術及
びスルホールを形成して導電を図る技術を何ら開
示しておらず、本願発明とはその構成が全く異な
るものである。また特開昭49−76073には、多層
ハイブリツドIC基板におけるスルホールの形成
法を対象とした配線基体の製造方法が開示されて
いるが、該従来例は、金属粉末の導体ペーストと
スルホールに対する導通についての技術は開示し
ているが、めつき法とプリプレグの基板を圧縮し
て接着するという技術は何ら開示しておらず、本
願発明とはその構成が全く異なるものである。ま
た特開昭54−49566には、スルホールメツキ層と
内層基板の銅箔パターンとの接続部において、接
続部の銅箔パターン部分を厚くしたことを特徴と
するスルホール多層印刷配線板が開示されている
が、該従来例は、接続部の銅箔パターン部分を厚
くするために、一旦全体を厚く形成したものを、
わざわざエツチング法を用いて該接続部分を除い
て薄削るという方法を用いているため、甚だ不経
済であるという欠点があつた。また該従来例は、
スルホール、めつき及び接着剤を介しての多層化
は開示しているものの、プリプレグには全く言及
しておらず、また銅ペーストについても何ら開示
も示唆もしていないのであつて、本願発明とはそ
の目的、構成及び作用効果が全く異なる別異の発
明である。
目 的 本発明は、上記した従来技術の欠点を除くため
にさなされたものであつて、その目的とするころ
は、基板の片面または両面に形成する導電回路に
従来の銅箔及びそのためのエツチング法を用い
ず、もつぱら導電材料に導電ペーストを用い、こ
れをプリプレグの基板に印刷塗布して導電回路を
形成し、これを仮乾燥させて硬化させたものを複
数枚重ねて加圧することによつて、民生用電子機
器等に好適な内層回路入り多層プリント配線板を
簡易な工程により、かなりの高精度で、短時間
に、しかも低コストで製造できるようにすること
である。また他の目的は、導電ペーストに、特に
本願発明者の発明に係る導電性の極めて銅導電ペ
ーストを用いることによつて、仮乾燥や乾燥工程
で150℃位に加熱されてもアントラセン又はその
誘導体からなる特殊添加剤の作用により銅粉末が
酸化せず、完成品の導電性が良好で、しかも銀導
電ペースト等貴金属を使用したものに比べてはる
かに安価に製造できるようにすることである。
また他の目的は、上記銅導電ペーストで形成さ
れた導電回路に電解又は無電解めつきを施すこと
によつて、安価な銅導電ペーストを用いながら銅
箔を用いたと全く同様な導電性を得ることができ
るようにすることである。更に他の目的は、民生
用電子機器等に用いる内層回路入り多層プリント
配線板であれば、従来不可能とされていた４層以
上のものでも十分に製造できるようにすることで
ある。
構 成 要するに本発明（特定発明）方法は、プリプレ
グの絶縁板の片面又は両面に導電ペーストを塗布
して導電回路を形成し、これを仮乾燥し、次に該
絶縁板を複数枚重ねて加圧し、しかる後に該絶縁
板の板厚方向に各絶縁板の前記導電回路を相互に
導通させるための穴あけ加工を施し、該穴の内面
に電気導体による導通処理を施すことを特徴とす
るものである。また本発明（第２発明）方法は、
プリプレグの絶縁板の片面又は両面に導電ペース
トを塗布して導電回路を形成し、該導電回路のう
ち特に良好な導電性が必要な部分に導電性の良好
な材料によりめつきを施し、これを仮乾燥し、次
に該絶縁板を複数枚重ねて加圧し、しかる後に該
絶縁板の板厚方向に各絶縁板の前記導電回路を相
互に導通させるための穴あけ加圧を施し、該穴の
内面に電気導体による導通処理を施すことを特徴
とするものである。
以下本発明を図面に示す実施例に基いて説明す
る。まず第１図から第５図により特定発明の方法
について説明する。基板となる絶縁板１は、例え
ばエポキシ樹脂からなるプリプレグの絶縁板であ
つて、第１図に示すように、該絶縁板の片面また
は両面に導電ペースト２を印刷方式によつて塗布
する。そして導電回路３が該絶縁板１の表面に形
成される。プリプレグの絶縁板１は、合成樹脂に
強化材を混合したものであつて、常温においては
柔軟なものである。導電ペースト２としては、例
えば銀導電ペースト、カーボン導電ペースト又は
銅導電ペースト等が用いられるものであるが、導
電性が良好で価格の安価なものとしては、本発明
の発明者の発明（特願昭55−6609）に係る銅導電
ペーストが最適である。この銅導電ペーストは、
銅粉末70乃至85重量％と、フエノール系樹脂、エ
ポキシ系樹脂、ポリエステル系樹脂及びキシレン
系樹脂からなる群より選ばれた少なくとも１種の
樹脂15乃至30重量％とを有効成分とするものにア
ントラセン及びその誘導体からなる群より選ばれ
た少なくとも１種のものを特殊添加剤として0.2
乃至５重量％、好ましくは0.23乃至1.6重量％添
加したものである。なお添加剤としては、アント
ラセン及びアントラセンカルボン酸が特に優れて
おり、次いでアントラジンも優れている。これに
次いでアントラニル酸も有効である。例えば第４
図及び第５図に示すような４層からなる内層回路
入り多層プリント配線板４を製造する場合には、
第１図に示すように、４枚のプリプレグの絶縁板
１を用い、その１枚目及び２枚目には上面にのみ
導電ペースト２を印刷塗布し、３枚目には上面及
び下面に導電ペースト２を印刷塗布し、更に４枚
目にはその下面にのみ導電ペースト２を印刷塗布
する。なお、導電ペースト２の塗布厚さは10μm
位が適当である。このようにして導電回路３が
夫々形成された絶縁板１を夫々約80℃の温度で約
30分仮乾燥し、プリプレグからなる絶縁板をある
程度硬化させ、導電ペースト２も同様に硬化させ
る。この場合において、導電ペースト２に銀ペー
ストやカーボンペーストを用いた場合には、加熱
による導電材料の酸化という問題は生じないが、
銅導電ペーストにおいては、通常のものであれば
これに含まれた銅粉末が酸化して乾燥後の導電性
は著しく低下するものであるが、本発明において
主として用いる銅導電ペーストにおいては、銅粉
末の酸化を防止するための特殊添加剤としてアン
トラセン又はその誘導体が有効に作用して、この
加熱による銅粉末の酸化を防止する。従つて銅導
電ペーストであつても仮乾燥後の導電性は非常に
良好であり、これにより形成された導電回路３の
電気抵抗はエツチング法により形成された銅箔に
よる導電回路と実用上同一の程度に製作すること
ができる。
次に、このようにして形成された複数枚の導電
回路３を有する絶縁板１を、第２図に示すように
積層して上下から矢印Ａ，Ｂの如く上下方向から
プレスにより加圧しながら約170℃の温度で30分
乃至０分本乾燥する。これによつてプリプレグか
らなる絶縁板１及び導電回路３はより硬化し、か
つ各絶縁板１は互いに密着する。
次いで第３図に示すように、絶縁板１の板厚方
向に各絶縁板１の導電回路３を相互に導通させる
ための穴あけ加工を施す。これによつて穴５は各
絶縁板１を貫通して最上面４ａから最下面４ｂま
で貫通する。そしてレジストＲによつて穴５及び
その開口周縁部を残してマスキングする。
次に第４図に示すように、穴５の内面及び開口
周縁部に電気導体６による導通処理を施す。この
導通処理としては、例えば無電解めつきを施すこ
ともでき、また銀導電ペースト及び銅導電ペース
ト等導電性の良好な材料を充填することもでき
る。そしてこの導通処理が完了したら第４図に示
すようにレジストＲを除去する。
このようにして第４図に示すような内層回路入
り多層プリント配線板４が完成するが、これだけ
では保存性が悪いので、最後に第５図に示すよう
に該プリント配線板４の全面にフラツクスＦを塗
布して製造工程が完了する。このフラツクスＦに
は、例えば松やに系及びイミダゾール系フラツク
スが用いられる。
以上のようにプリプレグからなる絶縁板１に導
電ペースト２を印刷塗布して導電回路３を形成
し、これらを積層して内層回路入り多層プリント
配線板４を製造することができるものであるが、
この場合には従来の銅箔エツチング法におけるよ
うな複雑な製造工程が不要であり、なおかつ製造
に要する工数も非常に少ないものとなる。なお層
の数が多くなると各絶縁板の導電回路３の相互の
位置関係の精度が低下するが、本発明に係る製造
方法は民生用電子機器等の差程精度を要求ないプ
リント配線板であれば十分に対応することができ
る。
次に、第６図から第１３図により第２発明の方
法について説明する。図示のものは第１図から第
５図について説明した特定発明の発明と同様に、
４層からなる内層回路入り多層プリント配線板１
４を製造する場合を一例として示したものであつ
て、まず第６図から第９図によりプリプレグの絶
縁板１１に導電回路１３を形成する工程について
説明すると、図示のものは多層プリント配線板１
４の最上部の絶縁板１１についての工程を示すも
のであつて、まず第６図に示すように、プリプレ
グの絶縁板１１の上面に約10μmの厚さとなるよ
うに導電ペースト１２を印刷方式によつて塗布
し、該導電ペースト１２による基本的な導電回路
１３を形成する。そしてこれを約80℃の温度で約
30分仮乾燥し、絶縁板１１及び導電ペースト１２
をある程度硬化させる。次に第７図に示すように
導電回路１３の部分を残してレジストＲを塗布し
て該導電回路以外の部分をマスキングする。次い
で第８図に示すように、マスキングされた絶縁板
１１に電解または無電解銅めつきを施す。すると
レジストＲが存在しない導電回路１３の表面には
同図に示すように、析出した銅によつて厚さ約
5μmの銅めつき層Ｃが形成される。この場合導電
ペースト１２には、上記した特定発明で用いたと
同一の銅導電ペーストが用いられるため、その表
面に完全な銅めつき層Ｃが析出形成されるもので
あつて、銀導電ペーストやカーボンペーストを用
いて導電回路１３を形成した場合には、このめつ
き処理は場合によつて不要である。この場合にお
いて、銅導電ペーストによる導電回路１３の厚さ
は約10μmであり、メツキ層Ｃの厚さが約5μmで
ある。従つて完成した導電回路１３の厚さは約
15μmとなる。このようにめつきが終了すると、
第９図に示すように、レジストＲを除去する。こ
れによつて１枚の導電回路１３が形成された絶縁
板１１が完成する。
なお、以上はキヤタリスト処理を施した場合に
おける工程であつて、キヤタリスト処理を行わな
ければ、銅導電ペーストのみに選択的にめつきが
施されるので、レジストＲによるマスキング工程
は不要である。
そして２枚目の絶縁板１１は、これと同様に製
作され、３枚目の絶縁板１１は、両面にこのよう
な導電回路１３が形成され、４枚目の絶縁板１１
は、その下面にのみこのような導電回路１３が形
成される。このようにして例えば４枚の絶縁板１
１が完成すると、第１０図に示すように、これら
を積層して上下方向から矢印Ｂ，Ｄで示す如くプ
レスにより加圧しながら温度約170℃で30分乃至
60分本乾燥する。これによつてプリプレグの絶縁
板１１及び導電回路１３は、各絶縁板１１及び導
電回路１３が互いに密着し、完全に硬化する。
次に第１１図に示すように絶縁板１１の板厚方
向に各絶縁板１１の導電回路１３を相互に導通さ
せるための穴あけ加工を施し、穴１５を形成す
る。そしてレジストＲによつて穴１５及びその開
口周縁部を残してマスキングする。
続いて第１２図に示すように該穴１５の内面及
び開口周縁部に電気導体１６による導通処理を施
す。この導通処理は穴１５の内面に銅めつきを施
す方法、該穴に銀導電ペースト又は銅導電ペース
トを充填する等の方法によつて行うことができ、
該導通処理完了後レジストＲを除去する。この導
通処理によつて各絶縁板１１に形成された導電回
路１３は相互に導通状態となり、内層回路入り多
層プリント配線板１４が完成する。そして最後に
これを保護するために、第１３図に示すように、
例えば松やに系又はイミダゾール系のフラツクス
Ｆを塗布する。
以上のように、第２発明に係る方法においては
絶縁板１１に銅導電ペーストを印刷塗布してこれ
に重ねて銅めつきを施して導電回路１３を形成し
た絶縁板１１を複数枚重ねて多層プリント配線板
１４を製造するようにしたので、従来のエツチン
グ法による銅箔回路と全く同様の高い導電性を備
えた導電回路１３を得ることができ、非常に高品
質の多層プリント配線板１４を簡易な工程によつ
て短時間にかつ安価に製造することができる。
効 果 本発明は、上記のように構成されるものである
から、基板の片面または両面に形成する導電回路
に従来の銅箔及びそのためのエツチング法を用い
ず、もつぱら導電材料に導電ペーストを用い、こ
れをプリプレグの絶縁板に印刷塗布して導電回路
を形成し、これを仮乾燥させて硬化させたものを
複数枚重ねて加圧するようにしたので、民生用電
子機器等に好適な内層回路入り多層プリント配線
板を簡易な工程により、かなりの高精度で、短時
間にしかも低コストで製造できるという画期的な
効果が得られる。また導電ペーストに、特に本願
発明者の発明に係る導電性の極めて良好な銅導電
ペーストを用いたので、仮乾燥や乾燥工程で150
℃位に加熱されてもアントラセンまたはその誘導
体からなる特殊添加剤の作用により銅粉末が酸化
せず、完成品の導電性が良好で、しかも銀導電ペ
ースト等貴金属を使用したものにくらべてはるか
に安価に製造できるという効果がある。
また上記銅導電ペーストに形成された導電回路
に電解または無電解めつきを施すようにしたの
で、安価な銅導電ペーストを用いながら銅箔を用
いたと全く同様な導電性を得ることができる効果
がある。更には民生用電子機器等に用いる内層回
路入り多層プリント配線板であれば、従来不可能
とされていた４層以上のものでも十分に製造でき
るという効果が得られる。
【図面の簡単な説明】
第１図から第５図は特定発明の実施例に係り、
第１図は絶縁板に導電ペーストを塗布した状態を
示す各絶縁板の縦断面図、第２図は第１図に示す
絶縁板を重ねてこれを上下から加圧している状態
を示す縦断面図、第３図は第２図の工程が終了し
たプリント配線板に導通用の穴あけ加工を行つた
状態を示す縦断面図、第４図は第３図の工程が終
了したプリント配線板の穴に導電処理を施した状
態を示す縦断面図、第５図は第４図の工程が終了
したプリント配線板の全面にフラツクスを塗布し
て完成した内層回路入り多層プリント配線板の縦
断面図、第６図から第１３図は第２発明の実施例
に係り、第６図は絶縁板に導電ペーストを塗布し
た状態を示す縦断面図、第７図はレジストを塗布
してマスキングをした状態を示す絶縁板の縦断面
図、第８図は第７図に示す絶縁板の導電回路に銅
めつきを施した状態を示す縦断面図、第９図はレ
ジストを除去して完成した絶縁基板の縦断面図、
第１０図は導電回路が完成した各絶縁板を重ねて
上下から加圧している状態を示す縦断面図、第１
１図は第１０図の工程が終了したプリント配線板
に導通用の穴あけを行つた状態を示す縦断面図、
第１２図は第１１図の工程が終了したプリント配
線板の穴に導通処理を施した状態を示す縦断面
図、第１３図は第１２図の工程が終了したプリン
ト配線板の全面にフラツクスを塗布して完成した
内層回路入り多層プリント配線板の縦断面図であ
る。 １，１１は基板となる絶縁板、２，１２は導電
ペースト、３，１３は導電回路、５，１５は穴、
６，１６は電気導体、Ｃは銅めつきの層である。

Claims (1)

  1. 【特許請求の範囲】 １ プリプレグの絶縁板の片面又は両面に導電ペ
    ーストを塗布して導電回路を形成し、これを仮乾
    燥し、次に該絶縁板を複数枚重ねて加圧し、しか
    る後に該絶縁板の板厚方向に各絶縁板の前記導電
    回路を相互に導通させるための穴あけ加工を施
    し、該穴の内面に電気導体による導通処理を施す
    ことを特徴とする基板に導電回路を形成する方
    法。 ２ 前記プリプレグの絶縁板は、エポキシ樹脂で
    構成されたものであることを特徴とする特許請求
    の範囲第１項に記載の基板に導電回路を形成する
    方法。 ３ 前記導電ペーストは、銅導電ペーストである
    ことを特徴とする特許請求の範囲第１項に記載の
    基板に導電回路を形成する方法。 ４ 前記銅導電ペーストは銅粉末70乃至85重量％
    と、フエノール系樹脂、エポキシ系樹脂、ポリエ
    ステル系樹脂及びキシレン系樹脂からなる群より
    選ばれた少なくとも１種の樹脂15乃至30重量％と
    を有効成分とするものにアントラセン及びその誘
    導体からなる群より選ばれた少なくとも１種のも
    のを特殊添加剤として添加したものであることを
    特徴とする特許請求の範囲第３項に記載の基板に
    導電回路を形成する方法。 ５ プリプレグの絶縁板の片面又は両面に導電ペ
    ーストを塗布して導電回路を形成し、該導電回路
    に導電性の良好な材料によりめつきを施し、これ
    を仮乾燥し、次に該絶縁板を複数枚重ねて加圧
    し、しかる後に該絶縁板の板厚方向に各絶縁板の
    前記導電回路を相互に導通させるための穴あけ加
    工を施し、該穴の内面に電気導体による導通処理
    を施すことを特徴とする基板に導電回路を形成す
    る方法。 ６ 前記めつきは、無電解銅めつきであることを
    特徴とする特許請求の範囲第５項に記載の基板に
    導電回路を形成する方法。 ７ 前記導電ペーストは、銅導電ペーストである
    ことを特徴とする特許請求の範囲第５項に記載の
    基板に導電回路を形成する方法。 ８ 前記銅導電ペーストは、銅粉末70乃至85重量
    ％と、フエノール系樹脂、エポキシ系樹脂、ポリ
    エステル系樹脂及びキシレン系樹脂からなる群よ
    り選ばれた少なくとも１種の樹脂15乃至30重量％
    とを有効成分とするものにアントラセン及びその
    誘導体からなる群より選ばれた少なくとも１種の
    ものを特殊添加剤として添加したものであること
    を特徴とする特許請求の範囲第７項に記載の基板
    に導電回路を形成する方法。 ９ 前記めつきは、前記絶縁板にレジストによる
    マスキングを施して行い、めつき終了後に該レジ
    ストを剥離させることを特徴とする特許請求の範
    囲第５項に記載の基板に導電回路を形成する方
    法。
JP59278116A 1984-12-31 1984-12-31 基板に導電回路を形成する方法 Granted JPS61159793A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法
US06/806,450 US4683653A (en) 1984-12-31 1985-12-09 Method for producing a multilayer printed-circuit board
KR1019850009370A KR900000509B1 (ko) 1984-12-31 1985-12-13 기판에 도전회로를 형성하는 방법
GB8531439A GB2169848B (en) 1984-12-31 1985-12-20 A multilayer printed-circuit board
DE19853545989 DE3545989A1 (de) 1984-12-31 1985-12-23 Verfahren zur herstellung einer mehrschichtigen leiterplatte
NL8503556A NL8503556A (nl) 1984-12-31 1985-12-23 Werkwijze voor het vervaardigen van een uit verscheidene lagen bestaande gedrukte schakelingskaart.
FR8519339A FR2575627B1 (fr) 1984-12-31 1985-12-27 Procede de fabrication d'une carte multicouche de circuits imprimes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
JPS61159793A JPS61159793A (ja) 1986-07-19
JPH0240230B2 true JPH0240230B2 (ja) 1990-09-10

Family

ID=17592839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278116A Granted JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Country Status (7)

Country Link
US (1) US4683653A (ja)
JP (1) JPS61159793A (ja)
KR (1) KR900000509B1 (ja)
DE (1) DE3545989A1 (ja)
FR (1) FR2575627B1 (ja)
GB (1) GB2169848B (ja)
NL (1) NL8503556A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781600A (en) * 1986-06-25 1988-11-01 Yazaki Corporation Junction box and a process of assembling the same
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
US4991060A (en) * 1989-11-24 1991-02-05 Nippon Cmk Corporation Printed circuit board having conductors interconnected by foamed electroconductive paste
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5853622A (en) * 1990-02-09 1998-12-29 Ormet Corporation Transient liquid phase sintering conductive adhesives
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2055148C (en) * 1991-10-25 2002-06-18 Alain Langevin Method of forming an electrically conductive contact on a substrate
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
US6488869B2 (en) * 1997-04-08 2002-12-03 Matsushita Electric Industrial Co., Ltd. Conductive paste, its manufacturing method, and printed wiring board using the same
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
DE102005050314A1 (de) * 2005-10-20 2007-04-26 Tyco Electronics Amp Gmbh Verbindungsvorrichtung zur Verbindung eines elektrischen Leiters mit einer Anschlussleitung mit einem Diodenbauelement
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976073A (ja) * 1972-11-27 1974-07-23
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2600343A (en) * 1948-10-07 1952-06-10 Kenyon Instr Company Inc Method of making conductive patterns
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
US3075866A (en) * 1958-06-19 1963-01-29 Xerox Corp Method of making printed circuits
FR1552207A (ja) * 1967-11-22 1969-01-03
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
US3951713A (en) * 1973-12-19 1976-04-20 Fortin Laminating Corporation Method and apparatus for insulating electrically conductive elements
JPS50151971A (ja) * 1974-05-31 1975-12-06
JPS5193394A (ja) * 1975-02-13 1976-08-16 Dodenyososeibutsu
DE2728465C2 (de) * 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4457861A (en) * 1979-12-13 1984-07-03 Additive Technology Corporation Method, materials and apparatus for manufacturing printed circuits
JPS56103260A (en) * 1980-01-22 1981-08-18 Asahi Kagaku Kenkyusho:Kk Conductive paint containing copper powder
DE3032931C2 (de) * 1980-09-02 1982-07-29 Robert Bürkle GmbH & Co, 7290 Freudenstadt Verfahren und Anordnung zur Herstellung von Mehrschicht-Leiterplatten
US4327126A (en) * 1980-11-10 1982-04-27 Ralph Ogden Method of making printed circuit boards
US4406826A (en) * 1981-03-05 1983-09-27 W. R. Grace & Co. Heat curable conductive ink
DE3130159C2 (de) * 1981-07-30 1987-02-05 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur Herstellung von Leiterplatten
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976073A (ja) * 1972-11-27 1974-07-23
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board

Also Published As

Publication number Publication date
FR2575627B1 (fr) 1994-03-18
JPS61159793A (ja) 1986-07-19
GB8531439D0 (en) 1986-02-05
NL8503556A (nl) 1986-07-16
DE3545989C2 (ja) 1989-11-09
GB2169848A (en) 1986-07-23
KR860005566A (ko) 1986-07-23
GB2169848B (en) 1989-05-04
FR2575627A1 (fr) 1986-07-04
KR900000509B1 (ko) 1990-01-31
US4683653A (en) 1987-08-04
DE3545989A1 (de) 1986-07-03

Similar Documents

Publication Publication Date Title
JPH0240230B2 (ja)
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JPS63182886A (ja) プリント配線板およびその製法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPS648478B2 (ja)
JPS58121698A (ja) 多層配線基板
JPS63168090A (ja) 多層プリント配線板の製造方法
JPH02198196A (ja) プリント配線板の製造方法
JPS5877287A (ja) 印刷配線板の製造方法
JPH0451079B2 (ja)
JPS61235150A (ja) 電気回路配線用基板の製造方法
JPS5877278A (ja) アデイテイブ用基材
JPS63272097A (ja) 多層回路基板の製造法
JPS62193297A (ja) 多層基板とその製造方法
JPS6252989A (ja) 金属ベース両面可撓性回路基板の製造法
JPH0137877B2 (ja)
JPS59232491A (ja) 多層印刷配線板の製造方法
JPS6021598A (ja) 多層配線基板の製造方法
JPS61120728A (ja) 印刷配線板の製造方法
JPH0799377A (ja) プリント配線基板及びその製造方法
JPS60242697A (ja) 多層配線板の製造法
JPS59188997A (ja) ワイヤボンデイング用プリント配線基板の製造方法
JPS6353994A (ja) 中空多層用プリント板の製造方法
JPS5936999A (ja) 金属芯入り印刷配線板の製造方法
JPS6295893A (ja) プリント板の製造方法