JPS62193297A - 多層基板とその製造方法 - Google Patents

多層基板とその製造方法

Info

Publication number
JPS62193297A
JPS62193297A JP3565786A JP3565786A JPS62193297A JP S62193297 A JPS62193297 A JP S62193297A JP 3565786 A JP3565786 A JP 3565786A JP 3565786 A JP3565786 A JP 3565786A JP S62193297 A JPS62193297 A JP S62193297A
Authority
JP
Japan
Prior art keywords
layer
solder
conductive
solderable
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3565786A
Other languages
English (en)
Inventor
克也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Original Assignee
Nintendo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd filed Critical Nintendo Co Ltd
Priority to JP3565786A priority Critical patent/JPS62193297A/ja
Publication of JPS62193297A publication Critical patent/JPS62193297A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多N基板とその製造方法に関し、特に絶縁基
板の少なくとも一方主面側に少なくとも2層の回路パタ
ーンが形成された多層基板とその製造方法に関する。
(従来技術) 最近ではたとえばエポキシ樹脂などからなる基板材料に
よって、それぞれ異なる回路に応じたパターンを有する
多層の導電層を支持した多層基板が用いられている。
このような多層基板は、従来一般的には、たとえばエポ
キシ樹脂などからなる絶縁基板の両面にたとえば銅箔の
ような導電層によって回路パターンを形成し、その基板
の主面上に、別の回路パターンが形成された絶縁フィル
ムを順次積層し、高圧プレスによって成型することによ
って製造される。
(発明が解決しようとする問題点) 従来の多N基板では、工程が煩雑であり、したがって高
価であった。
それゆえに、この発明の主たる目的は、より簡単かつ安
価に得られる、多層基板を提供することである。
この発明の他の目的は、簡単に多層基板を製造すること
ができる、多層基板の製造方法を提供することである。
(問題点を解決するための手段) 第1発明は、簡単にいえば、絶縁材料からなる基板、基
板の少なくとも一方主面上に金属膜で形成され、かつ第
1の回路に応じたパターンを有する導電層、基板の導電
層の上に、少なくともその表面が半田付は可能な材料で
形成され、かつ第2の回路に応じたパターンを有する半
田付着可能層、および少なくとも半田付着可能層上に形
成され、かつ前記第2の回路のパターンを有する半田層
を備える、多層基板である。
第2発明は、(a)絶縁材料からなり、かつその主面上
に導電層をエツチングして第1の回路に応じたパターン
が形成された基板を準備するステップ、(b)特定のイ
ンクの印刷によって、導電層の上に第2の回路に応じた
パターンを有する半田付着可能層を形成するステップ、
および少なくとも半田付着可能層上に半田層を形成する
ステップを含む、多層基板の製造方法である。
(作用) 第1の回路に応じたパターンを有する導電層の上に直接
またはたとえば半田レジストなどを印刷することによっ
て形成された第1の絶縁層を介して、たとえば銅インク
の印刷によって、第2の回路に応じたパターンを有する
半田付着可能層が形成される。そして、その基板をたと
えば半田ディッピングすることによって、少なくともそ
の半田付着可能層上に半田層が形成される。この半田層
が、実質的に、第2の回路のパターンを構成する。
すなわち、この発明の多層基板では、導電層と半田層が
少なくとも2層に積層される。必要に応じて、少なくと
もその半田層を覆うように第2の絶縁層が形成される。
(発明の効果) この発明によれば、半田付着可能層をたとえば導電イン
クで印刷し、半田層をたとえば半田ディッピングによっ
て形成するだけでよく、従来のように高圧プレスする必
要がないので、その製造工程が非常に簡単になるばかり
でな(ごその製造設備も簡単でよい。そのために、より
安価な多層基板を得ることができる。必要に応じて、半
田層を覆うように第2の絶縁層を形成し、その上に半田
付着層および半田層を順次積層的に形成するだけで、よ
り多層の基板を簡単に得ることができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
(実施例) 第1図はこの発明の一実施例を示す断面図である。この
プリント基板lOは、たとえば合成樹脂やセラミックス
のような絶縁材料からなる基板12を含む。この基板1
2はいわゆる両面基板として構成されていて、基板12
の両主面には、たとえば銅箔のような導電層14が形成
されていて、この導電層14にはエツチングによって第
1の回路のための所定のパターン(第1の回路パターン
)が形成される。
基板12にはスルーホール16があけられていて、この
スルーホール16の内壁にはめっき層18が形成される
。このめっきN18は、基板12の両面の導電[14を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層14に接続される。なお、め
っき層18は、スルーホール16が単に部品(図示せず
)の挿入孔として用いられ場合には不要であるかも知れ
ない。
基板12の両主面には、導電層14の一部を覆うように
、半田レジスト層20が形成される。この半田レジスト
層20は、導電層14のうち、後の工程において半田が
付着されるべきではない領域に形成されるものであるが
、さらに、後述の銅インク層22と導電層14との絶縁
を確保するためにも利用され得る。
基板12の一方主面上(実施例では上面)には、導電層
14と半田レジスト層20とにまたがって、第2の回路
に応じたパターンを有する銅インク層22が形成される
。この銅インク層22を形成するための銅インクとして
は、たとえば、タック電綿株式会社製の商品名洞性イン
クなどが利用可能である。ちなみに、この銅インクは、
フィシとしての銅の微粒子と、これら微粒子どうしを強
固に接着するためのバインダと、防錆剤とを混合してつ
くられている。銅微粒子の粒径は、この銅インク層22
を印刷形成する際のシルクスクリーンのメソシュ径より
も小さく選ばれる。また、バインダは、熱硬化性の合成
樹脂たとえばフェノール樹脂のような溶剤中に電解キャ
リアが散在されているものを用いる。
このような銅インクを用いて銅インク層22を形成する
のであるが、この銅インク層22の表面近傍には、バイ
ンダが硬化すると、半田付着可能層が形成される。そし
て、この銅インク層22 (半田付着可能層)、スルー
ホール16の内壁のめっき層18および導電層14上に
、たとえば半田ディツプによって半田層24を形成する
。この半田層24は、その半田付着可能層(銅インク層
)22に形成された第2の回路パターンと同じパターン
を有し、したがって、銅インク層22と協働して第2の
回路パターンを構成する。
半田層24は、その第2の回路パターン全体としての比
抵抗を小さくする(導電性を向上させる)とともに、第
2の回路パターンの機械的強度を増強する役目を果たす
。硬化した後の銅インク層22だけの比抵抗がたとえば
10−4〜10−”cd/Ωであるとすると、半田層2
4を形成した後には、その第2の回路パターン全体とし
ては、比抵抗は、たとえば10−”aJ/Ω程度になる
。したがって、この銅インク層22および半田1J24
が、第2の回路パターンとして利用できるのである。
なお、このとき、半田層24は、少なくとも銅インク層
22上を覆うように形成されればよく、必ずしも銅箔に
よる第1の回路パターンすなわち導電N14やめっき層
18上に形成される必要はない。
また、もし、この第1図のように、銅インク層22と導
電層14とが半田層24によって接続されると、B電N
14と洞インク層22とが同電位となる。
基板12の上面には、さらに、半田レジスト層20、半
田層24を覆って、第2の絶縁層としての半田レジスト
層26が形成される。
上述のように、この実施例の多層基板10では、絶縁基
板12の上面に、導電IJ14と主として半田層24と
によって、それぞれ第1および第2の回路パターンが支
持される。
つぎに、第2図〜第8図を参照して、第1図実施例の多
層基板10の製造方法の一例について説明する。
先ず、第2図に示すように、基板12を準備する。この
基板12は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば1.2−1゜6fllOものとして作られ
る。そして、基板12の両主面には、たとえば30−7
0μm程度の厚みの銅箔によって、後の工程で第1の回
路に応じたパターンが形成されるべき導電層14が形成
される。
続いて、第3図に示すように、基板12に、導電層14
も貫通するように、たとえば多軸ボール盤を用いて、ス
ルーホール16を形成する。このスルーホール16は両
主面の導電層14を相互接続するために利用されるとと
もに、華なる電子部品のリード線挿入孔等としても利用
され得る。そして、穿孔端面の研磨処理をした後、次工
程に移る。
つぎに、第4図に示すように、スルーホール16の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっき層18を形成する。したがって、基板12の両面
の導電層14どうしが接続される。
続いて、導電層14をエツチングして、第5図に示すよ
うに、第1の回路に応じたパターンを形成する。すなわ
ち、先ず必要なパターンに応じてエツチングレジストを
印刷するとともに、スルーホール16の「孔埋め」など
を施し、その後、ウェットエツチングあるいはドライエ
・7チングすることによって必要な回路パターンを形成
する。
その後、第6図に示すように、第1の絶縁層として機能
する、半田レジスト層20を印刷する。
このとき、導電層14の酸化や劣化を防止するために、
防錆処理が施されてもよい。
ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
次に、第7図に示すように、第1の絶縁層すなわち半田
レジスト層20および/または導電層14の上に、第2
の回路に応じたパターンを有する、銅インク層22を形
成する。詳しくいうと、基板12の一方主面側に、第2
の回路パターンとして必要な印刷パターンを有するシル
クスクリーン(図示せず)を配置、位置決めし2、前述
のような所定の銅インクによって、印刷する。このとき
の印刷精度はたとえば100μm程度であり、この程度
の精度があれば、10071mオーダの幅のパターンの
形成も可能である。したがって、より微細なパターンを
つくるためにフォトエツチングなどの複雑な技法を用い
る必要はないであろう。
その後、印刷された銅インクを加熱して硬化させる。フ
ェノール樹脂はたとえば熱硬化性のものであり、たとえ
ば145℃30分程度で、縮合反応により硬化する。こ
の硬化に際して、銅インクは、その面方向のみならずそ
の厚み方向にも縮む。
なお、発明の実験によれば、硬化した後の銅インク層2
2の基板12などとの接着強度は、たとえば3φのラン
ドで3 kgの引っ張り荷重にたえることができ、銅箔
のような導電層14とほぼ等しい。
また、銅インクが硬化する際、その表面近傍に半田付着
可能層が形成される。すなわち、銅インク層22の表面
が半田付は可能になる。
その後、第8図に示すように、少なくとも銅インク層2
2を覆って(実際には半田が付着するすべての部分)に
半田層24を形成する。詳しくいうと、この第8図の工
程では、半田レベラ、リフロー半田あるいは半田ディッ
ピングによって、基板12の少なくともその主面に半田
を付着させる。
この半田層24は、前述のように、銅インク層22を機
械的に補強するとともに、第2の回路パターン全体とし
ての導電性を向上させ、実質的に第2の回路パターンと
して機能する。
最後に、第1図に示すように、基板12の一方主面側全
域にわたって、第2の絶縁層としての半田レジスト層2
6を、たとえば塗布あるいは印刷によって、形成する。
このようにして、多層基板10が製造される。
もし、必要なら、その半田レジスト層26の上に、部品
を配置するための文字や図形を印刷したりしてもよい。
なお、上述の実施例では、半田付着可能層を形成するた
めに、その比抵抗が比較的小さい銅インクを用いた。し
かしながら、この半田付着可能層は、より小さい導電性
の導電インクで形成されてもよ(、その比抵抗がたとえ
ば106〜10”cn+2/Ω程度の絶縁性のものでも
よく、要は、そこに第ジの回路パターンとして必要な半
田付着可能層が形成されればよいのである。なぜなら、
その後の工程で形成される半田層24が十分な導電性を
有し、実質的にそれが第2の回路パターンとして十分機
能し得るからである。もし、絶縁性の半田付着可能層が
形成される場合には、第1の絶縁層としての半田レジス
ト層20は特に形成する必要がないであろう。というの
も、半田付着可能層・それ自体で半田層24と導電層1
4との絶縁が確保できるからである。
また、上述の実施例では、半田付着可能層すなわち半田
層24にも回路パターンを形成した。しかしながら、こ
れら半田付着可能層すなわち半田層24は基+7iE1
2の全面に連続して形成されてもよい。この場合には、
半田層24は不要輻射防止のためのシールド電極として
作用する。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す断面図である。 第2図〜第8図は第1図実施例の多層基板を製造する方
法の一例を工程順次に示す断面図である。 図において、10は多層基板、12は絶縁基板、14は
導電層、16はスルーホール、18はめっき層、20.
26は半田レジスト層、22は銅インク層、24は半田
層を示す。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁材料からなる基板、 前記基板の少なくとも一方主面上に金属膜で形成され、
    かつ第1の回路に応じたパターンを有する導電層、 前記基板の前記導電層の上に、少なくともその表面が半
    田付け可能な材料で形成され、かつ第2の回路に応じた
    パターンを有する半田付着可能層、および 少なくとも前記半田付着可能層上に形成され、かつ前記
    第2の回路のパターンを有する半田層を備える、多層基
    板。 2 前記半田付着可能層は比較的高抵抗の材料で前記導
    電層上に直接形成される、特許請求の範囲第1項記載の
    多層基板。 3 前記基板上に、少なくとも前記導電層の前記半田付
    着可能層以外の部分でその導電層を覆うように形成され
    る半田レジスト層を含む、特許請求の範囲第2項記載の
    多層基板。 4 前記導電層を覆うように前記基板上に形成される第
    1の絶縁層を含む、特許請求の範囲第1項記載の多層基
    板。 5 前記半田付着可能層は導電材料からなり、前記第1
    の絶縁層上に形成される、特許請求の範囲第4項記載の
    多層基板。 6 前記半田付着可能層は導電インクによって形成され
    た導電インク層を含む、特許請求の範囲第5項記載の多
    層基板。 7 前記導電インク層は銅インクによって形成された銅
    インク層を含む、特許請求の範囲第6項記載の多層基板
    。 8 前記銅インクは、少なくともバインダおよび銅の微
    粒子が混合されてなる、特許請求の範囲第7項記載の多
    層基板。 9 少なくとも前記半田層を覆うように形成される第2
    の絶縁層を備える、特許請求の範囲第1項ないし第8項
    のいずれかに記載の多層基板。 10 前記第2の絶縁層は半田レジスト層を含む、特許
    請求の範囲第9項記載の多層基板。 11 前記導電層は前記基板の両主面に形成される、特
    許請求の範囲第1項ないし第10項のいずれかに記載の
    多層基板。 12 前記半田付着可能層および前記半田層は前記基板
    の両主面に形成される、特許請求の範囲第11項記載の
    多層基板。 13 前記基板に形成されるスルーホールを含み、前記
    半田層は前記スルーホールを通して前記導電層または前
    記半田層に接続される、特許請求の範囲第12項記載の
    多層基板。 14 前記半田付着可能層および前記半田層は前記基板
    の一方主面に形成される、特許請求の範囲第11項記載
    の多層基板。 15 前記基板に形成されるスルーホールを含み、前記
    半田層は前記スルーホールを通して前記導電層に接続さ
    れる、特許請求の範囲第14項記載の多層基板。 16 (a)絶縁材料からなり、かつその主面上に導電
    層をエッチングして第1の回路に応じたパターンが形成
    された基板を準備するステップ、(b)特定のインクの
    印刷によって、前記導電層の上に第2の回路に応じたパ
    ターンを有する半田付着可能層を形成するステップ、お
    よび (c)少なくとも前記半田付着可能層上に半田層を形成
    するステップを含む、多層基板の製造方法。 17 前記ステップ(b)は、比較的高抵抗の材料で前
    記導電層上に直接前記半田付着可能層を形成するステッ
    プを含む、特許請求の範囲第16項記載の多層基板の製
    造方法。 18 さらに、(d)前記導電層を覆うように前記基板
    上に第1の絶縁層を形成するステップを含む、特許請求
    の範囲第16項記載の多層基板の製造方法。 19 前記ステップ(b)は、導電材料で前記第1の絶
    縁層上に前記半田付着可能層を形成するステップを含む
    、特許請求の範囲第18項記載の多層基板の製造方法。 20 前記ステップ(b)は、導電インクを印刷するス
    テップを含む、特許請求の範囲第19項記載の多層基板
    の製造方法。 21 前記ステップ(b)は、銅インクを印刷するステ
    ップを含む、特許請求の範囲第20項記載の多層基板の
    製造方法。 22 前記ステップ(b)は、少なくともバインダおよ
    び銅の微粒子が混合されてなる銅インクを準備するステ
    ップを含む、特許請求の範囲第21項記載の多層基板の
    製造方法。 23 さらに、(e)少なくとも前記半田層を覆うよう
    に第2の絶縁層を形成するステップを含む、特許請求の
    範囲第16項ないし第22項のいずれかに記載の多層基
    板の製造方法。 24 前記ステップ(e)は、半田レジストを印刷する
    ステップを含む、特許請求の範囲第23項記載の多層基
    板の製造方法。 25 前記ステップ(a)は、その両主面に前記導電層
    が形成された基板を準備するステップを含む、特許請求
    の範囲第16項ないし第24項のいずれかに記載の多層
    基板の製造方法。 26 前記ステップ(b)は、前記基板の両主面に前記
    半田付着可能層を形成するステップを含む、特許請求の
    範囲第15項記載の多層基板の製造方法。 27 さらに、(f)前記基板にスルーホールを形成す
    るステップ、および (g)前記半田層を前記スルーホールを通して前記導電
    層または前記半田層に接続するステップを含む、特許請
    求の範囲第26項記載の多層基板の製造方法。 28 前記ステップ(b)は、前記基板の一方主面に前
    記半田付着可能層を形成するステップを含む、特許請求
    の範囲第25項記載の多層基板の製造方法。 29 さらに、(f)前記基板にスルーホールを形成す
    るステップ、および (h)前記半田層を前記スルーホールを通して前記導電
    層に接続するステップを含む、特許請求の範囲第28項
    記載の多層基板の製造方法。
JP3565786A 1986-02-20 1986-02-20 多層基板とその製造方法 Pending JPS62193297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3565786A JPS62193297A (ja) 1986-02-20 1986-02-20 多層基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3565786A JPS62193297A (ja) 1986-02-20 1986-02-20 多層基板とその製造方法

Publications (1)

Publication Number Publication Date
JPS62193297A true JPS62193297A (ja) 1987-08-25

Family

ID=12447945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3565786A Pending JPS62193297A (ja) 1986-02-20 1986-02-20 多層基板とその製造方法

Country Status (1)

Country Link
JP (1) JPS62193297A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008003682A (ja) * 2006-06-20 2008-01-10 Tateyama Kagaku Kogyo Kk 無線icタグ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548714A (en) * 1978-10-03 1980-04-08 Dainichi Nippon Cables Ltd Connecting method of optical fiber
JPS55141788A (en) * 1979-04-23 1980-11-05 Matsushita Electric Ind Co Ltd Method of fabricating printed circuit board
JPS58141588A (ja) * 1982-02-18 1983-08-22 シャープ株式会社 印刷配線回路の接続方法
JPS6019680A (ja) * 1983-07-14 1985-01-31 三菱電機株式会社 エスカレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548714A (en) * 1978-10-03 1980-04-08 Dainichi Nippon Cables Ltd Connecting method of optical fiber
JPS55141788A (en) * 1979-04-23 1980-11-05 Matsushita Electric Ind Co Ltd Method of fabricating printed circuit board
JPS58141588A (ja) * 1982-02-18 1983-08-22 シャープ株式会社 印刷配線回路の接続方法
JPS6019680A (ja) * 1983-07-14 1985-01-31 三菱電機株式会社 エスカレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008003682A (ja) * 2006-06-20 2008-01-10 Tateyama Kagaku Kogyo Kk 無線icタグ

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
KR900000509B1 (ko) 기판에 도전회로를 형성하는 방법
US5079065A (en) Printed-circuit substrate and method of making thereof
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
JP3167840B2 (ja) 印刷配線板および印刷配線板の製造方法
JP3236829B2 (ja) バイアホール部の接続構造及び配線基板
JPS62193297A (ja) 多層基板とその製造方法
JPS63241995A (ja) 多層印刷回路板およびその製法
JPH06232558A (ja) 多層プリント配線板の製造方法
JPS63142889A (ja) 印刷配線板
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JPS6236900A (ja) 複合プリント配線板の製造方法
JPS6372193A (ja) 回路板
JPS648478B2 (ja)
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
KR830001428B1 (ko) 중공적층 프린트 배선판의 제조방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JPS63272097A (ja) 多層回路基板の製造法
JPH08181407A (ja) プリント配線板及びその製造方法
JPS584999A (ja) プリント配線板の製造法