DE3700910C2 - - Google Patents
Info
- Publication number
- DE3700910C2 DE3700910C2 DE3700910A DE3700910A DE3700910C2 DE 3700910 C2 DE3700910 C2 DE 3700910C2 DE 3700910 A DE3700910 A DE 3700910A DE 3700910 A DE3700910 A DE 3700910A DE 3700910 C2 DE3700910 C2 DE 3700910C2
- Authority
- DE
- Germany
- Prior art keywords
- paste
- copper
- base plate
- plating
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen.
Bisher war es üblich, eine Widerstandsschaltung oder eine Kondensator
schaltung auf einer kupferbeschichteten Grundplatte
aufzubauen, indem ein chipförmiger Widerstand oder Kon
densator auf diese Grundplatte aufgelötet wurde. Das
fertige Erzeugnis war sperrig und seine Herstellung erforderte
Präzisionsmaßnahmen mit den daraus resultierenden Fehlerquellen und hohen Kosten.
Weiterhin ist
nach dem herkömmlichen Verfahren die Packungsdichte auf der
Grundplatte geringer.
Weiterhin ist es im Falle des Aufbaus von komplexen
Schaltungen auf der kupferbeschichteten Grundplatte notwendig, die Schaltungen
elektrisch miteinander zu verbinden. Gemäß dem Stand der Technik ist ein
Durchgangsloch vorgesehen, um die Schaltungen elektrisch auf beiden Seiten
der Grundplatte zu verbinden.
Es wurde vorgeschlagen, mehr als zwei Schaltungsschichten auf
einer Seite einer keramischen Grundplatte aufzubauen. Zum Beispiel im
Falle eines Hybridschaltkreises ist es üblich, eine Leitpaste aus Edelmetallen,
z. B. Platinpalladium oder Silberpalladium anzuwen
den, um die Schaltungen und deren Anschlüsse auszubilden, und eine Paste
aus Rutheniumoxid zu verwenden, um einen Widerstand auszubilden, wonach die Grund
platte bei hohen Temperaturen (700°C-1000°C) gebrannt wird. Weiterhin
wurde vorgeschlagen, mehr als zwei Schaltungsschichten auf einer Seite
einer Grundplatte aufzubauen, indem eine Wolframpaste und eine isolierende
Paste abwechselnd auf eine grüne Aluminiumplatte gedruckt und diese danach
bei einer Temperatur von ungefähr 1600°C gebrannt wurde. Jedoch ist bei
solchen Verfahren eine Hochtemperatur-Brennbehandlung erforderlich. Die Be
standteile des zu verwendenden Schaltungsaufbaus sind begrenzt und das
erforderliche Gerät ist teuer. Die Verfahren sind deshalb nicht geeignet,
um gedruckte Schaltungen in großen Massen herzustellen.
Es ist deshalb erwünscht, industriell ein Verfahren zu erstellen,
um mehr als zwei Schaltungsschichten auf einer Seite einer polymeren
Grundplatte, welche mit einer geringeren Temperatur behandelt werden kann,
aufzubauen. Es war notwendig, eine elektrisch leitfähige
Kupferpaste zu entwickeln, welche eine hohe elektrische
Leitfähigkeit hat und besonders für Metallplattierungen geeignet ist, speziell
für Kupferplattierungen, und die mit geringerem Kostenaufwand erhalten werden kann.
Es war jedoch schwierig, elektrisch leitende Paste praktisch zu ver
wenden, weil die Kupferpartikel in der Paste leicht oxidieren können, wenn die
Paste zur Härtung bei einer Temperatur von ungefähr 150°C erhitzt wird.
Die Oxidation des Kupferpulvers in der Paste erhöht den elektrischen
Widerstand und verringert die Löteigenschaften. Diese Mängel haben die
herkömmlichen elektrisch leitenden Pasten praktisch nutzlos gemacht.
Weiterhin wurde verlangt, die Oberfläche der gehärteten elektrisch lei
tenden Kupferpaste mittels eines Katalysators zu aktivieren, indem
das Kupferpulver von der Harzpaste getrennt wird, so daß das getrennte
Kupferpulver als Binder für die
nachträgliche Metallplattierung wirken kann. Dadurch hat die herkömmliche elektrisch
leitende Paste so viele Bearbeitungsstufen erfordert.
Aus der japanischen Gebrauchsmusteranmeldung 50-932 (Veröffent
lichungs-Nr. 55-42 460, siehe auch DE-OS 25 58 367) ist ein Verfahren bekannt, bei dem eine
hochdielektrische Abdeckung aus Polybutadien als dielektrischer
Überzug verwendet wird, z. B. wird eine Klebepaste aus 20% Phenolharz,
63% Kupferpulver und 17% Lösungsmittel benutzt, um integrierte Schal
tungen auszubilden. Die Klebepaste wird durch nichtelektro
lytisches Plattieren bis zu 20 µm verstärkt und danach die plattierte Klebepaste
mit Kupfer überzogen, so daß elektrisch leitende Schaltungen
aus mehr als zwei Lagen auf einer Seite der Grundplatte geschaffen werden.
Das erwähnte besondere Verfahren wurde niemals industriell angewendet.
Die DE-PS 30 06 117 offenbart ein Verfahren zum Her
stellen von Leiterplatten mit mindestens zwei Ebenen, bei
dem auf eine erste Leiterebene zunächst eine Isoliermasken
schicht aufgetragen wird unter Auslassung eines Fensters 1
zur Verbindung mit einer nächsten Schicht. Darauf folgen im
wesentlichen das Auftragen eines Haftvermittlers unter Ein
engung des Fensters 1 zu einem kleineren Fenster 2, eine
Behandlung des Haftvermittlers, um diesen mikroporös und
benetzbar zu machen, sowie das Auftragen der nächsten Leiter
ebene. Entscheidend ist das Einengen des Fensters 1 durch
den Haftvermittler. In einem Beispiel dieser Druckschrift
wird die erste Leiterebene durch stromlose Metallabscheidung
auf ein Basismaterial erzeugt, welches bereits eine Haftver
mittlerschicht trägt.
Die DE-OS 33 40 563 beschreibt passive elektrische
Schaltungsbauteile und ein Verfahren zu ihrer Herstellung,
bei dem mehrschichtig aufgebaute Leiterplatten mit eingear
beiteten Widerständen und Kondensatoren erhalten werden.
Die DE-PS 31 02 015 beschreibt ein elektrisch lei
tendes Beschichtungsmaterial und eine Leiterplatte unter
Verwendung eines solchen Beschichtungsmaterials. Dieses
Beschichtungsmaterial enthält neben vorbestimmten Mengen
von Kupferpulver und Kunstharzen eine vorbestimmte Menge
zumindest eines Beimittels, ausgewählt aus der Gruppe von
Anthracen oder dessen Induktionsstoffen (inducer), Anthra
nilsäure und Anthracenöl. Aufgrund dieses Beimittels werden
Oxidationsschichten um die Kupferpulverteilchen abgebaut,
um einen metallischen Kontakt und damit geringen elektri
schen Widerstand zu gewährleisten.
Der Erfindung liegt die Aufgabe zugrunde, ein ver
bessertes Verfahren zur Herstellung von mehrschichtigen Lei
terplatten zur Verfügung zu stellen, bei dem die vorstehend
geschilderten Nachteile vermieden werden und mit dem wirt
schaftlich und kostengünstig mehrschichtige Leiterplatten
mit guten Löteigenschaften und guten elektrischen Verbindun
gen zwischen den Leiterbahnen erhalten werden.
Die Aufgabe wird gelöst mit einem Verfahren gemäß den
Ansprüchen 1, 4 und 7. Weiterbildungen der Verfahren sind in den
jeweiligen Unteransprüchen beschrieben.
Die Anmelderin war viele Jahre mit der Erforschung neuer elektrisch
leitender Kupferpasten beschäftigt, um die Mängel des oben erwähnten
Standes der Technik zu überwinden, und es ist ihr gelungen, derartige neue
elektrisch leitende Pasten zu liefern, die industriell angewendet werden
können. Die neu entwickelten elektrisch leitenden Kupferpasten sind
die elektrisch leitenden Kupferpasten ACP-020, ACP-020 und ACP-007P von
Asahi Chemical Research Laboratory Co., Ltd. Die elektrisch leitende
Kupferpaste ACP-020 ist im wesentlichen aus 80% Gewichtsteilen Kupfer
pulver und 20% Gewichtsteilen synthetischem Harz zusammengesetzt und weist
eine ausgezeichnete elektrische Leitfähigkeit auf, jedoch
sind die Löteigenschaften unbefriedigend. Die elektrisch leitende
Kupferpaste ACP-030 ist im wesentlichen aus 85% Gewichtsteilen Kupfer
pulver und 15% Gewichtsteilen synthetischem Harz zusammengesetzt und weist
hinsichtlich der elektrischen Leitfähigkeit etwas niedrigere Werte auf als die Paste
ACP-020, aber sie weist ausgezeichnete Löteigenschaften auf. Als
letztes ist die elektrisch leitende Kupferpaste ACP-007P eine Verbesse
rung der ACP-030 und kann für Metallplattierungen, wie chemisches Kupfer
plattieren ohne Gebrauch eines Katalysators angewendet werden. Haupt
sächlich hat die Kupferpaste ausgezeichnete Metall
plattierungseigenschaften.
Die Paste ACP-007P ist zusammengesetzt aus einem Ge
misch von (unter flüssigen Bedingungen) 70-85 Gewichtsteilen
Kupferpulver, 15-30 Gewichtsteilen Epoxyharz und 0,2-5 Ge
wichtsteilen Anthrazen.
Für die Erfindung kann die neu entwickelte elektrisch leitende Kupferpaste
verwendet werden aufgrund der ausgezeichneten Metallplattierungs
eigenschaft zur Bildung elektrisch leitender Schaltungen aus mehr als zwei Schichten
auf einer Seite einer kupferbeschichteten Grundplatte.
Zuerst wird eine erste Schaltungsschicht auf der kupferbeschichteten
Grundplatte gebildet. Danach wird die elektrisch leitende
Kupferpaste auf die Teile
der ersten Schaltungsschicht aufgebracht, die an eine zweite Lage Schal
tungen angeschlossen werden sollen, die auf der ersten Schaltungsschicht
gebildet wird. Daraufhin wird die elektrisch leitende Paste thermisch gehärtet.
Darauf folgend wird eine Metallplattierung auf der aufgebrachten
elektrisch leitenden Kupferpaste aufgebracht, um die elektrische Leit
fähigkeit der Kupferpaste bis auf die der Kupferschicht zu erhöhen, womit
die zweite Schaltungsschicht auf der ersten Lage Schaltungen geschaffen
wird.
Auf diese Weise können Schaltungen von mindestens zwei Schichten
auf einer Seite der kupferbeschichteten Grundplatte aufgebaut werden und
folglich können die Schaltungen von mindestens vier Schichten auf beiden
Seiten der Grundplatte geschaffen werden, welche miteinander mittels eines
Durchgangsloches elektrisch verbunden sind. Dadurch kann das fertige
Erzeugnis zu einem Preis geliefert werden, der fast zur Hälfte unter den
Kosten liegt, die nötig sind, um das herkömmliche Erzeugnis herzustellen.
Eine andere Ausführungsform der Erfindung ermöglicht es, Schaltungen mit min
destens vier Schichten auf beiden Seiten der kupferbeschichteten Grundplatte,
einschließlich einer Widerstandsschaltung auf jeder Seite davon, zu bilden,
wobei eine Widerstandspaste mit einem vorbestimmten elektrischen Widerstands
wert auf einer plattierungsbeständigen Abdeckung auf beiden Seiten der Grund
platte aufgetragen und dann zum Härten erhitzt wird. Eine elektrisch
leitende Paste wird dann auf beiden Seiten der Grundplatte derart aufge
tragen, daß mit der Widerstandspaste mindestens zwei Schaltungen der ersten
Schicht, die sich auf beiden Seiten der Widerstandspaste befinden oder
die Schaltung der zweiten Schicht auf einer Seite der Widerstandspaste
elektrisch verbunden werden. Die elektrisch leitende Paste wird zum
Härten erhitzt, um dadurch eine Widerstandsschaltung auf jeder Seite der
Grundplatte zu schaffen. Eine Aktivierungsbehandlung und dann eine nicht
elektrolytische Kupferplattierung werden an der inneren Begrenzungsfläche
des Durchgangsloches ausgeführt, um dort eine kupferplattierte Schicht zu
schaffen, die die Schaltungen der ersten Schicht auf beiden Seiten der
Grundplatte elektrisch verbindet. Dadurch werden Schaltungen aus mindes
tens vier Schichten auf beiden Seiten der Grundplatte einschließlich der
Widerstandsschaltung geschaffen. In diesem Fall wird kein Arbeitsvorgang
benötigt, um ein Widerstandselement in die Grundplatte einzusetzen oder
das Widerstandselement auf der Grundplatte anzubringen und zu löten. Dadurch
erhält man eine extrem dünne Widerstandsschaltung.
Eine weitere Ausführungsform der Erfindung ermöglicht es, Schaltungen aus
mindestens vier Schichten auf beiden Seiten der kupferbeschichteten Grund
platte einschließlich einer Kondensatorschaltung zu bilden,
wobei eine dielektrische Paste
auf einem Teil einer Schaltung der ersten oder zweiten Schicht auf
jeder Seite der Grundplatte aufgetragen und dann zum Härten erhitzt wird.
Eine elektrisch leitende Paste wird dann auf beiden Seiten der Grundplatte
in einer Weise aufgetragen, daß mit der dielektrischen Paste eine andere
Schaltung der ersten oder zweiten Schicht auf jeder Seite der Grundplatte
elektrisch verbunden wird. Die elektrisch leitende Paste wird dann zum
Härten erhitzt, um damit eine Kondensatorschaltung auf jeder
Seite der Grundplatte zu schaffen. Eine Aktivierungsbehandlung und dann
eine nichtelektrolytische Kupferplattierung werden an der inneren Begren
zungsfläche des Durchgangsloches ausgeführt, um dort eine kupferplattierte
Schicht zu schaffen, die die Schaltung der ersten Schicht auf beiden Seiten
der Grundplatte elektrisch verbindet. Dadurch werden Schaltungen aus min
destens vier Schichten auf beiden Seiten der Grundplatte einschließlich
der Kondensatorschaltung auf jeder Seite der Grundplatte ge
schaffen. In diesem Fall wird kein Arbeitsvorgang benötigt, um einen Kon
densator in die Grundplatte einzusetzen oder den Kondensator auf der Grund
platte anzubringen und zu löten. Dadurch erhält man eine extrem dünne
Kondensatorschaltung.
Eine weitere Ausführungsform der Erfindung ermöglicht es, eine zuverlässige
gedruckte Schaltung zu schaffen, mit Schaltungen in mindestens vier
Schichten auf beiden Seiten einer Grundplatte einschließlich einer Widerstands
schaltung oder einer Kondensatorschaltung auf jeder Seite
derselben. Die gedruckte Schaltung hat eine hohe Packungsdichte bei ver
ringertem Gewicht und wird mit extremer Verringerung der Bearbei
tungen hergestellt ohne mögliche Fehlanordnungen oder Fehl
einsetzung eines Widerstandes oder Kondensators.
Die anderen Merkmale und Vorteile der Erfindung werden durch die
folgende Beschreibung der Ausführungsformen unter Bezugnahme auf die
Zeichnungen deutlich.
Fig. 1 bis 11 zeigen eine erste Ausführungsform der Erfindung. In
Fig. 1 wird eine kupferbeschichtete Grundplatte im senkrechten Schnitt
dargestellt;
Fig. 2 wird die kupferbeschichtete Grundplatte mit dem darin vorgesehenen
Durchgangsloch im vertikalen Schnitt dargestellt;
Fig. 3 wird die kupferbeschichtete Grundplatte mit der daran ausgeführten
Katalysatorbehandlung im vertikalen Schnitt dargestellt;
Fig. 4 wird die kupferbeschichtete Grundplatte gewaschen und getrocknet
im vertikalen Schnitt dargestellt;
Fig. 5 wird die kupferbeschichtete Grundplatte mit einer darauf auf
getragenen ätzbeständigen Abdeckung im vertikalen Schnitt
dargestellt;
Fig. 6 wird die kupferbeschichtete Grundplatte mit einer daran ange
wandten Ätzbehandlung, um dort die Schaltung der ersten Schicht
zu schaffen, im vertikalen Schnitt dargestellt;
Fig. 7 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten plattierungsbeständigen Abdeckung im vertikalen Schnitt dar
gestellt;
Fig. 8 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten elektrisch leitenden Kupferpaste im senkrechten Schnitt
dargestellt;
Fig. 9 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten chemischen Kupferplattierung im senkrechten Schnitt darge
stellt;
Fig. 10 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten plattierungsbeständigen Abdeckung im senkrechten Schnitt
dargestellt;
Fig. 11 wird die kupferbeschichtete Grundplatte mit einer nichtelektrolytischen
Kupferplattierung, die auf dem inneren Rand des Durchgangsloches auf
gebracht ist, im senkrechten Schnitt dargestellt.
Fig. 12 bis 15 zeigen eine zweite Anwendungsform der Erfindung,
und in
Fig. 12 wird die kupferbeschichtete Grundplatte wie in Fig. 9 aber mit
einer darauf aufgebrachten Widerstandspaste dargestellt;
Fig. 13 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten elektrisch leitenden Paste im senkrechten Schnitt dar
gestellt;
Fig. 14 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten plattierungsbeständigen Abdeckung im senkrechten Schnitt
dargestellt;
Fig. 15 wird die kupferbeschichtete Grundplatte mit einer am inneren
Rand des Durchgangsloches aufgebrachten nicht elektrolytischen Kupfer
plattierung im senkrechten Schnitt dargestellt.
Fig. 16 bis 19 zeigen eine dritte Ausführungsform der Erfindung,
und in
Fig. 16 wird die kupferbeschichtete Grundplatte wie in Fig. 9 aber mit
einer darauf aufgebrachten dielektrischen Paste dargestellt;
Fig. 17 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten elektrisch leitenden Paste im senkrechten Schnitt dar
gestellt;
Fig. 18 wird die kupferbeschichtete Grundplatte mit einer darauf aufge
brachten plattierungsbeständigen Abdeckung im senkrechten Schnitt
dargestellt;
Fig. 19 wird die kupferbeschichtete Grundplatte mit einer an dem inneren
Rand des Durchgangsloches aufgebrachten nichtelektrolytischen Kupfer
plattierung im senkrechten Schnitt dargestellt.
Fig. 20 bis 28 zeigen eine vierte Ausführungsform der Erfindung,
und in
Fig. 20 wird eine mit Haftmittel beschichtete Grundplatte im senkrechten
Schnitt dargestellt;
Fig. 21 wird eine mit Haftmittel beschichtete Grundplatte mit einem darin
vorgesehenen Durchgangsloch im senkrechten Schnitt dargestellt;
Fig. 22 wird die mit Haftmittel beschichtete Grundplatte mit darauf ange
wandter Katalysatorbehandlung im senkrechten Schnitt darge
stellt;
Fig. 23 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten plattierungsbeständigen Abdeckung im senkrechten Schnitt
dargestellt;
Fig. 24 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten nichtelektrolytischen Kupferplattierung, um dort die Schal
tungen der ersten Schicht zu bilden, im senkrechten Schnitt
dargestellt;
Fig. 25 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten plattierungsbeständigen Abdeckung im senkrechten
Schnitt dargestellt;
Fig. 26 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten elektrisch leitenden Paste im senkrechten
Schnitt dargestellt;
Fig. 27 wird die mit Haftmittel beschichtete Grundplatte mit einer
darauf aufgebrachten chemischen Kupferplattierung im senkrechten
Schnitt dargestellt;
Fig. 28 wird die mit Haftmittel beschichtete Grundplatte mit einem darauf
aufgebrachten Überzug dargestellt.
Fig. 29 bis 31 zeigen eine fünfte Ausführungsform der Er
findung, und in
Fig. 29 wird die mit Haftmittel beschichtete Grundplatte wie in Fig. 27
aber mit einer darauf aufgebrachten Widerstandspaste darge
stellt;
Fig. 30 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten elektrisch leitenden Paste im senkrechten
Schnitt dargestellt;
Fig. 31 wird die mit Haftmittel beschichtete Grundplatte mit einem darauf
aufgebrachten Überzug im senkrechten Schnitt dargestellt.
Fig. 32 bis 34 zeigen eine sechste Ausführungsform der Er
findung, und in
Fig. 32 wird die mit Haftmittel beschichtete Grundplatte wie in Fig. 27
aber mit einer darauf aufgebrachten dielektrischen Paste
dargestellt;
Fig. 33 wird die mit Haftmittel beschichtete Grundplatte mit einer darauf
aufgebrachten elektrisch leitenden Paste im senkrechten
Schnitt dargestellt; und
Fig. 34 wird die mit Haftmittel beschichtete Grundplatte mit einem darauf
aufgebrachten Überzug im senkrechten Schnitt dargestellt.
In den Fig. 1 bis 11 trägt eine Polymer-Grund
platte 1 Kupferbeschichtungen 8 an den Plattenseiten und
ist dadurch, wie in Fig. 1 dargestellt, eine kupferbeschichtete Grund
platte 3. Die kupferbeschichtete Grundplatte 3 wird be
arbeitet, um ein Durchgangsloch 4 zu erhalten, das, wie in Fig. 2 darge
stellt, in senkrechter Richtung hindurch reicht. Die kupferbeschichtete
Grundplatte 3 wird dann mit einem Katalysator behandelt, um auf beiden
Seiten und auf dem inneren Rand 4 a des Durchgangsloches 4 mit
Metallpartikeln 5 versehen zu werden, wie in Fig. 3 dargestellt.
Die Katalysatorbehandlung der kupferbeschichteten Grundplatte 3
wird mit einem Katalysator aus Palladiumchlorid (PdCl2) und Zinnchlorid
(SnCl2) oder einer Alkalikatalysatorlösung nur aus Palladium durchgeführt,
und dann werden die Metallpartikel 5 aus Palladium, wie vorher erwähnt,
auf den Flächen der kupferbeschichteten Grundplatte 3 aufgebracht. Die
Metallpartikel 5 dienen als Keime, um das Kupfer in der
nachfolgenden nichtelektrolytischen Kupferbeschichtung abzuscheiden.
In der Beschreibung ist jetzt zu beachten, daß das Verfahren,
um eine chemische Kupferplattierung durchzuführen, nachdem die Katalysatorbe
handlung gemacht wurde, hier eine "nichtelektrolytische Kupferplattierung"
genannt wird, und daß das Verfahren eine chemische Kupferplattierung auf einer
elektrisch leitenden Kupferpaste durchzuführen, ohne darauf eine Kataly
satorbehandlung zu machen, hier eine "chemische Kupferplattierung" genannt
wird.
Nachdem die Katalysatorbehandlung abgeschlossen ist, wird die
kupferbeschichtete Grundplatte 3, wie in Fig. 4 dargestellt, gewaschen
und dann getrocknet. Dadurch werden die Metallpartikel 5 von der kupfer
beschichteten Grundplatte 3 entfernt, mit Ausnahme der Metallpartikel,
die am inneren Rand 4 a des Durchgangsloches 4 angebracht sind. Eine
ätzbeständige Abdeckung 7 wird auf beiden Seiten der kupferbeschich
teten Grundplatte 3 aufgetragen, außer auf deren vorbestimmten Bereichen 3 a,
welche ohne elektrisch leitende Schaltungen der ersten darauf aufgebrachten
Schicht, wie in Fig. 5 dargestellt, verbleiben. Danach wird die kupferbe
schichtete Grundplatte 3 mit Ätzmittel behandelt, um auf beiden Seiten davon
eine Vielzahl elektrisch leitender Schaltungen C 1 der ersten Schicht
mittels der Kupferbeschichtungen 8, zu erzeugen, wie in Fig. 6 dargestellt.
In diesem Fall ist eine der Schaltungen C 1 der ersten Schicht dazu vorgesehen,
auf das Durchgangsloch 4 auf jeder Seite der kupferbeschichteten Grund
platte aufgebracht zu werden.
Danach wird eine plattierungsbeständige Abdeckung 6 auf den Teilen
3 a der kupferbeschichteten Grundplatte 3 aufgebracht, wo keine Schal
tungen C 1 der ersten Schicht, wie in Fig. 7 dargestellt, aufgebracht sind.
Die Abdeckung 6 ist z. B. die von Asahi Chemical Research Laboratory Co.,
Ltd. entwickelte plattierungsbeständige Abdeckung CR-2001, deren Zusammensetzung weiter unten beschrieben ist. Danach wird die
kupferbeschichtete Grundplatte 3 z. B. auf eine Temperatur von 150°C
ungefähr 30 Minuten lang erhitzt, um gehärtet zu werden. Wie in Fig. 8 darge
stellt, wird dann eine elektrisch leitende Kupferpaste 9, z. B. die von
Asahi Chemical Research Laboratory Co., Ltd. entwickelte elektrisch lei
tende Kupferpaste ACP-007P gemäß der US-PS 43 53 816, auf beiden Seiten der kupferbeschichteten
Grundplatte 3 mittels Siebdruck in einer Weise aufgetragen, daß mindestens
zwei der elektrisch leitenden Schaltungen C 1 miteinander auf beiden Seiten
der Grundplatte 3 elektrisch verbunden werden. Danach wird die
kupferbeschichtete Grundplatte 3 auf eine Temperatur von 150°C 30-60 Minuten er
hitzt, um gehärtet zu werden.
Die kupferbeschichtete Grundplatte 3 erhält dann eine Vorplattierungs
behandlung. Die kupferbeschichtete Grundplatte 3 wird dabei beispiels
weise für mehrere Minuten mit einer wäßrigen Lösung aus 4-5% Gewichtsteilen
Natronlauge (NaOH) gewaschen und danach wird für mehrere Minuten eine Ober
flächenbehandlung mittels einer Lösung aus 5-10% Gewichtsteilen
Salzsäure (HCl) angewandt. Mit dieser Oberflächenbehandlung werden viele
Kupferpartikel auf der Oberfläche der elektrisch leitenden Kupferpaste 9
von dessen Bindemittel freigelegt, welche als Keime beim nachfolgenden
Schritt der Kupferplattierung verwendet werden können. In diesem Fall
wird die Katalysatorbehandlung nicht benötigt, welche anderen
falls bei der normalen nichtelektrolytischen Kupferplattierung erforderlich sein
mag.
In der nächsten Stufe wird die kupferbeschichtete Grundplatte 3
in ein chemisches Kupferplattierungsbad getaucht, um wie in Fig. 9 dargestellt
eine chemische Kupferplattierung auf der Oberfläche der elektrisch leitenden
Kupferpaste 9 auszuführen. Als Ergebnis werden Kupferplattierungen 10 zur
Bildung der elektrisch leitenden Schaltungen C 2 der zweiten Schicht er
halten, die auf beiden Seiten der kupferbeschichteten Grundplatte 3 vor
gesehen sind, und jede ist mit mindestens zwei elektrisch leitenden Schal
tungen C 1 der ersten Schicht angrenzend dazu elektrisch verbunden.
Dieses chemische Kupferplattierungsbad hat einen pH-Wert von 11-13 und eine Temperatur von
65°C-75°C. Die Dicke der Kupferplattierungsschicht 10 ist mehr als 5 µm
bei einer Plattierungsgeschwindigkeit von 1,5 µm-3 µm pro Stunde.
Darauf folgend wird die plattierungsbeständige Abdeckung 6 auf
beiden Seiten der Grundplatte 3 aufgetragen, außer an dem Durchgangsloch 4
und den Schaltungen C 1 der ersten Schicht um das Durchgangsloch 4. Dann
wird die Grundplatte 3 erhitzt, um die Abdeckung 6 zu härten. Danach wird,
wie in Fig. 10 dargestellt, eine Aktivierungsbehandlung und danach eine
nichtelektrolytische Kupferplattierung am inneren Rand 4 a des Durchgangs
loches 4 durchgeführt, um dort eine Kupferplattierungsschicht 10 zu bilden und
die Schaltungen C 1 der ersten Schicht, die sich auf beiden Seiten der
kupferbeschichteten Grundplatte 3 um das Durchgangsloch 4 befinden,
miteinander elektrisch zu verbinden. Auf diese Weise werden, wie in
Fig. 11 dargestellt, mindestens vierschichtige Schaltungen C 1, C 2 auf
beiden Seiten der kupferbeschichteten Grundplatte 3 geschaffen. In diesem
Fall werden die Schaltungen C 1, die um das Durchgangsloch 4 auf beiden
Seiten der kupferbeschichteten Grundplatte 3 ausgebildet sind, durch die
Kupferplattierungsschicht 10, die am inneren Rand 4 a des Durchgangsloches 4
ausgebildet ist, miteinander elektrisch verbunden.
Somit werden die elektrisch leitenden Schaltungen C 2 der zweiten
Schicht mit der Kupferplattierungsschicht 10 und der elektrisch leitenden Kupfer
paste 9 auf beiden Seiten der kupferbeschichteten Grundplatte 3 sowie die
Schaltungen C 1, C 2 aus mindestens vier Schichten auf beiden Seiten der
kupferbeschichteten Grundplatte 3 gebildet. Damit ist eine Druck
schaltungsgrundplatte 12, wie in Fig. 11 dargestellt, fertiggestellt.
Die Erfindung kombiniert ein Subtraktiv
verfahren und ein Additivverfahren richtig miteinander, um
leicht die Schaltungen C 1, C 2 mit mindestens vier Schichten auf beiden
Seiten der kupferbeschichteten Grundplatte 3 zu bilden.
Die Fig. 1 bis 9 und Fig. 12 bis 15 erläutern eine
zweite Ausführungsform der Erfindung mit gleichen Bezugszeichen
für Teile, die für
beide Ausführungsformen gemeinsam sind. Bei der zweiten Ausführungs
form sind die Vorgänge dieselben wie bei der ersten Ausführungsform, bis
die Schaltungen C 1, C 2 der ersten und zweiten Schichten auf beiden Seiten
der kupferbeschichteten Grundplatte 3 in Fig. 9 gebildet sind. Deshalb
wird die Erklärung der Vorgänge hier ausgelassen und die Vorgänge von Fig.
12 bis 15 zur Bildung einer Widerstandsschaltung werden wie folgt
erklärt.
Wie in Fig. 12 dargestellt, wird eine Widerstandspaste 14 mit
einem vorbestimmten elektrischen Widerstandswert auf die plattierungs
beständige Abdeckung 6 auf beiden Seiten der kupferbeschichteten Grund
platte 3 aufgebracht und danach wird die Grundplatte 3 erhitzt, um die
Widerstandspaste 14 zu härten. Danach, wie in Fig. 13 dargestellt, wird
eine elektrisch leitende Paste 15 wie z. B. Silberpaste auf beiden Seiten der
kupferbeschichteten Grundplatte 3 so aufgetragen, daß die
Schaltungen C 1 der ersten Schicht, die sich auf beiden Seiten seitlich
jeder Widerstandspaste 14 befinden, elektrisch verbunden werden, und wird die Grundplatte 3 zum
Härten erhitzt, um Widerstandsschaltungen 13 auf beiden Seiten der
kupferbeschichteten Grundplatte 3 zu bilden. Somit erhält die kupferbe
schichtete Grundplatte 3 die Schaltungen C 1, C 2 aus mindestens vier
Schichten einschließlich der Widerstandsschaltung 13 auf beiden Seiten
davon gebildet.
Darauf folgend, wie in Fig. 14 dargestellt, wird die plattierungsbe
ständige Abdeckung 6 auf beiden Seiten der kupferbeschichteten Grundplatte,
außer an dem Durchgangsloch 4 und den Schaltungen C 1 der ersten Schicht, die
um das Durchgangsloch 4 ausgebildet sind, in derselben Weise wie in Fig. 10
der ersten Ausführungsform aufgetragen und danach zum Härten erhitzt. Als
nächstes wird eine Aktivierungsbehandlung am inneren Rand 4 a des Durch
gangsloches 4 durchgeführt und danach wird eine nicht elektrolytische
Kupferplattierung durchgeführt, um dort die Kupferplattierung 10 zu schaffen und um die
Schaltungen C 1 der ersten Schicht, die sich jeweils um das Durchgangsloch 4 auf
beiden Seiten der kupferbeschichteten Grundplatte 3, wie in Fig. 15 darge
stellt, befinden, elektrisch zu verbinden. Auf diese Weise werden die
Schaltungen C 1, C 2 aus mindestens vier Schichten einschließlich der Wider
standsschaltung 13 auf beiden Seiten der kupferbeschichteten Grundplatte 3
gebildet und die Druckschaltungsgrundplatte 22 ist fertiggestellt.
Somit werden gemäß der zweiten Ausführungsform die Schaltungen C 1, C 2 aus
mindestens vier Schichten einschließlich der Widerstandsschaltung 13 auf
beiden Seiten der kupferbeschichteten Grundplatte 3 mittels der rich
tigen Kombination des Subtraktivverfahrens und des Additivver
fahrens, ausgebildet.
Die Fig. 1 bis 9 und Fig. 16 bis 19 erläutern eine
dritte Ausführungsform der Erfindung mit gleichen Bezugszeichen
für Teile, die für die drei Ausführungsformen gemeinsam sind. Bei der
dritten Ausführungsform sind die Vorgänge dieselben wie bei der ersten
und zweiten Ausführungsform, bis die Schaltungen C 1, C 2 der ersten und
zweiten Schicht auf beiden Seiten der kupferbeschichteten Grundplatte 3
in Fig. 9 gebildet sind. Deshalb wird die Erklärung der Vorgänge hier
ausgelassen und die Vorgänge von Fig. 16 bis 19 zur Bildung einer Kondensator
schaltung werden wie folgt erklärt.
In Fig. 16 wird eine dielektrische Paste 18 auf einen
Teil der Schaltung C 1 der ersten Schicht oder einer Schaltung C 2 der
zweiten Schicht auf beiden Seiten der kupferbeschichteten Grundplatte 3
aufgebracht und dann erhitzt, um gehärtet zu werden. Danach, wie in
Fig. 17 dargestellt, wird eine elektrisch leitende Paste 19, z. B. eine
Silberpaste auf beiden Seiten der kupferbeschichteten Grundplatte 3
so aufgebracht, daß die dielektrische Paste 18 mit einer anderen
Schaltung C 1, die von der Schaltung C 1, auf welcher die dielektrische
Paste 18 aufgetragen wird, beabstandet ist, und der plattierungsbeständigen Ab
deckung 6, die sich dazwischen befindet, elektrisch verbunden werden.
Danach wird die elektrisch leitende Paste 19 zum Härten erhitzt. Dadurch
wird auf jeder Seite der kupferbeschichteten Grundplatte 3 eine
Kondensatorschaltung 16 geschaffen. Danach, wie in Fig. 18 darge
stellt, wird die plattierungsbeständige Abdeckung 6 auf beiden Seiten der
kupferbeschichteten Grundplatte 3 mit Ausnahme des Durchgangslochs 4 und der
Schaltungen der ersten Schicht, die sich um das Durchgangsloch 4 be
finden, aufgetragen und zum Härten erhitzt. Eine Aktivierungsbe
handlung wird dann am inneren Rand 4 a des Durchgangsloches 4 und danach
eine nichtelektrolytische Plattierung am inneren Rand 4 a durchgeführt, um
dort die Kupferplattierungsschicht 10 auszubilden, um die Schaltungen C 1, die
sich jeweils um das Durchgangsloch 4 auf beiden Seiten der kupferbe
schichteten Grundplatte 3 (wie in Fig. 19 dargestellt) befinden, elektrisch
zu verbinden. Dadurch werden die Schaltungen C 1, C 2 aus mindestens vier
Schichten einschließlich der Kondensatorschaltung 16 auf
beiden Seiten der kupferbeschichteten Grundplatte 3 geschaffen.
In Fig. 17 wird die elektrisch leitende Paste 19 nur an die
Schaltung C 1 auf der rechten Seite der plattierungsbeständigen Abdeckung 6
auf jeder Seite der Grundplatte 3 angeschlossen. Die elektrisch leitende
Paste 19 kann auch an die Schaltung C 2 der zweiten Schicht ange
schlossen werden.
Auf diese Weise werden das Subtraktivverfahren und das Additiv
verfahren richtig kombiniert, um die elektrisch leitenden Schal
tungen C 1, C 2 aus mindestens vier Schichten einschließlich der
Kondensatorschaltung 16 auf beiden Seiten der kupferbeschichteten Grund
platte 3 zu schaffen, und damit ist die Druckschaltungsgrundplatte 32, wie
in Fig. 19 dargestellt, fertiggestellt.
Bei dieser Ausführungsform werden die Schaltungen C 1, C 2 der ersten
und zweiten Schicht aufeinander auf jeder Seite der kupferbeschichteten
Grundplatte 3 aufgebaut. Die Schaltungen sind jedoch nicht auf zwei
Schichten auf jeder Seite der Grundplatte 3 begrenzt. Die Verfahrensschritte
können wiederholt auf der plattierungsbeständigen Abdeckung 6 auf jeder Seite
der Grundplatte 3 durchgeführt werden, um mehr als drei Schaltungsschichten,
d. h. mehr als sechs Schaltungsschichten zusammen auf beiden Seiten der
kupferbeschichteten Grundplatte 3 zu bilden.
In Fig. 20 bis 28 wird eine vierte Ausführungsform
der Erfindung erklärt. Eine Polymer-Grundplatte 10 hat auf beiden Seiten
ein Haftmittel 20 aufgebracht, womit, wie in Fig. 20 darge
stellt, eine mit Haftmittel beschichtete Grundplatte 30 geschaffen wird. Die mit Haft
mittel beschichtete Grundplatte 30 wird bearbeitet, um ein Durchgangsloch 40
mit einem inneren Rand 40 a zu erhalten, das ganz durch die Dicke der Platte
reicht, wie in Fig. 21 dargestellt. Die mit Haftmittel beschichtete Grund
platte 30 wird dann einer Katalysatorbehandlung ausgesetzt und danach
werden Metallpartikel 50 an beiden Seiten der Grundplatte und dem inneren
Rand 40 a des Durchgangsloches 40, wie in Fig. 22 dargestellt, aufgebracht.
Die Metallpartikel 50 können beispielsweise Palladium (Pd) sein und werden als
Vielzahl von Keimen für die nachfolgende nichtelektrolytische Kupferplattierung be
nutzt.
Die Katalysatorbehandlung der mit Haftmittel beschichteten Grund
platte 30 wird mit einem Katalysator aus Palladiumchlorid (PdCl2) und
Zinnchlorid (SnCl2) oder einem Alkalikatalysator nur aus Palladium durch
geführt und danach werden Metallpartikel 50 aus Palladium auf den Flächen
der mit Haftmittel beschichteten Grundplatte 30 aufgebracht. Die Metallpar
tikel 50 dienen als Keime, um daran Kupfer in der nach
folgenden nichtelektrolytischen Kupferplattierung abzuscheiden. Da
Palladium und Kupfer beides Metalle sind und wenig Energie benötigt wird,
um eine Oberfläche zwischen ihnen zu schaffen und die
atomare Anordnung einer im wesentlichen gleichen Periode haben (beide gehören
zum kubisch-flächenzentrierten Gitter und die Gitterkonstanten sind
ungefähr 3.8898 Å bzw. 3.6150 Å), wird das Kupfer nach und nach
in der nichtelektrolytischen Kupferplattierung freigelegt und dadurch kann
die Kupferplattierung auf den Metallpartikeln 50 aufgebracht werden.
Nachdem die Katalysatorbehandlung abgeschlossen ist, wird eine
plattierungsbeständige Abdeckung 60, wie die von Asahi Chemical Research
Laboratory Co., Ltd. entwickelte Abdeckung CR-2001, auf beiden Seiten der mit
Haftmittel beschichteten Grundplatte 30 auf die Teile aufgetragen, wo wie in
Fig. 23 dargestellt, keine Schaltungen ausgebildet sind. Die
plattierungsbeständige Abdeckung 60 wird dann auf ungefähr 150°C für etwa
30 Minuten zum Härten erhitzt. Eine nichtelektrolytische Kupfer
plattierung wird auf Seiten der mit Haftmittel beschichteten Grundplatte 30
außer den Teilen, die die plattierungsbeständige Abdeckung 60 darauf aufge
tragen haben, und auf dem inneren Rand 40 a des Durchgangsloches 40 durchgeführt, wie in
Fig. 24 dargestellt. Mit der nichtelektrolytischen Kupfer
plattierung wird eine Kupferplattierungsschicht 80 mit einer Dicke von 1,0 µm-3,0 µm
pro Stunde in einem Kupferplattierungsbad einer Temperatur von ungefähr
70°C und bei pH 12 geschaffen, obwohl die erwähnten Werte mehr oder weniger davon ab
weichen können, in Abhängigkeit von der Zusammensetzung des Kupferplattierungsbades.
Von der Kupferplattierung wird besonders eine Mindestdicke von 5 µm
verlangt, und die Plattierungszeit soll 1,7-5 Stunden sein. Dadurch wird eine
Kupferplattierungsschicht 80 zur Bildung der Schaltungen C 10 der ersten Schicht
auf beiden Seiten der mit Haftmittel beschichteten Grundplatte 30 geschaffen.
Die Schaltungen C 10 der ersten Schicht sind auf beiden Seiten der Grund
platte 30 durch die Kupferplattierungsschicht 80 des inneren Randes 40 a des
Durchgangsloches 40 elektrisch miteinander verbunden.
Eine plattierungsbeständige Abdeckung 60 wird wieder auf beiden
Seiten der mit Haftmittel beschichteten Grundplatte 30 auf den Teilen aufgetragen, wo
die plattierungsbeständige Abdeckung 60 vorher aufgetragen wurde oder
auf Teilen der Schaltungen C 10 der ersten Schicht, die nicht mit den
Schaltungen der zweiten Schicht elektrisch verbunden werden sollen,
wie in Fig. 25 dargestellt ist.
Die Abdeckung 60 wird zum Härten erhitzt.
Wie in Fig. 26 dargestellt, wird danach eine elektrisch
leitende Kupferpaste 90, wie die von Asahi Chemical Research Laboratory
Co., Ltd. entwickelte Paste ACP-007P, welche zur Kupferplattierung
besonders geeignet ist, mittels Siebdruck auf den Teilen, die die
plattierungsbeständige Abdeckung 60 wiederholt darauf aufgetragen haben, auf beiden
Seiten der mit Haftmittel beschichteten Grundplatte aufgetragen und danach
bei einer Temperatur von ungefähr 150°C 30-60 Minuten lang zum Härten
erhitzt.
Die mit Haftmittel beschichtete Grundplatte 30 erhält dann eine Vor
plattierungsbehandlung. Die Grundplatte 30 wird dabei mehrere Minuten lang
mit einer wäßrigen Lösung aus 4-5% Gewichtsteilen Natronlauge (NaOH) ge
waschen, und danach wird mehrere Minuten lang eine Oberflächenbehandlung
mit einer wäßrigen Lösung aus 5-10% Gewichtsteilen Salzsäure (HCl) ange
wandt. Mit dieser Oberflächenbehandlung werden viele Kupferpartikel auf
der Oberfläche der elektrisch leitenden Kupferpaste 90 von dessen
Bindemittel freigelegt, welches als Keime beim nachfolgenden Schritt der
Kupferplattierung verwendet werden können. In diesem Fall
wird eine Katalysatorbehandlung nicht benötigt, welche andernfalls bei
der normalen nichtelektrolytischen Kupferplattierung erforderlich sein mag.
In der nächsten Stufe wird die mit Haftmittel beschichtete Grundplatte 30
in ein chemisches Kupferplattierungsbad getaucht, um wie in Fig. 27 dargestellt
eine chemische Kupferplattierung auf der Oberfläche der elektrisch leitenden
Kupferpaste 90 auszuführen. Als Ergebnis werden Kupferplattierungsschichten 100
zur Bildung der elektrisch leitenden Schaltungen C 20 der zweiten Schicht
auf beiden Seiten der mit Haftmittel beschichteten Grundplatte erhalten.
Dadurch werden die Schaltungen C 20 der zweiten Schicht mit den angrenzenden
Schaltungen C 10 der ersten Schicht elektrisch verbunden. Dieses
chemische Kupferplattierungsbad hat pH 11-13 und eine Temperatur von 65°C-75°C
und die Dicke der Kupferplattierungsschicht 100 ist mehr als 5 µm bei einer
Plattierungsgeschwindigkeit von 1,5 µm-3 µm pro Stunde.
Auf diese Weise können die Schaltungen C 20 der zweiten Schicht
mit der Kupferplattierungsschicht 100 und der elektrisch leitenden Kupfer
paste 90 auf beiden Seiten der mit Haftmittel beschichteten Grundplatte 30
und demgemäß die Schaltungen C 10, C 20 mit min
destens vier Schichten auf beiden Seiten der mit Haftmittel beschichteten
Grundplatte 30 gebildet werden.
Letztlich, wie in Fig. 28 dargestellt, wird ein Überzug 110, wie
etwa die von Asahi Chemical Research Laboratory Co., Ltd. entwickelte
plattierungsbeständige Abdeckung CR-2001, auf beiden Seiten der mit Haftmittel
beschichteten Grundplatte 30 aufgetragen und damit ist die Druckschal
tungsgrundplatte 120 fertiggestellt.
Gemäß dieser Ausführungsform können die Schaltungen C 10, C 20 mit min
destens vier Schichten auf einer einzigen Grundplatte alleine mit Hilfe des
Haftmittelverfahrens aufgebaut werden.
In Fig. 27 und Fig. 29 bis 31 wird eine fünfte
Ausführungsform der Erfindung erklärt. Da die Ausführungsform bis zur Stufe
der Fig. 27 in derselben Weise wie die vierte Ausführungsform
ausgeführt wird, wird diese Zwischenerklärung hier ausgelassen und nur
die Stufen von Fig. 28 bis 31 werden erklärt, wobei gleiche Bezugszeichen
für Teile verwendet werden, die beiden Ausführungsformen gemeinsam sind.
In Fig. 29 wird eine Widerstandspaste 140 mit einem
vorbestimmten elektrischen Widerstandswert auf die Teile der plattierungsbe
ständigen Abdeckung 60, auf denen keine elektrisch leitende Kupferpaste 90
aufgebracht ist, auf beiden Seiten der mit Haftmittel beschichteten
Grundplatte 30 aufgebracht, und die Widerstandspaste 140 wird dann zum
Härten erhitzt. Eine elektrisch leitende Paste 150, wie z. B. Silberpaste,
wird dann auf beiden Seiten der Grundplatte 30 in einer Weise aufgebracht,
daß mit der Widerstandspaste 140 mindestens zwei Schaltungen C 10 der
ersten Schicht, die sich auf beiden Seiten der Widerstandspaste 140 be
finden, elektrisch verbunden werden, und die elektrisch leitende Paste 150
wird dann zum Härten erhitzt, wie in Fig. 30 dargestellt. Dadurch wird
auf jeder Seite der mit Haftmittel beschichteten Grundplatte 30 zusätzlich
zu den Schaltungen C 10, C 20 der ersten und zweiten Schicht eine Wider
standsschaltung 130 geschaffen, die in mindestens vier Schichten ausge
bildet ist. Dann wird der Überzug 110 auf beiden Seiten der mit Haftmittel
beschichteten Grundplatte 30 aufgebracht. Damit ist eine Druckschal
tungsplatte 220, wie in Fig. 31 dargestellt, durch das Haftmittel
verfahren fertiggestellt.
In Fig. 27 und Fig. 32 bis 34 wird eine
sechste Ausführungsform der Erfindung erklärt. Da diese Ausführungsform bis zur
Stufe der Fig. 27 wie die fünfte ausgeführt wird, wird
diese Zwischenerklärung hier ausgelassen und nur die Stufen von Fig. 32
bis Fig. 34 werden erklärt, wobei gleiche Bezugszeichen für die Teile verwen
det werden, die beiden Anwendungsformen gemeinsam sind.
In Fig. 32 wird eine dielektrische Paste 180
auf einen Teil
einer der Schaltungen C 10, C 20 der ersten und zweiten Schicht auf beiden
Seiten der Haftmittel beschichteten Grundplatte 30 aufgebracht und danach zum
Härten erhitzt. Eine elektrisch leitende Paste 190 wie z. B. Silberpaste
wird auf beiden Seiten der mit Haftmittel beschichteten Grundplatte 30 so
aufgebracht, daß mit der dielektrischen Paste 180 eine andere
Schaltung C 10 der ersten Schicht auf jeder Seite der Grundplatte 30
elektrisch verbunden wird und danach wird die elektrisch leitende Paste 190
zum Härten erhitzt. Auf diese Weise wird eine Kondensator
schaltung 160 auf jeder Seite der mit Haftmittel beschichteten Grundplatte 30
geschaffen, zuzüglich zu den Schaltungen C 10, C 20 mit mindestens vier
Schichten auf beiden Seiten der mit Haftmittel beschichteten Grundplatte 30.
Bei dieser Ausführungsform wird die elektrisch leitende Paste 190
verwendet, um die Schaltungen C 10 und C 20 der ersten und zweiten Schicht,
die sich auf der rechten Seite der plattierungsbeständigen Abdeckung 60 be
finden, elektrisch mit der dielektrischen Paste zu verbinden.
Letztlich, wie in Fig. 34 dargestellt, wird ein Überzug 110 auf
beiden Seiten der mit Haftmittel beschichteten Grundplatte 30 aufgebracht
und danach zum Härten erhitzt. Damit ist die Druckschaltungsplatte 320
fertiggestellt.
In dieser Ausführungsform sind die Schaltungen C 10, C 20 in zwei
Schichten auf jeder Seite der mit Haftmittel beschichteten Grundplatte 30
aufgebaut. Es versteht sich von selbst, daß die Verfahrensschritte
auf dem Überzug 110 wiederholt werden können, um die
Schaltungsschichten weiter zu erhöhen, z. B. bis zu mehr als sechs Schaltungsschichten.
Nachfolgend werden die elektrisch leitende
Paste, die elektrische Widerstandspaste, die plattierungsbeständige Paste
und die dielektrische Paste, die in dieser Erfindung ver
wendet werden, kurz beschrieben.
Hinsicht der von Asahi Chemical Research Laboratory Co., Ltd.
entwickelten Paste ACP-007P, beispielsweise verwendet als elektrisch leitende
Paste, welcher besonders zur Kupferplattierung anwendbar ist, ist es
allgemein bekannt, daß Kupfer leicht oxidiert und daß ganz besonders Kupfer
in Form von Pulverpartikeln noch leichter oxidiert werden kann, weil
die freigelegte äußere Oberfläche vergrößert wird. Im Gegensatz zu nicht
oxidierenden Pasten aus teueren Metallen, wird es notwendig, bei einer
Paste mit solchen Bestandteilen die oxidierte Schicht
der Kupferpulverpartikel zu entfernen und auch die Reoxidation der
Kupferpartikel vermeiden. Um eine elektrisch leitende Kupferpaste
zu erhalten, welche einfach einzusetzen ist und gut auf dem Grundmaterial haftet,
ist es wichtig, die Bestandteile wie Kupferpulver,
Bindemittel, spezielle Zusatzstoffe (z. B. Anthrazen, Anthrazencarbonsäure,
Anthradin, Anthranilsäure), Dispersions- und Lösemittel richtig zu
wählen und richtig zu mischen.
Die Kupferpartikel haben abhängig von ihrem Herstellungsverfahren,
unterschiedlichen Aufbau. Beim elektrolytischen Verfahren
werden die Kupferpartikel mit hoher Reinheit und auch in verzweigten
Formen abgeschieden. Beim Reduktionsverfahren, wo die Oxide durch ein redu
zierendes Gas reduziert werden, werden Kupferpartikel mit schwammigen und
porösen Formen erhalten.
Die elektrisch leitende Paste, die im Zusammenhang mit der
Erfindung verwendet werden soll, muß die folgenden
Eigenschaften haben:
- 1. Zur Bildung feiner Muster muß sie mittels Siebdruck leicht auf zutragen sein.
- 2. Sie muß fest auf der Grundplatte haften.
- 3. Sie muß gegen ein Alkalibad zur chemischen Kupferplattierung bei hoher Temperatur beständig sein.
- 4. Sie muß gut auf der Kupferplattierung haften.
- 5. Sie muß über die Zeit, um eine stabile Druckbarkeit zu gewährleisten, eine unveränderliche Viskosität haben.
Um die oben erwähnten Erfordernisse zu befriedigen, wird von der
elektrisch leitenden Kupferpaste verlangt, daß sie Kupferpartikel von hoher Rein
hiet in verzweigter Form, wie sie bei der Elektrolyse abgeschieden werden, und/oder Kupferpartikel in
porös-schwammiger Form enthält, wie sie aus Metalloxiden reduziert
werden. Die Kupferpartikel können in Flocken ver
arbeitet werden.
Weiterhin, um den Gehaltsanteil der Kupferpartikel in der Paste
zu erhöhen, ist es erforderlich, die Kupferpartikel mit unterschiedlichen
Größen und Formen zu maximaler Dichte zu bringen.
Hinsichtlich des Bindemittels der elektrisch leitenden Paste
wird von dem Bindemittel verlangt, als Träger für viele Kupferpartikel
und als wirksames Haftmittel auf der Grundplatte zu wirken. Weiter
hin muß das Bindemittel einem Alkalibad einer chemischen Kupferplattierung
widerstehen.
Es wurde herausgefunden, daß elektrisch leitende Kupferpaste dann
am besten war, wenn die Kupferpaste ein Epoxyharz enthielt.
Die Kupferplattierung, die auf der
elektrisch leitenden Kupferpaste ACP-007P abgelagert wird, ist
rötlich-braun und pastenartig und hat eine Viskosität von
300-500 Pas bei einer Temperatur von 25°C. Die Hafteigenschaft auf
einer kupferbeschichteten Grundplatte und einer Harzgrundplatte wurde
durch einen Abziehtest bestätigt. Weiterhin wurden die Hafteigenschaften
auf einer elektrisch leitenden Paste durch den Abziehtest bestätigt.
Die Bestandteile der elektrisch leitenden Kupferpaste und deren
Leitfähigkeit sind im Einzelnen in der
US-PS 43 53 816
beschrieben.
Die elektrische Widerstandspaste enthält als elek
trisches Leitelement ein hochreines veredeltes Pulver aus Kohlenstoff oder Graphit oder dergl.
und ein wärmegehärtetes Harz
wie z. B. Epoxyharz, Phenolharz, Melaminharz, Acrylharz oder dergl. als
Bindemittel, und sie enthält weiterhin als Viskositätsmodifizierer eine Lösung,
die bei hoher Temperatur langsam verdunstet.
Von jedem der Bestandteile der elektrischen Widerstandspaste
wird eine bestimmte Eigenschaft verlangt.
Zum Beispiel müssen die Partikel fein und gleichmäßig und weiter
hin von hoher Reinheit sowie hoher Qualität sein. Weiterhin müssen die
Partikel geringe Unterschiede im elektrischen Widerstandswert haben und
müssen mit dem hinzuzumischenden Harz verträglich sein.
Hinsichtlich der Polymereigenschaften ist es vorzuziehen, daß die Paste
von den Partikeln leicht gelöst wird und nicht filmig
wird, wenn sie lange Zeit normalen Temperaturen ausgesetzt wird.
Von der Paste wird weiter verlangt, nicht bei normaler Temperatur zu härten
und schnell unter Hitze zu härten. Die gehärtete Paste darf im Volumen
nicht variieren und muß etwas geschmeidig sein und weiterhin gut auf
der Grundplatte haften. Weiterhin muß die Paste widerstandsfähig
gegen Hitze und Luftfeuchtigkeit sein und sie muß auch gut auf der
Grundierung sowie auf dem Überzug haften.
Hinsichtlich der Löseeigenschaften wird verlangt, daß die
Paste bei den aufeinanderfolgenden Druckvorgängen stabilisiert wird, d. h. daß sie
die Drucke nicht füllt und den Emulsionsfilm nicht verschlechtert.
Von der Paste wird weiter verlangt, bei normaler Temperatur eine kleine
Verdunstungsgeschwindigkeit zu haben und zögernd Wasser aufzunehmen,
nicht zu abrupt ihre Viskosität bei ±10°C Temperatur zu ändern, nicht giftig
zu sein und/oder störenden Geruch bei normaler Temperatur und im Dampf
während des Erhitzens zu haben.
Die elektrische Widerstandspaste wie z. B. die Paste TU-1K wurde
von Asahi Chemical Research Laboratory Co., Ltd. so entwickelt, daß sie
einen sehr stabilen Widerstand aufrecht hält, d. h. die Widerstands
schwankungsrate beträgt bei einer Löttemperatur von 240°C nur ungefähr 0,5%.
Weiterhin absorbiert die Paste nicht abrupt Hitze und reagiert sie nicht
auf Hitze, bis die Löttemperatur erreicht ist, wie es eine
Aufzeichnung der Wärmedifferenzkurve zeigt, und deshalb ist die Volumen
veränderung des Widerstandes extrem klein.
Hinsichtlich der plattierungsbeständigen Abdeckung, wie z. B. der von
Asahi Chemical Research Laboratory Co., Ltd. entwickelten
und für die Erfindung zu verwendenden Abdeckung CR-2001,
werden isolierende
und gleichzeitig alkalibeständige Eigenschaften verlangt.
Die Abdeckung wurde entwickelt, um den Säuregehalt länger als 4
Stunden in dem Alkalibad bei 70°C und pH 12 aufrecht zu erhalten, genau wie
das chemische Kupferplattierungsbad.
Ähnlich der elektrisch leitenden Paste ACP-007P enthält die Ab
deckung als Hauptkomponente ein Epoxyharz und wird durch ein 180-Maschen (180 mesh)
Polyestersieb gedruckt und dann zum Härten 30 Minuten lang bei 150°C
erhitzt. Der Druckfilm ist vorzugsweise 15-30 µm, um Chemikalien
und Spannungen zu widerstehen. Die Hauptmerkmale sind wie folgt: Die
Abdeckung haftet gut auf der Grundplatte und einer Kupferschicht, auf welcher
die Abdeckung aufgetragen wird, und wird weiterhin nicht ver
schlechtert, wenn sie für lange Zeit in ein Alkalibad mit pH 12 getaucht
wird. Die Abdeckung ist im praktischen Gebrauch völlig sicher, weil der
zu benutzende Härter Alkali ist, das wenig Gift enthält. Die Ab
deckung wird durch Siebdruck aufgetragen und enthält 10 g Härter
gemischt mit 100 g der Hauptkomponente und wird in einer
Zeit von 15-30 Minuten bei 150-200°C Temperatur gehärtet.
Die plattierungsbeständige Abdeckung
hat
eine Oberflächenhärte von mehr als 8 H bei Bleistiftmessung, eine Lösungs
beständigkeit (in Trichlorethylen) von mehr als 15 Sekunden, eine
Beständigkeit gegenüber Lötwärme (260°C) von mehr als 5 Zyklen, einen Ober
flächenisolierwiderstand von mehr als 5 × 1013 Ohm, einen Volumen
widerstand von 1 × 1014 Ohm × cm (15 µm), Beständigkeit
gegenüber Spannung von mehr als 3,5 kV (15 µm) und einen dielektrischen Verlustfaktor (1 MHz)
von weniger als 0,03.
Die für die Erfindung zu verwendende
dielektrische Paste wurden den Typen 1 und 2 der Chip-Kondensatornorm entsprechend ent
wickelt, wobei die elektrostatische Kapazität 100 pF-1000 pF beträgt. Die
dielektrische Paste wird aus Bariumtitanat (BaTiO3) hergestellt, welches
zu Flocken oder Platten gebrannt und zu Partikeln von 2 µm-10 µm vermahlen
wird, welche dann bei mehr als 50 Gew.-%
Partikel mit einem Bindemittel und weiter mit einer organischen Lösung
gemischt und zu einer Paste geknetet werden. Als Bindemittel kann ein Harz
wie Phenolharz, Epoxyharz, Melaminharz etc. verwendet werden. Als Lösemittel
kann Butylcarbitol als Hauptgrundstoff zusammen mit Carbitol- oder Butyl
cellsol benutzt werden.
Hauptbestandteile des Harzes:
- a) Epoxyharz vom Kresolnovolacktyp
- b) Magnesiumsilicat als mineralischer Füllstoff
- c) Silicon als Beschichtungs-Zusatzstoff
- d) Butylcarbitol-Lösemittel
Härter:
- Guanidinverbindung, Imidazolderivat und Butylcarbitol- Lösemittel
Mischungsverhältnis:
- Hauptbestandteil/Härter = 100 g : 10 g
- a) Phenolharz vom Resoltyp
- b) Magnesiumsilicat als mineralischer Füllstoff
- c) Kohlepulver
- d) Butylcarbitol-Lösemittel
Die folgenden Beispiele erläutern die Erfindung weiter.
Eine elektrisch leitende Kupferpaste ACP-007P wurde direkt auf
eine Phenolpapiergrundplatte gedruckt und für eine vorbestimmte Zeit bei
150°C Temperatur zum Härten erhitzt. Danach wurde die Alkali- und Säure
behandlung an der Grundplatte und darauf folgend die chemische Kupferplattierung
ausgeführt, um eine chemische Kupferplattierungsschicht von 6 µm Dicke zu
erhalten. Ein Draht (zinnüberzogen, 0,5 mm ⌀) wurde an die
Meßbuchse gelötet (innerhalb von 3 Sekunden). In diesem Fall wurde ge
funden, daß die Zugfestigkeit der Lötung 5-6 N/mm2, wenn die
Paste in 30 Minuten gehärtet wurde und 6-7 N/mm2, wenn die Paste in 60 Minuten
gehärtet wurde.
Bei Verwendung einer Epoxyharzglasgrundplatte unter denselben
Bedingungen wurde gefunden, daß die Zugfestigkeit 6-7 N/mm2 war,
wenn die Paste in 30 Minuten gehärtet wurde und bis über 7 N/mm2, wenn die Paste in
60 Minuten gehärtet wurde.
Die plattierungsbeständige Abdeckung CR-2001 wurde auf eine Phenol
harzgrundplatte gedruckt und bei 150°C Temperatur 30 Minuten lang zum
Härten erhitzt. Darauf wurde die elektrisch leitende Kupfer
paste ACP-007P gedruckt und bei 150°C Temperatur für eine vorbestimmte
Zeit zum Härten erhitzt. Danach wurden die Alkali- und Säurebehandlung
und danach die chemische Kupferplattierung ausgeführt, um eine Kupferplattierungs
schicht von 6 µm Dicke zu bilden. Ein Draht (zinnüberzogen,
0,5 mm ⌀) wurde an die Meßbuchse gelötet (innerhalb von 3 Sekunden).
In diesem Fall wurde gefunden, daß die Zugfestigkeit der Lötung
6-7 N/mm2 war, wenn die Paste in 30 Minuten gehärtet wurde und bis über
7 N/mm2, wenn die Paste in 60 Minuten gehärtet wurde.
Bei Verwendung einer Epoxyharzglasgrundplatte unter den
selben Bedingungen wurde gefunden, daß die Zugfestigkeit ca. 7 N/mm2 war,
wenn die Paste in 30 Minuten gehärtet wurde und 7-8 N/mm2, wenn die Paste in
60 Minuten gehärtet wurde.
Claims (7)
1. Verfahren zur Herstellung von mehrschichtigen gedruck
ten Schaltungen unter Anwendung der Verfahrensschritte:
- a) Bohren einer beidseitig kupferbeschichteten Grundplatte;
- b) Katalysieren der gesamten Oberfläche der Grundplatte und Durchführen entsprechender Spülprozesse;
- c) beidseitiges Aufbringen einer ätzbeständigen Abdeckung im Positivdruck, Abätzen des nicht erforderlichen Kup fers und Strippen der Abdeckung zur Erzeugung einer ersten Leiterstruktur (C 1);
- d) beidseitiges Auftragen einer plattierungsbeständigen Abdeckung unter Aussparung der ersten Leiterstruktur, sowie thermisches Härten dieser Abdeckung;
- e) beidseitiges Auftragen einer polymeren oxidationsbestän digen Kupfer-Leitpaste zur Herstellung von Verbindungen innerhalb der ersten Leiterstruktur (C 1), sowie ther misches Härten dieser Paste;
- f) Behandeln der gemäß den Schritten a)-e) behandelten Grundplatte für mehrere Minuten mit Natronlauge sowie mit Salzsäure (Vorplattierungsbehandlung);
- g) Durchführen einer chemischen Kupferplattierung auf der Kupfer-Leitpaste zur Erzeugung einer zweiten Leiter struktur (C 2);
- h) beidseitiges Auftragen einer plattierungsbeständigen Abdeckung unter Aussparung der Bohrungen und der ersten Leiterstruktur (C 1) im Bereich der Bohrungen, sowie thermisches Härten dieser Abdeckung;
- i) Aktivierungsbehandlung in den Bohrlochwandungen;
- j) Durchführen einer nichtelektrolytischen Kupferplat tierung auf den Bohrlochwandungen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zwischen die Verfahrensschritte g) und h) die folgenden
Verfahrensschritte eingeschoben werden:
- 1. beidseitiges Auftragen einer Widerstandspaste auf ent sprechenden Stellen der plattierungsbeständigen Ab deckung, sowie thermisches Härten dieser Paste;
- 2. beidseitiges Auftragen einer polymeren Leitpaste zur Herstellung von Verbindungen zwischen der gehärteten Widerstandspaste und den Leiterstrukturen, sowie ther misches Härten dieser Paste.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zwischen die Verfahrensschritte g) und h) die folgenden
Verfahrensschritte eingeschoben werden:
- 1. beidseitiges Auftragen einer dielektrischen Paste auf einem Teil der ersten oder zweiten Leiterstruktur (C 1, C 2), sowie thermisches Härten dieser Paste;
- 2. beidseitiges Auftragen einer polymeren Leitpaste zur Herstellung von Verbindungen zwischen der dielektrischen Paste und den Leiterstrukturen, sowie thermisches Härten dieser Paste.
4. Verfahren zur Herstellung von mehrschichtigen gedruck
ten Schaltungen unter Anwendung der Verfahrensschritte:
- a) Bohren einer beidseitig mit Haftvermittler beschich teten Grundplatte;
- b) Katalysieren der gesamten Oberfläche der Grundplatte;
- c) beidseitiges Auftragen einer plattierungsbeständigen Abdeckung unter Aussparung von Bereichen, die für Lei terstrukturen vorgesehen sind, sowie thermisches Härten dieser Abdeckung;
- d) Durchführen einer nichtelektrolytischen Kupfer-Plattie rung auf den ausgesparten Bereichen und auf den Bohr lochwandungen zur Erzeugung einer ersten Leiterstruk tur (C 10);
- e) beidseitiges Auftragen einer weiteren plattierungsbe ständigen Abdeckung in gleichen Bereichen wie bei Schritt c) und/oder auf Teilen der ersten Leiterstruktur (C 10), sowie thermisches Härten dieser Abdeckung;
- f) Auftragen einer polymeren oxidationsbeständigen Kupfer- Leitpaste in Bereichen der wiederholten Auftragung der plattierungsbeständigen Abdeckung, sowie thermi sches Härten dieser Paste;
- g) Behandeln der gemäß den Schritten a)-f) behandelten Grundplatte für mehrere Minuten mit Natronlauge sowie mit Salzsäure (Vorplattierungsbehandlung);
- h) Durchführen einer chemischen Kupferplattierung auf der Kupfer-Leitpaste zur Erzeugung einer zweiten Leiter struktur (C 20);
- i) beidseitiges Auftragen einer plattierungsbeständigen Abdeckung unter Aussparung der Bohrungen und der er sten Leiterstruktur (C 10) im Bereich der Bohrungen, sowie thermisches Härten dieser Abdeckung.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß zwischen die Verfahrensschritte h) und i) die folgenden
Verfahrensschritte eingeschoben werden:
- 1. beidseitiges Auftragen einer Widerstandspaste in Berei chen der wiederholten Auftragung der plattierungsbe ständigen Abdeckung, sowie thermisches Härten dieser Paste;
- 2. beidseitiges Auftragen einer polymeren Leitpaste zur Herstellung von Verbindungen zwischen der gehärteten Widerstandspaste und den Leiterstrukturen, sowie ther misches Härten dieser Paste.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß zwischen die Verfahrensschritte h) und i) die folgenden
Verfahrensschritte eingeschoben werden:
- 1. beidseitiges Auftragen einer dielektrischen Paste auf einem Teil der ersten oder zweiten Leiterstruktur (C 10, C 20), sowie thermisches Härten dieser Paste;
- 2. beidseitiges Auftragen einer polymeren Leitpaste zur Herstellung von Verbindungen zwischen der dielektrischen Paste und den Leiterstrukturen, sowie thermisches Härten dieser Paste.
7. Verwendung einer Kupfer-Leitpaste
aus einem Gemisch von (unter flüssigen Bedingungen)
70-85 Gewichtsteilen Kupferpulver, 15-30 Gewichtsteilen Epoxyharz
und 0,2-5 Gewichtsteilen Anthrazen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP564686A JPH0237117B2 (ja) | 1986-01-14 | 1986-01-14 | Kibannidodenkairookeiseisuruhoho |
JP61005645A JPS62163395A (ja) | 1986-01-14 | 1986-01-14 | 基板に導電回路を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3700910A1 DE3700910A1 (de) | 1987-08-27 |
DE3700910C2 true DE3700910C2 (de) | 1989-06-22 |
Family
ID=26339617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873700910 Granted DE3700910A1 (de) | 1986-01-14 | 1987-01-14 | Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte |
Country Status (5)
Country | Link |
---|---|
US (1) | US4735676A (de) |
KR (1) | KR900003152B1 (de) |
DE (1) | DE3700910A1 (de) |
FR (1) | FR2593016B1 (de) |
NL (1) | NL8700078A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141388A (ja) * | 1986-12-03 | 1988-06-13 | 東芝ライテック株式会社 | 厚膜回路基板の製造方法 |
US4969979A (en) * | 1989-05-08 | 1990-11-13 | International Business Machines Corporation | Direct electroplating of through holes |
US5483217A (en) * | 1992-07-15 | 1996-01-09 | Nippondenso Co., Ltd. | Electronic circuit device |
US5284548A (en) * | 1993-03-03 | 1994-02-08 | Microelectronics And Computer Technology Corporation | Process for producing electrical circuits with precision surface features |
US5603847A (en) * | 1993-04-07 | 1997-02-18 | Zycon Corporation | Annular circuit components coupled with printed circuit board through-hole |
US5347258A (en) * | 1993-04-07 | 1994-09-13 | Zycon Corporation | Annular resistor coupled with printed circuit board through-hole |
US5725807A (en) * | 1993-05-17 | 1998-03-10 | Electrochemicals Inc. | Carbon containing composition for electroplating |
US5690805A (en) * | 1993-05-17 | 1997-11-25 | Electrochemicals Inc. | Direct metallization process |
US6171468B1 (en) | 1993-05-17 | 2001-01-09 | Electrochemicals Inc. | Direct metallization process |
US6710259B2 (en) | 1993-05-17 | 2004-03-23 | Electrochemicals, Inc. | Printed wiring boards and methods for making them |
US5476580A (en) * | 1993-05-17 | 1995-12-19 | Electrochemicals Inc. | Processes for preparing a non-conductive substrate for electroplating |
US6303181B1 (en) | 1993-05-17 | 2001-10-16 | Electrochemicals Inc. | Direct metallization process employing a cationic conditioner and a binder |
US5878487A (en) * | 1996-09-19 | 1999-03-09 | Ford Motor Company | Method of supporting an electrical circuit on an electrically insulative base substrate |
US6100787A (en) * | 1997-05-28 | 2000-08-08 | Motorola, Inc. | Multilayer ceramic package with low-variance embedded resistors |
US5976391A (en) * | 1998-01-13 | 1999-11-02 | Ford Motor Company | Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same |
DE19936198A1 (de) * | 1999-07-31 | 2001-02-01 | Mannesmann Vdo Ag | Leiterplatte |
DE19961683A1 (de) * | 1999-12-21 | 2001-06-28 | Philips Corp Intellectual Pty | Bauteil mit Dünnschichtschaltkreis |
SE523150C2 (sv) | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
JP2003243807A (ja) * | 2002-02-14 | 2003-08-29 | Nec Kansai Ltd | 配線基板及びその製造方法 |
US7276453B2 (en) * | 2004-08-10 | 2007-10-02 | E.I. Du Pont De Nemours And Company | Methods for forming an undercut region and electronic devices incorporating the same |
US7166860B2 (en) * | 2004-12-30 | 2007-01-23 | E. I. Du Pont De Nemours And Company | Electronic device and process for forming same |
JP5064379B2 (ja) * | 2005-04-20 | 2012-10-31 | フィブロ−テック,インコーポレイテッド | 銅粉末の生成方法、金属粉末の生成方法及びニッケル粉末の生成方法 |
CN103874320B (zh) * | 2012-12-17 | 2017-02-01 | 纬创资通股份有限公司 | 电路板及电路板的制造方法 |
WO2020133421A1 (zh) * | 2018-12-29 | 2020-07-02 | 深南电路股份有限公司 | 多样化装配印刷线路板及制造方法 |
KR102312521B1 (ko) * | 2020-06-09 | 2021-10-15 | (주)메쉬 | 열화상 카메라의 온도정확도 향상을 위한 외부 장착형 온도교정장치 및 이를 이용한 온도 측정 시스템 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2309196A1 (de) * | 1973-02-21 | 1974-09-05 | Matsushita Electric Ind Co Ltd | Verfahren zur herstellung gedruckter schaltungen |
JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
JPS56103260A (en) * | 1980-01-22 | 1981-08-18 | Asahi Kagaku Kenkyusho:Kk | Conductive paint containing copper powder |
DE3006117C2 (de) * | 1980-02-19 | 1981-11-26 | Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen |
DE3024030A1 (de) * | 1980-06-26 | 1982-01-14 | Siemens AG, 1000 Berlin und 8000 München | Rc-netzwerk in form einer folienschaltung |
US4424095A (en) * | 1981-01-12 | 1984-01-03 | Kollmorgen Technologies Corporation | Radiation stress relieving of polymer articles |
US4444848A (en) * | 1982-01-04 | 1984-04-24 | Western Electric Co., Inc. | Adherent metal coatings on rubber-modified epoxy resin surfaces |
US4458295A (en) * | 1982-11-09 | 1984-07-03 | Raytheon Company | Lumped passive components and method of manufacture |
US4512829A (en) * | 1983-04-07 | 1985-04-23 | Satosen Co., Ltd. | Process for producing printed circuit boards |
-
1986
- 1986-12-29 US US06/947,437 patent/US4735676A/en not_active Expired - Fee Related
-
1987
- 1987-01-13 FR FR878700274A patent/FR2593016B1/fr not_active Expired - Fee Related
- 1987-01-13 KR KR1019870000192A patent/KR900003152B1/ko not_active IP Right Cessation
- 1987-01-14 NL NL8700078A patent/NL8700078A/nl not_active Application Discontinuation
- 1987-01-14 DE DE19873700910 patent/DE3700910A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2593016B1 (fr) | 1991-01-11 |
US4735676A (en) | 1988-04-05 |
DE3700910A1 (de) | 1987-08-27 |
FR2593016A1 (fr) | 1987-07-17 |
NL8700078A (nl) | 1987-08-03 |
KR900003152B1 (ko) | 1990-05-09 |
KR870007646A (ko) | 1987-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3700910C2 (de) | ||
DE3545989C2 (de) | ||
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE102004045451B4 (de) | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer | |
DE4125879A1 (de) | Gedruckte leiterplatten und verfahren zu ihrer herstellung | |
DE1815202A1 (de) | Verfahren zur Herstellung mehrschichtiger Schaltungskarten | |
DE3151512A1 (de) | "elektrische leiterverbindung und verfahren zu ihrer herstellung" | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE3502744C2 (de) | ||
DE3700912C2 (de) | ||
DE69921893T2 (de) | Leitfähige Pastenzusammensetzung zum Füllen | |
DE3151262A1 (de) | "mehrere schichten aufweisendes, auf einem substrat haftend befestigtes leitermuster und verfahren zu seiner herstellung | |
DE3631632C2 (de) | ||
EP0185303B1 (de) | Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben | |
DE2411988A1 (de) | Metallisierungspaste und ihre verwendung fuer die herstellung von nicht unterbrochenen mustern auf unterlagen | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
EP0071003B1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE1665314C2 (de) | Basismaterial zur Herstellung gedruckter Schaltungen | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
DE19716044C2 (de) | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
DE1665771B1 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten | |
DE2234408A1 (de) | Verfahren zur herstellung einer elektrischen leiteranordnung | |
DE3412502A1 (de) | Verfahren zur herstellung von leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |